JPS5852866A - 集積回路 - Google Patents
集積回路Info
- Publication number
- JPS5852866A JPS5852866A JP15129281A JP15129281A JPS5852866A JP S5852866 A JPS5852866 A JP S5852866A JP 15129281 A JP15129281 A JP 15129281A JP 15129281 A JP15129281 A JP 15129281A JP S5852866 A JPS5852866 A JP S5852866A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- external
- substrate
- film
- metal film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/62—Protection against overvoltage, e.g. fuses, shunts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、特に外部サージ電圧に対する保護回路を改
善した集積回路に関する。
善した集積回路に関する。
一般に過電圧等の外部サージ電圧の影譬な受けやすい環
境に設けられる集積回路には、外部サージに対する保護
回路が必要である。例えば。
境に設けられる集積回路には、外部サージに対する保護
回路が必要である。例えば。
自動東用点火装置等に使用されるへイブリッド厚膜集積
回路には、その外部端子に点火火花等によって発生する
外部サージ電圧が印加され。
回路には、その外部端子に点火火花等によって発生する
外部サージ電圧が印加され。
その点火火花等のエネルギーが大きい場合には上記厚膜
集積回路の回路素子が破壊されることがある。このよう
な外部サージ電圧に対して回路素子を保護するため、従
来第１図に）、（Ｂ）に示すように集積回路１１には保
護回路が設けられる。すなわち１図（４）に示すように
外部配線と内部回路１２を接続するための外部端子１３
に十分大きな容量を有するコンダンｆ１４を設ける。
集積回路の回路素子が破壊されることがある。このよう
な外部サージ電圧に対して回路素子を保護するため、従
来第１図に）、（Ｂ）に示すように集積回路１１には保
護回路が設けられる。すなわち１図（４）に示すように
外部配線と内部回路１２を接続するための外部端子１３
に十分大きな容量を有するコンダンｆ１４を設ける。
このコンダンｆ１４からなる保護回路によって。
外部サージのエネルギーを吸収して内部回路１２の回路
素子を保護することができる。また。
素子を保護することができる。また。
図β）に示すようにコンデンサ１４の代１月二大きな電
力特性を有するツェナーダイオード１５を設けてもよい
。しかしながら、このような保護回路では、大容量のコ
ンダンｆ１４を使用する場合、集積回路１１の周波数応
答の劣化、チップ面積の増大、および大容量のコンダン
ｆ１４のコストが毘いなどの欠点が生ずる。また、ツェ
ナーダイオード１５を使用した場合には、集積回路１１
の入力信号等の振幅が制限されて。
力特性を有するツェナーダイオード１５を設けてもよい
。しかしながら、このような保護回路では、大容量のコ
ンダンｆ１４を使用する場合、集積回路１１の周波数応
答の劣化、チップ面積の増大、および大容量のコンダン
ｆ１４のコストが毘いなどの欠点が生ずる。また、ツェ
ナーダイオード１５を使用した場合には、集積回路１１
の入力信号等の振幅が制限されて。
ダイナミックレンジが十分取れないなどの欠点がある。
このような欠点を解決する手段として、第２図体）（平
面図で必要な部分のみ示す）に示すよう（二、＊積回路
１１の基板（例えばセラミック）２１上に外部端子（図
示せず）と接続される銀・パラジウム等の例えばパッド
部２２を設け、このパッド部２２と所定の間隔、すなわ
ちギヤツブ２３をもって銀・パラジウム等の金属膜２４
を設ける。この金属膜２Ｓは、接地電位を得るように１
例えば回路の接地電瀝線、（図示せず）に接続する。こ
のような保護回路では、パッド部２２に外部サージ電圧
が印加された場合、ギャップ２３の部分に例えば交気の
絶縁破壊が生じて外部サージが接地電位の金属膜２４へ
、放゛醸することによって、パッド部２２に接続されて
いる回路素子を保護することができる。また。
面図で必要な部分のみ示す）に示すよう（二、＊積回路
１１の基板（例えばセラミック）２１上に外部端子（図
示せず）と接続される銀・パラジウム等の例えばパッド
部２２を設け、このパッド部２２と所定の間隔、すなわ
ちギヤツブ２３をもって銀・パラジウム等の金属膜２４
を設ける。この金属膜２Ｓは、接地電位を得るように１
例えば回路の接地電瀝線、（図示せず）に接続する。こ
のような保護回路では、パッド部２２に外部サージ電圧
が印加された場合、ギャップ２３の部分に例えば交気の
絶縁破壊が生じて外部サージが接地電位の金属膜２４へ
、放゛醸することによって、パッド部２２に接続されて
いる回路素子を保護することができる。また。
上記のような集積回路１１の周波数応答および振幅特性
などが悪化することもない。
などが悪化することもない。
ところで、上記のような厚膜集積回路は耐湿性対策等の
ために、第２図（Ｂ）（断面図）に示すように、基板２
１全体をシリコンゲル等の樹脂２５で被覆することが多
い。このような樹脂２５は、ＩＪｌ常空気と比較して絶
縁耐圧が非常に大きい。したがって、外部端子１３から
外部サージ電圧がパッド部２２に印加された場合、ギャ
ップ２３の部分に存在する樹脂２５に絶縁破壊が生ずる
ことなく、外部サージが接地電位の金属Ｈ２４に放電さ
れない状態があるなど、保護動作が不安定になる欠点が
ある。
ために、第２図（Ｂ）（断面図）に示すように、基板２
１全体をシリコンゲル等の樹脂２５で被覆することが多
い。このような樹脂２５は、ＩＪｌ常空気と比較して絶
縁耐圧が非常に大きい。したがって、外部端子１３から
外部サージ電圧がパッド部２２に印加された場合、ギャ
ップ２３の部分に存在する樹脂２５に絶縁破壊が生ずる
ことなく、外部サージが接地電位の金属Ｈ２４に放電さ
れない状態があるなど、保護動作が不安定になる欠点が
ある。
この発明は、上記の事情を鑑みてなされたもので、外部
端子に印加される外部サージ電圧５：対して１回路素子
の保護を確実に行なうことができ１回路動作の安定な高
い信頼性を有する集積回路を提供することを目的とする
。
端子に印加される外部サージ電圧５：対して１回路素子
の保護を確実に行なうことができ１回路動作の安定な高
い信頼性を有する集積回路を提供することを目的とする
。
以下図面を参照してこの発明の一実施例について説明す
る。第３図囚、ｇ３）は、この発明の一実施例Ｃ：係る
集積回路１１の構成（必要な部分のみ示す）を示すもの
で１図に）（平面図）に示すようにセラミック等の基板
２１上楳：回路を構成する回路素子（図示せず）と接続
される銀・パラジウム等の例えばパッド部２２が設けら
れる。このパッド部２２と所定の間隔、すなわちギャッ
プ２３をもって銀・パラジウム等の金属膜２４が設けら
れ、この金属膜２４は接地電位を得るよう（二例えば集
積回路の接地１ｔ＃線（図示せず）に接続される。そし
て、このギャップ２３の部分にパッドＷ；！＋２２と金
属膜２４が接続する如く十分絶縁耐圧の低い例えばハン
ダレジスト等の絶縁膜Ｓ１が設けられる。さらに、この
ような基板２１全体に対して１図の）（断ｄ７ＩＪ図）
に示すように耐湿性対策等のために絶縁耐圧の高いシリ
コンゲル等の樹脂２５によって被債される。
る。第３図囚、ｇ３）は、この発明の一実施例Ｃ：係る
集積回路１１の構成（必要な部分のみ示す）を示すもの
で１図に）（平面図）に示すようにセラミック等の基板
２１上楳：回路を構成する回路素子（図示せず）と接続
される銀・パラジウム等の例えばパッド部２２が設けら
れる。このパッド部２２と所定の間隔、すなわちギャッ
プ２３をもって銀・パラジウム等の金属膜２４が設けら
れ、この金属膜２４は接地電位を得るよう（二例えば集
積回路の接地１ｔ＃線（図示せず）に接続される。そし
て、このギャップ２３の部分にパッドＷ；！＋２２と金
属膜２４が接続する如く十分絶縁耐圧の低い例えばハン
ダレジスト等の絶縁膜Ｓ１が設けられる。さらに、この
ような基板２１全体に対して１図の）（断ｄ７ＩＪ図）
に示すように耐湿性対策等のために絶縁耐圧の高いシリ
コンゲル等の樹脂２５によって被債される。
このように構成される集積回路において、第３図の）に
示すように、パッド部２２に接続される外部端子１３か
ら外部サージ電圧が印加された場合、絶縁膜３１は例え
ば樹脂２５に比較して十分絶縁耐圧が低いため、外部サ
ージの過電圧等によって絶縁破壊が比較的容易に発生す
る。
示すように、パッド部２２に接続される外部端子１３か
ら外部サージ電圧が印加された場合、絶縁膜３１は例え
ば樹脂２５に比較して十分絶縁耐圧が低いため、外部サ
ージの過電圧等によって絶縁破壊が比較的容易に発生す
る。
したがって、パッド部２２と接地電位の金ｔｉ１１！膜
２４は導通状態となり、外部サージの大部分は。
２４は導通状態となり、外部サージの大部分は。
パッド部２２から金属膜２４へ放電されることになり、
外部サージ電圧から回路素子を保護することができる。
外部サージ電圧から回路素子を保護することができる。
第４図（ホ）、（均はこの発明の他の実施例な示すもの
°で、上記実施例においてパッド部２２に印加された外
部サージの放電のバイパスである絶縁膜３ノの代りに例
えば１００ ＫＯ以上の高低 □抗で金属酸化物等の膜
（以下高抵抗膜と称する）４ノを設けた集積回路である
。この場合でも、 １上記実施例とほぼ同様の効果を
有するが、絶縁膜３１に対して高抵抗膜４１の方がバイ
パス効 □果、すなわち外部ｔ−ジの放電が発生しやす
いため、比較的確実な保護動作を行なうことができる。
°で、上記実施例においてパッド部２２に印加された外
部サージの放電のバイパスである絶縁膜３ノの代りに例
えば１００ ＫＯ以上の高低 □抗で金属酸化物等の膜
（以下高抵抗膜と称する）４ノを設けた集積回路である
。この場合でも、 １上記実施例とほぼ同様の効果を
有するが、絶縁膜３１に対して高抵抗膜４１の方がバイ
パス効 □果、すなわち外部ｔ−ジの放電が発生しやす
いため、比較的確実な保護動作を行なうことができる。
但し、この場合には、外部サージ以外の回路動作１：必
要な入力信号等の一部がパッド部２２から接地電位の金
属膜ｚ４へ流れることになるため、集積回路の回路動作
上さしつかえな １い部分に上記高抵抗膜４１を設ける
ことが望ましい。なお、他の構成およりｅ作は上記実施
例と同様であるため説明は省略する。
要な入力信号等の一部がパッド部２２から接地電位の金
属膜ｚ４へ流れることになるため、集積回路の回路動作
上さしつかえな １い部分に上記高抵抗膜４１を設ける
ことが望ましい。なお、他の構成およりｅ作は上記実施
例と同様であるため説明は省略する。
第５図は、この発明のさらに他の実施例を示すもので、
パッド部２２および接地電位の金属膜２４１〜２４ｃ間
に虚数のギャップ２３１〜２３ｃが設けられ、この各ギ
ャップ２３１゜２３ｂの部分に絶縁耐圧の低い絶縁Ｂａ
３１および４６抵抗禮４ノがそれぞれ設けられ、パッド
部２゛２と金属膜２４ｍ、２４ｂが接続される。さらに
、パッド部２２と金属膜２４ｃのギャップ２３ｃには１
通常基板２ＪをｖａＩする際のシリコンゲル等の樹脂が
設けられる。
パッド部２２および接地電位の金属膜２４１〜２４ｃ間
に虚数のギャップ２３１〜２３ｃが設けられ、この各ギ
ャップ２３１゜２３ｂの部分に絶縁耐圧の低い絶縁Ｂａ
３１および４６抵抗禮４ノがそれぞれ設けられ、パッド
部２゛２と金属膜２４ｍ、２４ｂが接続される。さらに
、パッド部２２と金属膜２４ｃのギャップ２３ｃには１
通常基板２ＪをｖａＩする際のシリコンゲル等の樹脂が
設けられる。
このような構成の集積回路では、パッド部２１に印加さ
れる外部サージの放電のバイパスが虚数であり、また各
バイパスが典なる材質である絶縁膜３１および高抵抗膜
イ１からなるため、過電圧等が広範囲の外部サージに対
してより確実に保護動作が行なわれる効果がある。なお
、他の構成および動作は上記実施例と同様であるため説
明は省略する。
れる外部サージの放電のバイパスが虚数であり、また各
バイパスが典なる材質である絶縁膜３１および高抵抗膜
イ１からなるため、過電圧等が広範囲の外部サージに対
してより確実に保護動作が行なわれる効果がある。なお
、他の構成および動作は上記実施例と同様であるため説
明は省略する。
なお、上記実施例において接地電位の金［Ｊ２４と絶縁
ｌｌｌ３１または高抵抗膜４１を介して接続される部分
は、パッド部２２に限ることなく回路素子および外部端
子と接続されている金属膜であればよい。ま°た。高抵
抗膜４１は、金属酸化物に限ることなく半導体等の他の
ものでも゛よい。
ｌｌｌ３１または高抵抗膜４１を介して接続される部分
は、パッド部２２に限ることなく回路素子および外部端
子と接続されている金属膜であればよい。ま°た。高抵
抗膜４１は、金属酸化物に限ることなく半導体等の他の
ものでも゛よい。
以上詳述したようにこの発明によれば、 ＊ｍ回路の外
部端子に印加される外部サージ電圧に対して、予め設け
た接地電位の金属膜に外部サージな確実に放電して１回
路素子の保護な確実に行なうことができる。しかも、保
護回路にはコンデンサおよびツェナーダイオード等は使
用しないため、ｉＫ積回路の周波数応答および振幅特性
４には悪影響が及ぶことがなく０回路部作を常ζ：安定
に保持することができる。
部端子に印加される外部サージ電圧に対して、予め設け
た接地電位の金属膜に外部サージな確実に放電して１回
路素子の保護な確実に行なうことができる。しかも、保
護回路にはコンデンサおよびツェナーダイオード等は使
用しないため、ｉＫ積回路の周波数応答および振幅特性
４には悪影響が及ぶことがなく０回路部作を常ζ：安定
に保持することができる。
第１図＾、（同は、従来の集積回路の構成図、第２図（
４）、（同は従来の集積回路の保護回路部を示す図で、
同図（４）は平面図、同図（均は断面図、第３図（５）
、（Ｂ）はこの発明の一実施例に係る集積回路の保護回
路部を示す図で、同図（４）は平面図。 同図（Ｂ）は断面図、第４図に）、（均はこの発明の他
の実施例に係る集積回路の保護回路部を示す図で、同図
（４）は平面図、同図の）は断面図、第５図はこの発明
のさらに他の実施例に係る集積回路の保護回路部を示す
平面図である。 １１・・・集積回路、１３・・・外部端子、１４・・・
コン１ｆ：ンサ、１５川ツェナーダイオード、２１・・
・基板、Ｊ！−・ｅバッド部、２３．２３皇〜２３ｃ・
・・ギャップ、２４．２４ｍ〜２４ｃ・・・金属膜。 ２５・・・樹脂、３ノ・・・絶縁膜、４１・・・高抵抗
膜。 出願人代理人 弁理士 鈴 江 式 彦第１図 （Ａ） 第２図 （Ｂ） 第３図 （Ａ） ＣＢ） １１ 、（１ 第４図
４）、（同は従来の集積回路の保護回路部を示す図で、
同図（４）は平面図、同図（均は断面図、第３図（５）
、（Ｂ）はこの発明の一実施例に係る集積回路の保護回
路部を示す図で、同図（４）は平面図。 同図（Ｂ）は断面図、第４図に）、（均はこの発明の他
の実施例に係る集積回路の保護回路部を示す図で、同図
（４）は平面図、同図の）は断面図、第５図はこの発明
のさらに他の実施例に係る集積回路の保護回路部を示す
平面図である。 １１・・・集積回路、１３・・・外部端子、１４・・・
コン１ｆ：ンサ、１５川ツェナーダイオード、２１・・
・基板、Ｊ！−・ｅバッド部、２３．２３皇〜２３ｃ・
・・ギャップ、２４．２４ｍ〜２４ｃ・・・金属膜。 ２５・・・樹脂、３ノ・・・絶縁膜、４１・・・高抵抗
膜。 出願人代理人 弁理士 鈴 江 式 彦第１図 （Ａ） 第２図 （Ｂ） 第３図 （Ａ） ＣＢ） １１ 、（１ 第４図
Claims (2)
- （１） 所定の回路が構成される基板と、この基板上
の回路の一部で外部配線と接続される第１の金属膜と、
この第１の金属膜と所定の間隔をもって上記基板上に設
けられる接地電位の菓２の金ｌＩＩＩＭと、上記回路の
保護用で上記基板上に設けられる樹脂と、上記基板上で
上記第１および第２の金属膜間に設けられ、上記第１お
よび第２の金属膜間を接続する少なくとも上記樹脂より
も絶縁耐圧の小さい絶縁膜とを具備したことを特徴とす
る集積回路。 - （２）所定の回路が構成される基板と、この基板上の回
路の一部で外部配線と接続される第１の金属膜と、この
第１の金属膜と所定の間隔をもって上記基板上に設けら
れる接地電位の第２の金属膜と、上記回路の保護用で上
記基板上に設けられる樹脂と、上紀愚板上で上記第１お
よび第２の金属膜間に設けられ、上記［１および第２の
金属［１１ａを接続する高抵抗の膜とを具備したことを
特徴とする集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15129281A JPS5852866A (ja) | 1981-09-24 | 1981-09-24 | 集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15129281A JPS5852866A (ja) | 1981-09-24 | 1981-09-24 | 集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5852866A true JPS5852866A (ja) | 1983-03-29 |
| JPS6139742B2 JPS6139742B2 (ja) | 1986-09-05 |
Family
ID=15515488
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15129281A Granted JPS5852866A (ja) | 1981-09-24 | 1981-09-24 | 集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5852866A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000200869A (ja) * | 1998-12-08 | 2000-07-18 | Littelfuse Inc | 電圧可変材料を持つ集積回路の保護 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6392653U (ja) * | 1986-11-30 | 1988-06-15 | ||
| JP2007251216A (ja) * | 2007-07-05 | 2007-09-27 | Denso Corp | 配線基板 |
-
1981
- 1981-09-24 JP JP15129281A patent/JPS5852866A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000200869A (ja) * | 1998-12-08 | 2000-07-18 | Littelfuse Inc | 電圧可変材料を持つ集積回路の保護 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6139742B2 (ja) | 1986-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7253505B2 (en) | IC substrate with over voltage protection function | |
| US7218492B2 (en) | Devices and systems for electrostatic discharge suppression | |
| US4021760A (en) | EMP circuit board filter using MOV devices | |
| US4325097A (en) | Four terminal pulse suppressor | |
| CA1041170A (en) | Four terminal varistor | |
| JPS5852866A (ja) | 集積回路 | |
| US4600960A (en) | Four terminal pulse suppressor | |
| US20050024800A1 (en) | Voltage protection device | |
| JPH0513660A (ja) | 混成集積回路装置 | |
| JPH0510799B2 (ja) | ||
| JPS6042856A (ja) | 半導体集積回路 | |
| JPH05267494A (ja) | 半導体回路装置の製造方法 | |
| JP2636214B2 (ja) | 静電気吸収器 | |
| JPS61295651A (ja) | 半導体入力保護装置 | |
| JPH065784A (ja) | 入力保護回路 | |
| JPH062285Y2 (ja) | 静電破壊防止回路 | |
| JPH02228060A (ja) | 集積回路保護装置及び該装置を備えた集積回路装置 | |
| JPS61237462A (ja) | 集積回路 | |
| KR100246730B1 (ko) | 칩 바리스터 및 그 설치장치 | |
| JPH0652182U (ja) | 電気部品の取付構造 | |
| JPH0247181B2 (ja) | ||
| JPH0139064Y2 (ja) | ||
| JPH06224367A (ja) | 集積回路 | |
| JPS6224588A (ja) | サ−ジ保護装置 | |
| JPH04277479A (ja) | 避雷器 |