JPS61237462A - 集積回路 - Google Patents
集積回路Info
- Publication number
- JPS61237462A JPS61237462A JP60079013A JP7901385A JPS61237462A JP S61237462 A JPS61237462 A JP S61237462A JP 60079013 A JP60079013 A JP 60079013A JP 7901385 A JP7901385 A JP 7901385A JP S61237462 A JPS61237462 A JP S61237462A
- Authority
- JP
- Japan
- Prior art keywords
- gap
- metallic film
- pad section
- integrated circuit
- external
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、特に外部サージ電圧が印加される環境で用い
られる集積回路に関する。
られる集積回路に関する。
（発明の技術的背景とその問題点〕
一般に過電圧等の外部サージ電圧の影響を受けやすい環
境に設けられる集積回路には、外部サージに対する保護
回路が必要である。例えば、自動車用点火装置等に使用
されるハイブリッド厚膜集積回路には、その外部端子に
点火火花等によって発生する外部サージ電圧が印加され
、その点火火花等のエネルギーが大きい場合には上記厚
膜集積回路の回路素子が破壊されることがある。このよ
うな外部サージ電圧に対して回路素子を保護するため、
従来第３図（Ａ）、（Ｂ）に示すように集積回路１１に
は保護回路が設けられる。すなわち、第３図（Ａ）に示
すように外部配線と内部回路１２を接続するための外部
端子１３に十分大きな容量を有するコンデンサ１４を設
ける。このコンデンサ１４からなる保護回路によって、
外部サ−ジのエネルギー、を吸収して内部回路１２の回
路素子を保護することができる。また、第３１！２１（
８）に示すようにコンデンサ１４の代りに大きな電力特
性を有するツェナダイオード１５を設けてもよい。しか
しながら、このような保護回路では、大官ｌのコンデン
サ１４を使用する場合、集積回路１１の周波数応答の劣
化、チップ面積の増大、および大容量のコンデンサ１４
のコストが高いという問題があった。また、ツェナダイ
オード１５を使用した場合には、集積回路１１の入力信
号等の振幅が制限されて、ダイナミックレンジが十分取
れないという問題があった。
境に設けられる集積回路には、外部サージに対する保護
回路が必要である。例えば、自動車用点火装置等に使用
されるハイブリッド厚膜集積回路には、その外部端子に
点火火花等によって発生する外部サージ電圧が印加され
、その点火火花等のエネルギーが大きい場合には上記厚
膜集積回路の回路素子が破壊されることがある。このよ
うな外部サージ電圧に対して回路素子を保護するため、
従来第３図（Ａ）、（Ｂ）に示すように集積回路１１に
は保護回路が設けられる。すなわち、第３図（Ａ）に示
すように外部配線と内部回路１２を接続するための外部
端子１３に十分大きな容量を有するコンデンサ１４を設
ける。このコンデンサ１４からなる保護回路によって、
外部サ−ジのエネルギー、を吸収して内部回路１２の回
路素子を保護することができる。また、第３１！２１（
８）に示すようにコンデンサ１４の代りに大きな電力特
性を有するツェナダイオード１５を設けてもよい。しか
しながら、このような保護回路では、大官ｌのコンデン
サ１４を使用する場合、集積回路１１の周波数応答の劣
化、チップ面積の増大、および大容量のコンデンサ１４
のコストが高いという問題があった。また、ツェナダイ
オード１５を使用した場合には、集積回路１１の入力信
号等の振幅が制限されて、ダイナミックレンジが十分取
れないという問題があった。
このような問題を解決するために、第４図（Ａ）、（Ｂ
）の集積回路が提案されている。セラミック等の基板２
１上に回路素子に接続されるパッド部２２が設けられる
。このパッド部２２と所定の間隔をもって接地された金
属１！１２４が設けられる。
）の集積回路が提案されている。セラミック等の基板２
１上に回路素子に接続されるパッド部２２が設けられる
。このパッド部２２と所定の間隔をもって接地された金
属１！１２４が設けられる。
パッド部２２と金Ｔｍ１９２４とを接続するように高抵
抗膜３１が設けられている。パッド部２２と高抵抗膜３
１と金属ｌｌ１２４はＳ＋詣２５によって被覆されてい
る。このように構成された集積回路において、第４図（
８）に示すように、パッド部２２に接続される外部端子
１３から外部サージ電圧が印加された場合、高抵抗１１
３Ｌ金属＃１２４を介して外部サージ電圧が放電される
ので回路素子が保護されることになる。しかしながらこ
のような集積回路においては、パッド部２２の通常信号
の一部が高抵抗膜３１を介して接地電位の金属膜２４に
流れることになるため、例えば高インピーダンスの入力
回路への入力端子として使用することはできないという
問題があった。
抗膜３１が設けられている。パッド部２２と高抵抗膜３
１と金属ｌｌ１２４はＳ＋詣２５によって被覆されてい
る。このように構成された集積回路において、第４図（
８）に示すように、パッド部２２に接続される外部端子
１３から外部サージ電圧が印加された場合、高抵抗１１
３Ｌ金属＃１２４を介して外部サージ電圧が放電される
ので回路素子が保護されることになる。しかしながらこ
のような集積回路においては、パッド部２２の通常信号
の一部が高抵抗膜３１を介して接地電位の金属膜２４に
流れることになるため、例えば高インピーダンスの入力
回路への入力端子として使用することはできないという
問題があった。
（発明の目的）
本発明は上記事情を考慮してなされたもので、通常信号
の一部が接地に流れることなく、かつ外部サージ電圧か
ら内部回路を保護することができる集積回路を提供する
ことを目的とする。
の一部が接地に流れることなく、かつ外部サージ電圧か
ら内部回路を保護することができる集積回路を提供する
ことを目的とする。
（発明の概’Ｉり
上記目的を達成するために本発明による集積回路は、所
定回路が形成された基板と、この基板上の所定回路の一
部で外部配線に接続される第１の金ＷＡＩＩと、この第
１の金属膜に極めて細いギ１シップを介して前記基板上
に設けた接地電位の第２の金属膜とを備えたことを特徴
とする。
定回路が形成された基板と、この基板上の所定回路の一
部で外部配線に接続される第１の金ＷＡＩＩと、この第
１の金属膜に極めて細いギ１シップを介して前記基板上
に設けた接地電位の第２の金属膜とを備えたことを特徴
とする。
また本発明による集積回路は、所定回路が形成された基
板と、この基板上の所定回路の一部で外部配線に接続さ
れる第１の金属膜と、前記基板上に設番プられた接地電
位の第２の金属膜と、前記第１の金ｇＡＩＩＩと前記第
２の金属膜間に設けられ極めて細いギャップが形成され
た高抵抗膜とを備えたことを特徴とする。
板と、この基板上の所定回路の一部で外部配線に接続さ
れる第１の金属膜と、前記基板上に設番プられた接地電
位の第２の金属膜と、前記第１の金ｇＡＩＩＩと前記第
２の金属膜間に設けられ極めて細いギャップが形成され
た高抵抗膜とを備えたことを特徴とする。
本発明の第１の実施例による集積回路を第１図（Ａ）、
（Ｂ）に示す。セラミック等の基板２１上に回路素子に
接続される銀、パラジウム等からなるパッド部２２が設
けられている。このパッド部２２と所定の間隔をもって
銀、パラジウム等からなる金属ｌＩ２４が設けられ、こ
の金１ｉｉＦＪ２４は接地されている。そしてこれらパ
ッド部２２と金属膜２４とを接続するように、例えば１
００にΩ以上の高抵抗膜３１を設ける。この高抵抗ＩＪ
３１の中央には、パッド部２２と金属膜２４との直接の
導通を遮断するように極めて細いギャップ３２が形成さ
れている。このギャップ３２の形成は、まず高抵抗１ｓ
３１を形成した線に、レーザまたはダイヤモンドカッタ
によりおこなわれる。ギャップ３２は１０〜１００μ−
程度が望ましい。さらにこれらパッド部２２、金ｊｉｌ
１２４、高抵抗膜３１が形成された基板２１全体に対し
て第１図（Ｂ）に示すように耐湿性対策等のため絶縁耐
圧の高いシロコンゲル等の樹脂２５の保護膜が形成され
る。
（Ｂ）に示す。セラミック等の基板２１上に回路素子に
接続される銀、パラジウム等からなるパッド部２２が設
けられている。このパッド部２２と所定の間隔をもって
銀、パラジウム等からなる金属ｌＩ２４が設けられ、こ
の金１ｉｉＦＪ２４は接地されている。そしてこれらパ
ッド部２２と金属膜２４とを接続するように、例えば１
００にΩ以上の高抵抗膜３１を設ける。この高抵抗ＩＪ
３１の中央には、パッド部２２と金属膜２４との直接の
導通を遮断するように極めて細いギャップ３２が形成さ
れている。このギャップ３２の形成は、まず高抵抗１ｓ
３１を形成した線に、レーザまたはダイヤモンドカッタ
によりおこなわれる。ギャップ３２は１０〜１００μ−
程度が望ましい。さらにこれらパッド部２２、金ｊｉｌ
１２４、高抵抗膜３１が形成された基板２１全体に対し
て第１図（Ｂ）に示すように耐湿性対策等のため絶縁耐
圧の高いシロコンゲル等の樹脂２５の保護膜が形成され
る。
このような集積回路において、パッド部２２に、数Ｖ〜
１０数Ｖの通常信号が加わったとしても、ギャップ３２
のためパッド部２２と金属ｇ１２４は遮断されており、
パッド部２２から金属膜２４へＮ流が流れることがない
。しかしながら数１００Ｖから数１０ｋＶの外部サージ
電圧が、外部端子１３からパッド部２２に印加された場
合、このような高電圧に対しては、ギャップ３２は実質
的に存在しないのと同等であるから、サージ電圧が放電
され、内部回路が保護される。
１０数Ｖの通常信号が加わったとしても、ギャップ３２
のためパッド部２２と金属ｇ１２４は遮断されており、
パッド部２２から金属膜２４へＮ流が流れることがない
。しかしながら数１００Ｖから数１０ｋＶの外部サージ
電圧が、外部端子１３からパッド部２２に印加された場
合、このような高電圧に対しては、ギャップ３２は実質
的に存在しないのと同等であるから、サージ電圧が放電
され、内部回路が保護される。
本発明の他の実施例による集積回路を第２図（Ａ）、（
Ｂ）に示す。第３図（Ａ）、（Ｂ）と同一の構成要素に
は同一の参照番号を付しである。
Ｂ）に示す。第３図（Ａ）、（Ｂ）と同一の構成要素に
は同一の参照番号を付しである。
本実施例では、高抵抗膜３１を設けず、パッド部２２に
対して極めて細かいギャップ４２を介して、接地された
金１１１２４を設けている点に特徴がある。このギャッ
プ４２は１０〜１００μｍ程度が望ましい。このギャッ
プ４２の形成は、パッド部２２と金属膜２４をあらかじ
め連続して形成した後、レーザまたはダイヤモンドカッ
タ等により切断しておこなわれる。
対して極めて細かいギャップ４２を介して、接地された
金１１１２４を設けている点に特徴がある。このギャッ
プ４２は１０〜１００μｍ程度が望ましい。このギャッ
プ４２の形成は、パッド部２２と金属膜２４をあらかじ
め連続して形成した後、レーザまたはダイヤモンドカッ
タ等により切断しておこなわれる。
本実施例においても、数ｖ〜１０数Ｖの通常信号に対し
てはパッド部２２と金属１１！２４に遮断状態にあり、
通常信号の電流が金属１１２４に流れることはないが、
数１００ｖから数１０ｋＶの外部サージ電圧に対しては
、ギャップ３２は実質的に存在しないのと同等になって
、サージ電圧が放電され、内部回路が保護される。
てはパッド部２２と金属１１！２４に遮断状態にあり、
通常信号の電流が金属１１２４に流れることはないが、
数１００ｖから数１０ｋＶの外部サージ電圧に対しては
、ギャップ３２は実質的に存在しないのと同等になって
、サージ電圧が放電され、内部回路が保護される。
なお、上記実施例において接地電位２４と高抵抗１Ｉ３
１、ギャップ３２またはギャップ４２を介して接続され
る部分は、パッド部２２に限ることなく、回路素子およ
び外部端子と接続されている金属膜であればよい。また
高抵抗１１３１は、金属酸化物、半導体等により形成さ
れる。
１、ギャップ３２またはギャップ４２を介して接続され
る部分は、パッド部２２に限ることなく、回路素子およ
び外部端子と接続されている金属膜であればよい。また
高抵抗１１３１は、金属酸化物、半導体等により形成さ
れる。
以上の通り本発明によれば外部サージ電圧から内部回路
を保護するとともに、通常信号の一部が接地に流れるこ
とがないので、高インピーダンスの入力回路等をもサー
ジ電圧から保護することができる。
を保護するとともに、通常信号の一部が接地に流れるこ
とがないので、高インピーダンスの入力回路等をもサー
ジ電圧から保護することができる。
第１図（Ａ）、（Ｂ）は本発明の一実施例による集積回
路の平面図および断面図、第２図（Ａ）。 （Ｂ）は本発明の他の実施例による集積回路の平面図お
よび断面図、第３図（Ａ）、（Ｂ）は従来の集積回路の
構成図、第４図（Ａ）、（Ｂ）は従来の集積回路の平面
図および断面図である。 １１・・・集積回路、１３・・・外部端子、１４−・・
コンデンサ、１５・・・ツェナーダイオード、２１・・
・基板、２２・・・パッド部、３１・・・高抵抗膜、３
２．４２・・・ギャップ。 出願人代理人 猪 股 清 汽 Ｉ 図 （Ａ） （Ｂ）■ も２ 図 （Ａ） （Ｂ）＝ ら３ （Ａ） ＋２ 色４ （Ａ） （Ｂ） 図 （Ｂ）
路の平面図および断面図、第２図（Ａ）。 （Ｂ）は本発明の他の実施例による集積回路の平面図お
よび断面図、第３図（Ａ）、（Ｂ）は従来の集積回路の
構成図、第４図（Ａ）、（Ｂ）は従来の集積回路の平面
図および断面図である。 １１・・・集積回路、１３・・・外部端子、１４−・・
コンデンサ、１５・・・ツェナーダイオード、２１・・
・基板、２２・・・パッド部、３１・・・高抵抗膜、３
２．４２・・・ギャップ。 出願人代理人 猪 股 清 汽 Ｉ 図 （Ａ） （Ｂ）■ も２ 図 （Ａ） （Ｂ）＝ ら３ （Ａ） ＋２ 色４ （Ａ） （Ｂ） 図 （Ｂ）
Claims (1)
- 【特許請求の範囲】 １、所定回路が形成された基板と、この基板上の所定回
路の一部で外部配線に接続される第１の金属膜と極めて
細いギャップを介して前記基板上に設けられた接地電位
の第２の金属膜とを備えたことを特徴とする集積回路 ２、所定回路が形成された基板と、この基板上の所定回
路の一部で外部配線に接続される第１の金属膜と、前記
基板上に設けられた接地電位の第２の金属膜と、前記第
１の金属膜と前記第２の金属膜間に設けられ、極めて細
いギャップが形成された高抵抗膜とを備えたことを特徴
とする集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60079013A JPS61237462A (ja) | 1985-04-13 | 1985-04-13 | 集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60079013A JPS61237462A (ja) | 1985-04-13 | 1985-04-13 | 集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61237462A true JPS61237462A (ja) | 1986-10-22 |
Family
ID=13678060
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60079013A Pending JPS61237462A (ja) | 1985-04-13 | 1985-04-13 | 集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61237462A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07321292A (ja) * | 1994-03-14 | 1995-12-08 | Sgs Thomson Microelectron Sa | 少なくとも２つの導電性エレメントを含む集積回路内の構造およびその製造の方法 |
| JP2002507062A (ja) * | 1998-03-10 | 2002-03-05 | オリックス テクノロジー コーポレイション | 集積回路用過電圧保護デバイス |
-
1985
- 1985-04-13 JP JP60079013A patent/JPS61237462A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07321292A (ja) * | 1994-03-14 | 1995-12-08 | Sgs Thomson Microelectron Sa | 少なくとも２つの導電性エレメントを含む集積回路内の構造およびその製造の方法 |
| JP2002507062A (ja) * | 1998-03-10 | 2002-03-05 | オリックス テクノロジー コーポレイション | 集積回路用過電圧保護デバイス |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4928199A (en) | Circuit protection device | |
| US5535084A (en) | Semiconductor integrated circuit having protection circuits | |
| JPH0522099A (ja) | 半導体入力保護回路 | |
| US6147853A (en) | Protection circuit that can be associated with a filter | |
| JPS61258625A (ja) | 過電圧保護装置 | |
| US4021760A (en) | EMP circuit board filter using MOV devices | |
| US6753204B1 (en) | Method for assembling integrated circuits with protection of the circuits against electrostatic discharge | |
| US5245412A (en) | Low capacitance silicon transient suppressor with monolithic structure | |
| EP0109070A1 (en) | MOS type semiconductor device | |
| JPS61237462A (ja) | 集積回路 | |
| JP3351440B2 (ja) | 半導体集積回路 | |
| JPS6281050A (ja) | 静電保護回路 | |
| US5214562A (en) | Electrostatic discharge protective circuit of shunting transistors | |
| JPS6139742B2 (ja) | ||
| EP0087155B1 (en) | Means for preventing the breakdown of an insulation layer in semiconductor devices | |
| JPH0228266B2 (ja) | ||
| US20050024800A1 (en) | Voltage protection device | |
| JPS6042856A (ja) | 半導体集積回路 | |
| US6208493B1 (en) | Method and system for protecting integrated circuits against a variety of transients | |
| JPH05267494A (ja) | 半導体回路装置の製造方法 | |
| JP2697060B2 (ja) | 半導体集積回路 | |
| JPH0878413A (ja) | 半導体保護装置 | |
| KR960002096B1 (ko) | 정전 방전 보호 기능을 가지는 반도체 장치 | |
| JP2557522B2 (ja) | 半導体保護回路装置 | |
| JPH0778547A (ja) | 回路基板 |