JPH0878413A - 半導体保護装置 - Google Patents
半導体保護装置Info
- Publication number
- JPH0878413A JPH0878413A JP6215498A JP21549894A JPH0878413A JP H0878413 A JPH0878413 A JP H0878413A JP 6215498 A JP6215498 A JP 6215498A JP 21549894 A JP21549894 A JP 21549894A JP H0878413 A JPH0878413 A JP H0878413A
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- type region
- thin film
- insulating film
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Wire Bonding (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 電界が局部的に集中する箇所を削減するとと
もに、ラッチアップやバイポーラ動作による破壊に対す
る耐性を高めることにより、より高いエネルギーのサー
ジから内部回路を保護する。 【構成】 絶縁膜２３上に形成したポリシリコン薄膜２
４の中央部と周辺部に円形の第１のコンタクトホール３
と環状の第２のコンタクトホール４を形成し、第１のコ
ンタクトホール３の上に円盤状のボンディングパッド２
１を設けたことにより、ボンディングパッド２１から保
護装置までの配線を削除でき、配線の屈曲部等での電界
集中を無くすることができる。Ｐ型領域２５と環状のＮ
型領域２６からなる保護ダイオード１０の接合面を第１
のコンタクトホール３と同心を有するように形成したこ
とにより、放射状のどの方向に対しても、均一に電界が
かかるとともに、電流も集中することなく均等に流れ、
より高いエネルギーのサージにも耐えることができる。
もに、ラッチアップやバイポーラ動作による破壊に対す
る耐性を高めることにより、より高いエネルギーのサー
ジから内部回路を保護する。 【構成】 絶縁膜２３上に形成したポリシリコン薄膜２
４の中央部と周辺部に円形の第１のコンタクトホール３
と環状の第２のコンタクトホール４を形成し、第１のコ
ンタクトホール３の上に円盤状のボンディングパッド２
１を設けたことにより、ボンディングパッド２１から保
護装置までの配線を削除でき、配線の屈曲部等での電界
集中を無くすることができる。Ｐ型領域２５と環状のＮ
型領域２６からなる保護ダイオード１０の接合面を第１
のコンタクトホール３と同心を有するように形成したこ
とにより、放射状のどの方向に対しても、均一に電界が
かかるとともに、電流も集中することなく均等に流れ、
より高いエネルギーのサージにも耐えることができる。
Description
【０００１】
【産業上の利用分野】この発明は、内部回路を静電サー
ジから保護する半導体保護装置に関するものである。
ジから保護する半導体保護装置に関するものである。
【０００２】
【従来の技術】以下、従来の半導体保護装置について説
明する。図９は従来の半導体保護装置の平面図、図１０
は図９のＡ−Ａ’における断面図である。図９、図１０
において、１はＰ型領域、２はＰ型領域１内に円盤状に
形成されたＮ型領域、３はＮ型領域２に対する第１のコ
ンタクトホールで円盤状に形成されている。４はＮ型領
域２に対する第２のコンタクトホールで第１のコンタク
トホール３の外側に環状の離間領域を介して形成されて
いる。第１のコンタクトホール３は、その上にアルミ配
線５の電極部１２が形成され、アルミ配線５により内部
回路６と接続されている。第２のコンタクトホール４
は、その上にアルミ配線７の電極部１３が形成され、ア
ルミ配線７によりボンディングパッド８と接続されてい
る。またＰ型領域１はＧＮＤ（グラウンド）電位に接続
されている。第１，第２のコンタクトホール３，４の間
のＮ型領域２が保護抵抗９となり、Ｎ型領域２とＰ型領
域１の間の接合が保護ダイオード１０となるように構成
されている。なお、１０１は表面保護膜、１０２は層間
絶縁膜、１０３は絶縁膜である。
明する。図９は従来の半導体保護装置の平面図、図１０
は図９のＡ−Ａ’における断面図である。図９、図１０
において、１はＰ型領域、２はＰ型領域１内に円盤状に
形成されたＮ型領域、３はＮ型領域２に対する第１のコ
ンタクトホールで円盤状に形成されている。４はＮ型領
域２に対する第２のコンタクトホールで第１のコンタク
トホール３の外側に環状の離間領域を介して形成されて
いる。第１のコンタクトホール３は、その上にアルミ配
線５の電極部１２が形成され、アルミ配線５により内部
回路６と接続されている。第２のコンタクトホール４
は、その上にアルミ配線７の電極部１３が形成され、ア
ルミ配線７によりボンディングパッド８と接続されてい
る。またＰ型領域１はＧＮＤ（グラウンド）電位に接続
されている。第１，第２のコンタクトホール３，４の間
のＮ型領域２が保護抵抗９となり、Ｎ型領域２とＰ型領
域１の間の接合が保護ダイオード１０となるように構成
されている。なお、１０１は表面保護膜、１０２は層間
絶縁膜、１０３は絶縁膜である。
【０００３】以上のように構成された従来の半導体保護
装置について、以下その動作を説明する。まず、図示し
ない外部端子にサージが印加されると、ワイヤを通って
入力ボンディングパッド８に入力される。さらに、アル
ミ配線７を通ってコンタクトホール４を通じてＮ型領域
２に流れ込む。Ｎ型領域２において電流は制限され、Ｐ
型領域１との電位差が逆方向電圧（順方向電圧）以上に
なると電荷はＰ型領域１へ流れこみ、ＧＮＤ電位へ抜け
る。これにより、内部回路６には保護ダイオード１０の
逆方向電圧（順方向電圧）以上の電圧は伝わらず、サー
ジから保護されていた。また、Ｎ型領域２に対する第１
のコンタクトホール３と第２のコンタクトホール４とを
環状の離間領域を挟むように設けることにより、放射状
に均等に電界が分布し、保護装置においては、局所的に
電界が集中する箇所が少ないために、高い静電サージ耐
圧を実現していた。
装置について、以下その動作を説明する。まず、図示し
ない外部端子にサージが印加されると、ワイヤを通って
入力ボンディングパッド８に入力される。さらに、アル
ミ配線７を通ってコンタクトホール４を通じてＮ型領域
２に流れ込む。Ｎ型領域２において電流は制限され、Ｐ
型領域１との電位差が逆方向電圧（順方向電圧）以上に
なると電荷はＰ型領域１へ流れこみ、ＧＮＤ電位へ抜け
る。これにより、内部回路６には保護ダイオード１０の
逆方向電圧（順方向電圧）以上の電圧は伝わらず、サー
ジから保護されていた。また、Ｎ型領域２に対する第１
のコンタクトホール３と第２のコンタクトホール４とを
環状の離間領域を挟むように設けることにより、放射状
に均等に電界が分布し、保護装置においては、局所的に
電界が集中する箇所が少ないために、高い静電サージ耐
圧を実現していた。
【０００４】
【発明が解決しようとする課題】しかしながら、静電サ
ージが印加された際には、ボンディングパッド８や、ボ
ンディングパッド８から第２のコンタクトホール４の間
のアルミ配線７には瞬間的に非常に高い電圧がかかる。
ボンディングパッド８のコーナー部１４や、アルミ配線
７の屈曲部１５および端部１６においては電界が集中
し、ボンディングパッド８やアルミ配線７に隣接したデ
バイスの電極１７や配線１８に対して放電するという第
１の課題を有していた。
ージが印加された際には、ボンディングパッド８や、ボ
ンディングパッド８から第２のコンタクトホール４の間
のアルミ配線７には瞬間的に非常に高い電圧がかかる。
ボンディングパッド８のコーナー部１４や、アルミ配線
７の屈曲部１５および端部１６においては電界が集中
し、ボンディングパッド８やアルミ配線７に隣接したデ
バイスの電極１７や配線１８に対して放電するという第
１の課題を有していた。
【０００５】また、Ｎ型領域２の中で、サージが印加さ
れた際にＰ型領域１と最も電位差が大きくなるのは、周
辺部の第２のコンタクトホール４の下部である。したが
って、最初にＰ型領域１に電荷が流れ込むのはこの部分
であり、保護抵抗９であるＮ型領域２をほとんど流れず
にＰ型領域１に流れ込むことになる。すなわち、サージ
が印加されると瞬間的に大量の電荷がＰ型領域１に流れ
込み、ＧＮＤ電位へ向い、矢印１９のように流れること
になる。このため、かなり過大な電流がＰ型領域１を流
れ、この電流によってＰ型領域１では電位差が生じる。
この電位差が、隣接するデバイスの拡散層近傍で生じる
ことより起こったラッチアップにより、隣接するデバイ
スが破壊に至るという現象や、図１１に示すように、Ｐ
型領域１がＮ型基板１００上にウェル領域として形成さ
れている場合には、Ｎ型基板１００，Ｐ型領域１および
Ｎ型領域２により構成されるＮＰＮトランジスタ２０が
動作し（以下バイポーラ動作）、Ｎ型領域２とＮ型基板
１００との間を縦方向に電流が流れ、破壊に至るという
現象が発生するという第２の課題を有していた。
れた際にＰ型領域１と最も電位差が大きくなるのは、周
辺部の第２のコンタクトホール４の下部である。したが
って、最初にＰ型領域１に電荷が流れ込むのはこの部分
であり、保護抵抗９であるＮ型領域２をほとんど流れず
にＰ型領域１に流れ込むことになる。すなわち、サージ
が印加されると瞬間的に大量の電荷がＰ型領域１に流れ
込み、ＧＮＤ電位へ向い、矢印１９のように流れること
になる。このため、かなり過大な電流がＰ型領域１を流
れ、この電流によってＰ型領域１では電位差が生じる。
この電位差が、隣接するデバイスの拡散層近傍で生じる
ことより起こったラッチアップにより、隣接するデバイ
スが破壊に至るという現象や、図１１に示すように、Ｐ
型領域１がＮ型基板１００上にウェル領域として形成さ
れている場合には、Ｎ型基板１００，Ｐ型領域１および
Ｎ型領域２により構成されるＮＰＮトランジスタ２０が
動作し（以下バイポーラ動作）、Ｎ型領域２とＮ型基板
１００との間を縦方向に電流が流れ、破壊に至るという
現象が発生するという第２の課題を有していた。
【０００６】この発明の第１の目的は、上記従来の第１
の課題を解決するもので、電界が局部的に集中する箇所
を削減し、より高いエネルギーのサージから内部回路を
保護することのできる半導体保護装置を提供することで
ある。この発明の第２の目的は、上記従来の第１の課題
に加え第２の課題を解決するもので、電界が局部的に集
中する箇所を削減するとともに、ラッチアップやバイポ
ーラ動作による破壊に対する耐性を高めることにより、
より高いエネルギーのサージから内部回路を保護するこ
とのできる半導体保護装置を提供することである。
の課題を解決するもので、電界が局部的に集中する箇所
を削減し、より高いエネルギーのサージから内部回路を
保護することのできる半導体保護装置を提供することで
ある。この発明の第２の目的は、上記従来の第１の課題
に加え第２の課題を解決するもので、電界が局部的に集
中する箇所を削減するとともに、ラッチアップやバイポ
ーラ動作による破壊に対する耐性を高めることにより、
より高いエネルギーのサージから内部回路を保護するこ
とのできる半導体保護装置を提供することである。
【０００７】
【課題を解決するための手段】請求項１記載の半導体保
護装置は、ボンディングパッドと内部回路との間の電気
的通路に保護抵抗を構成する導電領域と、ボンディング
パッドと基準電位部との間にダイオードを構成する領域
とを備えた半導体保護装置であって、導電領域上に絶縁
膜を設け、導電領域の中央部上の絶縁膜に輪郭が円形の
第１のコンタクトホールを設け、第１のコンタクトホー
ル上にボンディングパッドを円盤状に設け、導電領域上
の絶縁膜に第１のコンタクトホールと輪郭が同心となる
環状の第２のコンタクトホールを第１のコンタクトホー
ルの外側に設け、第２のコンタクトホールを介して導電
領域を内部回路に電気的に接続したことを特徴とする。
護装置は、ボンディングパッドと内部回路との間の電気
的通路に保護抵抗を構成する導電領域と、ボンディング
パッドと基準電位部との間にダイオードを構成する領域
とを備えた半導体保護装置であって、導電領域上に絶縁
膜を設け、導電領域の中央部上の絶縁膜に輪郭が円形の
第１のコンタクトホールを設け、第１のコンタクトホー
ル上にボンディングパッドを円盤状に設け、導電領域上
の絶縁膜に第１のコンタクトホールと輪郭が同心となる
環状の第２のコンタクトホールを第１のコンタクトホー
ルの外側に設け、第２のコンタクトホールを介して導電
領域を内部回路に電気的に接続したことを特徴とする。
【０００８】請求項２記載の半導体保護装置は、一導電
型領域上に環状の他導電型領域を設け、この環状の他導
電型領域の内側に下地絶縁膜を設け、この下地絶縁膜上
に導電体薄膜を設け、導電体薄膜上に絶縁膜を設け、導
電体薄膜の中央部上の絶縁膜に輪郭が円形の第１のコン
タクトホールを設け、第１のコンタクトホール上にボン
ディングパッドを円盤状に設け、導電体薄膜上の絶縁膜
に第１のコンタクトホールと輪郭が同心となる環状の第
２のコンタクトホールを第１のコンタクトホールの外側
に設け、導電体薄膜を第２のコンタクトホールを介して
内部回路および環状の他導電型領域と電気的に接続し、
一導電型領域を基準電位部と電気的に接続している。
型領域上に環状の他導電型領域を設け、この環状の他導
電型領域の内側に下地絶縁膜を設け、この下地絶縁膜上
に導電体薄膜を設け、導電体薄膜上に絶縁膜を設け、導
電体薄膜の中央部上の絶縁膜に輪郭が円形の第１のコン
タクトホールを設け、第１のコンタクトホール上にボン
ディングパッドを円盤状に設け、導電体薄膜上の絶縁膜
に第１のコンタクトホールと輪郭が同心となる環状の第
２のコンタクトホールを第１のコンタクトホールの外側
に設け、導電体薄膜を第２のコンタクトホールを介して
内部回路および環状の他導電型領域と電気的に接続し、
一導電型領域を基準電位部と電気的に接続している。
【０００９】請求項３記載の半導体保護装置は、請求項
２記載の半導体保護装置であって、第１のコンタクトホ
ールと第２のコンタクトホールの間の導電体薄膜の抵抗
値を１００Ω以下としている。請求項４記載の半導体保
護装置は、半導体基板上に下地絶縁膜を設け、内側に一
導電型領域を有しその外側に環状の他導電型領域を有す
る導電体薄膜を下地絶縁膜上に設け、導電体薄膜上に絶
縁膜を設け、導電体薄膜の一導電型領域の中央部上の絶
縁膜に輪郭が円形の第１のコンタクトホールを設け、第
１のコンタクトホール上にボンディングパッドを円盤状
に設け、導電体薄膜の一導電型領域上の絶縁膜に第１の
コンタクトホールと輪郭が同心となる環状の第２のコン
タクトホールを第１のコンタクトホールの外側に設け、
導電体薄膜の一導電型領域を第２のコンタクトホールを
介して内部回路と電気的に接続し、導電体薄膜の他導電
型領域を基準電位部と電気的に接続している。
２記載の半導体保護装置であって、第１のコンタクトホ
ールと第２のコンタクトホールの間の導電体薄膜の抵抗
値を１００Ω以下としている。請求項４記載の半導体保
護装置は、半導体基板上に下地絶縁膜を設け、内側に一
導電型領域を有しその外側に環状の他導電型領域を有す
る導電体薄膜を下地絶縁膜上に設け、導電体薄膜上に絶
縁膜を設け、導電体薄膜の一導電型領域の中央部上の絶
縁膜に輪郭が円形の第１のコンタクトホールを設け、第
１のコンタクトホール上にボンディングパッドを円盤状
に設け、導電体薄膜の一導電型領域上の絶縁膜に第１の
コンタクトホールと輪郭が同心となる環状の第２のコン
タクトホールを第１のコンタクトホールの外側に設け、
導電体薄膜の一導電型領域を第２のコンタクトホールを
介して内部回路と電気的に接続し、導電体薄膜の他導電
型領域を基準電位部と電気的に接続している。
【００１０】請求項５記載の半導体保護装置は、半導体
基板上に下地絶縁膜を設け、内側に一導電型領域を有し
その外側に環状の他導電型領域を有しさらにその外側に
環状の一導電型領域を有する導電体薄膜を下地絶縁膜上
に設け、導電体薄膜上に絶縁膜を設け、導電体薄膜の内
側の一導電型領域の中央部上の絶縁膜に輪郭が円形の第
１のコンタクトホールを設け、第１のコンタクトホール
上にボンディングパッドを円盤状に設け、導電体薄膜の
内側の一導電型領域上の絶縁膜に第１のコンタクトホー
ルと輪郭が同心となる環状の第２のコンタクトホールを
第１のコンタクトホールの外側に設け、導電体薄膜の内
側の一導電型領域を第２のコンタクトホールを介して内
部回路と電気的に接続し、導電体薄膜の外側の一導電型
領域を基準電位部と電気的に接続している。
基板上に下地絶縁膜を設け、内側に一導電型領域を有し
その外側に環状の他導電型領域を有しさらにその外側に
環状の一導電型領域を有する導電体薄膜を下地絶縁膜上
に設け、導電体薄膜上に絶縁膜を設け、導電体薄膜の内
側の一導電型領域の中央部上の絶縁膜に輪郭が円形の第
１のコンタクトホールを設け、第１のコンタクトホール
上にボンディングパッドを円盤状に設け、導電体薄膜の
内側の一導電型領域上の絶縁膜に第１のコンタクトホー
ルと輪郭が同心となる環状の第２のコンタクトホールを
第１のコンタクトホールの外側に設け、導電体薄膜の内
側の一導電型領域を第２のコンタクトホールを介して内
部回路と電気的に接続し、導電体薄膜の外側の一導電型
領域を基準電位部と電気的に接続している。
【００１１】請求項６記載の半導体保護装置は、請求項
１，２，３，４または５記載の半導体保護装置におい
て、絶縁膜およびボンディングパッド上に、第１のコン
タクトホールより内側を開口した表面保護膜を設けてい
る。
１，２，３，４または５記載の半導体保護装置におい
て、絶縁膜およびボンディングパッド上に、第１のコン
タクトホールより内側を開口した表面保護膜を設けてい
る。
【００１２】
【作用】この発明の構成によれば、導電領域に対して設
けた中央部の第１のコンタクトホール上に円盤状のボン
ディングパッドを設け、内部回路に接続される第２のコ
ンタクトホールを第１のコンタクトホールと輪郭が同心
となる環状形状として第１のコンタクトホールの外側に
設けたことにより、ボンディングパッドから保護装置へ
の配線をなくし、従来のように配線の屈曲部や端部にお
ける電界の集中については皆無になり、また、ボンディ
ングパッドを円盤状にすることにより、従来のようなコ
ーナー部がなく、静電サージが印加された際には、第１
のコンタクトホールと第２のコンタクトホールの間の導
電領域が保護抵抗となり、局部的に電界が集中すること
なく均等に電流が流れるために、高いエネルギのサージ
から内部回路を保護することができる。
けた中央部の第１のコンタクトホール上に円盤状のボン
ディングパッドを設け、内部回路に接続される第２のコ
ンタクトホールを第１のコンタクトホールと輪郭が同心
となる環状形状として第１のコンタクトホールの外側に
設けたことにより、ボンディングパッドから保護装置へ
の配線をなくし、従来のように配線の屈曲部や端部にお
ける電界の集中については皆無になり、また、ボンディ
ングパッドを円盤状にすることにより、従来のようなコ
ーナー部がなく、静電サージが印加された際には、第１
のコンタクトホールと第２のコンタクトホールの間の導
電領域が保護抵抗となり、局部的に電界が集中すること
なく均等に電流が流れるために、高いエネルギのサージ
から内部回路を保護することができる。
【００１３】また、下地絶縁膜上の導電体薄膜により保
護抵抗を形成するように、導電体薄膜上に第１および第
２のコンタクトホールを設け、第１のコンタクトホール
上にボンディングパッドを円盤状に設けたことにより、
電界が局部的に集中する箇所を削減している。そして、
導電体薄膜の外側周囲の一導電型領域上に環状の他導電
型領域を設け、導電体薄膜を第２のコンタクトホールを
介して内部回路および環状の他導電型領域と電気的に接
続し、一導電型領域を基準電位部と電気的に接続したこ
とにより、環状の他導電型領域と一導電型領域とで保護
ダイオードを形成し、静電サージが印加された際には、
電荷は、必ず下地絶縁膜上の導電体薄膜による保護抵抗
を流れてから保護ダイオードを通って基準電位に抜ける
ため、保護抵抗で確実に電流が制限され、ラッチアップ
やバイポーラ動作を起こりにくくすることができる。ま
た、環状の他導電型領域と一導電型領域との境界面が保
護ダイオードの接合面となるが、他導電型領域の環状の
中心を第１および第２のコンタクトホールの輪郭の中心
と同一とすれば、第１のコンタクトホールから保護ダイ
オードの接合面までの距離が放射状のどの方向に対して
も等しくなり、電流密度が局部的に高くなることもな
く、また、ボンディングパッドと基準電位部に接続した
一導電型領域との間にかかる電界も均等になる。すなわ
ち、電流や電界の集中を回避することができる。このよ
うにラッチアップやバイポーラ動作を防ぐとともに、電
界、電流の集中を回避することができるため、さらに高
いエネルギーのサージから内部回路を保護することがで
きる。
護抵抗を形成するように、導電体薄膜上に第１および第
２のコンタクトホールを設け、第１のコンタクトホール
上にボンディングパッドを円盤状に設けたことにより、
電界が局部的に集中する箇所を削減している。そして、
導電体薄膜の外側周囲の一導電型領域上に環状の他導電
型領域を設け、導電体薄膜を第２のコンタクトホールを
介して内部回路および環状の他導電型領域と電気的に接
続し、一導電型領域を基準電位部と電気的に接続したこ
とにより、環状の他導電型領域と一導電型領域とで保護
ダイオードを形成し、静電サージが印加された際には、
電荷は、必ず下地絶縁膜上の導電体薄膜による保護抵抗
を流れてから保護ダイオードを通って基準電位に抜ける
ため、保護抵抗で確実に電流が制限され、ラッチアップ
やバイポーラ動作を起こりにくくすることができる。ま
た、環状の他導電型領域と一導電型領域との境界面が保
護ダイオードの接合面となるが、他導電型領域の環状の
中心を第１および第２のコンタクトホールの輪郭の中心
と同一とすれば、第１のコンタクトホールから保護ダイ
オードの接合面までの距離が放射状のどの方向に対して
も等しくなり、電流密度が局部的に高くなることもな
く、また、ボンディングパッドと基準電位部に接続した
一導電型領域との間にかかる電界も均等になる。すなわ
ち、電流や電界の集中を回避することができる。このよ
うにラッチアップやバイポーラ動作を防ぐとともに、電
界、電流の集中を回避することができるため、さらに高
いエネルギーのサージから内部回路を保護することがで
きる。
【００１４】さらに、下地絶縁膜上の導電体薄膜が内側
に一導電型領域を有しその外側に環状の他導電型領域を
有するものとし、薄膜導電体内に、一導電型領域からな
る保護抵抗と、一導電型領域と環状の他導電型領域から
なる保護ダイオードとを設けることにより、印加された
サージは、拡散層を流れずに下地絶縁膜上で基準電位に
抜けることから、ラッチアップやバイボーラ動作がまっ
たく起こらず、さらにより高いエネルギーのサージにも
耐え得ることができる。
に一導電型領域を有しその外側に環状の他導電型領域を
有するものとし、薄膜導電体内に、一導電型領域からな
る保護抵抗と、一導電型領域と環状の他導電型領域から
なる保護ダイオードとを設けることにより、印加された
サージは、拡散層を流れずに下地絶縁膜上で基準電位に
抜けることから、ラッチアップやバイボーラ動作がまっ
たく起こらず、さらにより高いエネルギーのサージにも
耐え得ることができる。
【００１５】また、下地絶縁膜上の導電体薄膜が内側に
一導電型領域を有しその外側に環状の他導電型領域を有
しさらにその外側に環状の一導電型領域を有するものと
することにより、保護抵抗に順方向，逆方向の保護ダイ
オードを直列に接続した構成となる。
一導電型領域を有しその外側に環状の他導電型領域を有
しさらにその外側に環状の一導電型領域を有するものと
することにより、保護抵抗に順方向，逆方向の保護ダイ
オードを直列に接続した構成となる。
【００１６】
【実施例】以下、この発明の実施例について、図面を参
照しながら説明する。図１はこの発明の第１の実施例に
おける半導体保護装置の平面図、図２は図１のＢ−Ｂ’
における断面図である。図１、図２において、１はＰ型
領域、２はＰ型領域１内に円盤状に形成されたＮ型領域
（導電領域）である。Ｎ型領域２に対し、中央部に円形
の第１のコンタクトホール３と、その外側に環状の離間
領域を介して第２のコンタクトホール４を設けている。
ここでは第２のコンタクトホール４を環状に形成してい
る。中央部の第１のコンタクトホール３上には、円盤状
のボンディングパッド２１を形成している。ボンディン
グパッド２１上は、表面保護膜１０１を開口し、この開
口部２２は第１のコンタクトホール３の開口より内側に
設けている。また、第２のコンタクトホール４は、その
上にアルミ配線５の電極部１１が形成され、アルミ配線
５により内部回路６と接続されている。Ｎ型領域２に対
する第１，第２のコンタクトホール３，４の間の環状の
領域を保護抵抗９として使用し、Ｎ型領域２とＰ型領域
１の間の接合を保護ダイオード１０として使用してい
る。
照しながら説明する。図１はこの発明の第１の実施例に
おける半導体保護装置の平面図、図２は図１のＢ−Ｂ’
における断面図である。図１、図２において、１はＰ型
領域、２はＰ型領域１内に円盤状に形成されたＮ型領域
（導電領域）である。Ｎ型領域２に対し、中央部に円形
の第１のコンタクトホール３と、その外側に環状の離間
領域を介して第２のコンタクトホール４を設けている。
ここでは第２のコンタクトホール４を環状に形成してい
る。中央部の第１のコンタクトホール３上には、円盤状
のボンディングパッド２１を形成している。ボンディン
グパッド２１上は、表面保護膜１０１を開口し、この開
口部２２は第１のコンタクトホール３の開口より内側に
設けている。また、第２のコンタクトホール４は、その
上にアルミ配線５の電極部１１が形成され、アルミ配線
５により内部回路６と接続されている。Ｎ型領域２に対
する第１，第２のコンタクトホール３，４の間の環状の
領域を保護抵抗９として使用し、Ｎ型領域２とＰ型領域
１の間の接合を保護ダイオード１０として使用してい
る。
【００１７】以上のように構成されたこの実施例の半導
体保護装置について、その動作を説明する。図示しない
外部端子にサージが印加されると、電荷はボンディング
ワイヤを通ってボンディングパッド２１に入力される。
従来の半導体保護装置の場合、ボンディングパッドから
半導体保護装置までアルミ配線で接続されていたが、こ
の発明における半導体保護装置においては、ボンディン
グパッド２１が保護抵抗９の電極となっているため、直
接、第１のコンタクトホール３を通って保護抵抗９であ
るＮ型領域２に入力される。すなわち、アルミ配線を全
く通らずに保護抵抗９に入力されることになる。したが
って、従来のようにアルミ配線を引き回した際の配線の
屈曲部やエッジ部が皆無となり、これらの部分における
電界集中についても皆無にすることができる。
体保護装置について、その動作を説明する。図示しない
外部端子にサージが印加されると、電荷はボンディング
ワイヤを通ってボンディングパッド２１に入力される。
従来の半導体保護装置の場合、ボンディングパッドから
半導体保護装置までアルミ配線で接続されていたが、こ
の発明における半導体保護装置においては、ボンディン
グパッド２１が保護抵抗９の電極となっているため、直
接、第１のコンタクトホール３を通って保護抵抗９であ
るＮ型領域２に入力される。すなわち、アルミ配線を全
く通らずに保護抵抗９に入力されることになる。したが
って、従来のようにアルミ配線を引き回した際の配線の
屈曲部やエッジ部が皆無となり、これらの部分における
電界集中についても皆無にすることができる。
【００１８】さらに、ボンディングパッド２１を円盤状
に形成していることから、ボンディングパッド２１のエ
ッジ部における電界集中も皆無にすることができる。電
界は、ボンディングパッド２１と、Ｎ型領域２の第２の
コンタクトホール４上に形成した電極部１１との間で、
放射状のどの方向に対しても、均等にかかるため、ボン
ディングパッド２１に印加され得る電圧を、従来よりも
高めることができる。すなわち、従来よりも静電サージ
に対する半導体保護装置自体の耐性を高めることがで
き、より高いエネルギーのサージから内部回路６を保護
することのできる半導体保護装置を実現することができ
る。
に形成していることから、ボンディングパッド２１のエ
ッジ部における電界集中も皆無にすることができる。電
界は、ボンディングパッド２１と、Ｎ型領域２の第２の
コンタクトホール４上に形成した電極部１１との間で、
放射状のどの方向に対しても、均等にかかるため、ボン
ディングパッド２１に印加され得る電圧を、従来よりも
高めることができる。すなわち、従来よりも静電サージ
に対する半導体保護装置自体の耐性を高めることがで
き、より高いエネルギーのサージから内部回路６を保護
することのできる半導体保護装置を実現することができ
る。
【００１９】また、Ｎ型領域２に対する第１のコンタク
トホール３の開口部の内側に表面保護膜１０１の開口部
２２を設けたことにより、ボンディングエリア全面が段
差のない平坦な領域となるため、ワイヤボンディング時
に、均一に荷重、超音波がかかり、ワイヤの引っ張り強
度、シェア強度を高め、組立上の信頼性を向上させるこ
とができる。
トホール３の開口部の内側に表面保護膜１０１の開口部
２２を設けたことにより、ボンディングエリア全面が段
差のない平坦な領域となるため、ワイヤボンディング時
に、均一に荷重、超音波がかかり、ワイヤの引っ張り強
度、シェア強度を高め、組立上の信頼性を向上させるこ
とができる。
【００２０】以下、この発明の第２の実施例について、
図面を参照しながら説明する。図３はこの発明の第２の
実施例における半導体保護装置の平面図、図４は図３の
Ｃ−Ｃ’における断面図である。図３、図４において、
２３は絶縁膜（下地絶縁膜）、２４は絶縁膜２３上に形
成したポリシリコン薄膜（導電体薄膜）である。このポ
リシリコン薄膜２４は、ボロンイオンを注入することに
より導電率を調整している。この実施例では、ポリシリ
コン薄膜２４に対し、環状の離間領域を介して２つのコ
ンタクトホール３，４を設けており、中央部の第１のコ
ンタクトホール３の上にボンディングパッド２１を形成
している。このポリシリコン薄膜２４の第１，第２のコ
ンタクトホールの間を、保護抵抗９として使用してい
る。また、１００はＮ型基板、２５はＮ型基板１００表
面に形成したＰ型領域（一導電型領域）、２６はＰ型領
域２５内に環状に形成したＮ型領域（他導電型領域）で
ある。２７はＮ型領域２６に対するコンタクトホール、
２８はＰ型領域２５に対するコンタクトホールであり、
コンタクトホール２７，２８はポリシリコン薄膜２４に
対する２つのコンタクトホール３，４と環状の離間領域
を介して形成している。そして、ポリシリコン薄膜２４
に対する第２のコンタクトホール４とＮ型領域２６に対
するコンタクトホール２７とは、その上にアルミ配線５
の電極部４１が形成され、アルミ配線５により内部回路
６と接続されている。また、Ｐ型領域２５に対するコン
タクトホール２８はアルミ配線４２によりＧＮＤ電位と
接続されている。そして、ポリシリコン薄膜２４に対す
る第１，第２のコンタクトホール３，４の間の環状の領
域を保護抵抗９として使用している。また、Ｎ型領域２
６とＰ型領域２５の間の接合で保護ダイオード１０を構
成しており、Ｎ型領域２６とＰ型領域２５の境界面（す
なわち保護ダイオード１０の接合面）が、ポリシリコン
薄膜２４に対する第１，第２のコンタクトホール３，４
の輪郭と同心を有するように形成されている。
図面を参照しながら説明する。図３はこの発明の第２の
実施例における半導体保護装置の平面図、図４は図３の
Ｃ−Ｃ’における断面図である。図３、図４において、
２３は絶縁膜（下地絶縁膜）、２４は絶縁膜２３上に形
成したポリシリコン薄膜（導電体薄膜）である。このポ
リシリコン薄膜２４は、ボロンイオンを注入することに
より導電率を調整している。この実施例では、ポリシリ
コン薄膜２４に対し、環状の離間領域を介して２つのコ
ンタクトホール３，４を設けており、中央部の第１のコ
ンタクトホール３の上にボンディングパッド２１を形成
している。このポリシリコン薄膜２４の第１，第２のコ
ンタクトホールの間を、保護抵抗９として使用してい
る。また、１００はＮ型基板、２５はＮ型基板１００表
面に形成したＰ型領域（一導電型領域）、２６はＰ型領
域２５内に環状に形成したＮ型領域（他導電型領域）で
ある。２７はＮ型領域２６に対するコンタクトホール、
２８はＰ型領域２５に対するコンタクトホールであり、
コンタクトホール２７，２８はポリシリコン薄膜２４に
対する２つのコンタクトホール３，４と環状の離間領域
を介して形成している。そして、ポリシリコン薄膜２４
に対する第２のコンタクトホール４とＮ型領域２６に対
するコンタクトホール２７とは、その上にアルミ配線５
の電極部４１が形成され、アルミ配線５により内部回路
６と接続されている。また、Ｐ型領域２５に対するコン
タクトホール２８はアルミ配線４２によりＧＮＤ電位と
接続されている。そして、ポリシリコン薄膜２４に対す
る第１，第２のコンタクトホール３，４の間の環状の領
域を保護抵抗９として使用している。また、Ｎ型領域２
６とＰ型領域２５の間の接合で保護ダイオード１０を構
成しており、Ｎ型領域２６とＰ型領域２５の境界面（す
なわち保護ダイオード１０の接合面）が、ポリシリコン
薄膜２４に対する第１，第２のコンタクトホール３，４
の輪郭と同心を有するように形成されている。
【００２１】以上のように構成されたこの実施例の半導
体保護装置において、図示しない外部端子にサージが印
加されると、電荷は、ボンディングワイヤを通ってボン
ディングパッド２１，中央部の第１のコンタクトホール
３を通って、ポリシリコン薄膜２４に直接入力される。
さらに、ポリシリコン薄膜２４内を通った後にＮ型領域
２６に流れ込み、Ｐ型領域２５との電位差が大きくなる
とＰ型領域２５にも流れ込む。このように、サージが印
加されると必ずポリシリコン薄膜２４により構成された
保護抵抗９を流れるために、Ｎ型領域２６、さらにはＰ
型領域２５に流れ込む電流を確実に制限することができ
る。したがって、Ｐ型領域２５を流れる電流により生じ
る電圧降下を低減することができることから、バイポー
ラ動作を起こりにくくすることができる。また、保護ダ
イオード１０の接合面がポリシリコン薄膜２４に対する
２つのコンタクトホール３，４の輪郭と同心を有する構
成としたことにより、保護抵抗９の第１のコンタクトホ
ール３から接合面までの距離が、放射状のどの方向に対
しても等しくなり、電流密度が局部的に高くなることも
なくなる。また、ボンディングパッド２１と、Ｐ型領域
２５に対するコンタクトホール２８すなわちアルミ配線
４２のＧＮＤ電位との間にかかる電界も均等になる。
体保護装置において、図示しない外部端子にサージが印
加されると、電荷は、ボンディングワイヤを通ってボン
ディングパッド２１，中央部の第１のコンタクトホール
３を通って、ポリシリコン薄膜２４に直接入力される。
さらに、ポリシリコン薄膜２４内を通った後にＮ型領域
２６に流れ込み、Ｐ型領域２５との電位差が大きくなる
とＰ型領域２５にも流れ込む。このように、サージが印
加されると必ずポリシリコン薄膜２４により構成された
保護抵抗９を流れるために、Ｎ型領域２６、さらにはＰ
型領域２５に流れ込む電流を確実に制限することができ
る。したがって、Ｐ型領域２５を流れる電流により生じ
る電圧降下を低減することができることから、バイポー
ラ動作を起こりにくくすることができる。また、保護ダ
イオード１０の接合面がポリシリコン薄膜２４に対する
２つのコンタクトホール３，４の輪郭と同心を有する構
成としたことにより、保護抵抗９の第１のコンタクトホ
ール３から接合面までの距離が、放射状のどの方向に対
しても等しくなり、電流密度が局部的に高くなることも
なくなる。また、ボンディングパッド２１と、Ｐ型領域
２５に対するコンタクトホール２８すなわちアルミ配線
４２のＧＮＤ電位との間にかかる電界も均等になる。
【００２２】以上のように、第１の実施例の効果に加え
て、この実施例によれば、絶縁膜２３上のポリシリコン
薄膜２４で保護抵抗９を構成し、接合面がポリシリコン
薄膜２４に対する２つのコンタクトホール３，４と同心
を有するように保護ダイオード１０を構成することによ
り、電流や電界の集中を回避することができることか
ら、より高いエネルギーのサージにも耐えることができ
る。したがって、より高いエネルギーのサージからも内
部回路６を保護することのできる半導体保護装置を実現
することができる。なお、保護ダイオード１０の接合面
の中心とコンタクトホール３，４の輪郭の中心とが少し
ぐらいずれても、効果は得られる。
て、この実施例によれば、絶縁膜２３上のポリシリコン
薄膜２４で保護抵抗９を構成し、接合面がポリシリコン
薄膜２４に対する２つのコンタクトホール３，４と同心
を有するように保護ダイオード１０を構成することによ
り、電流や電界の集中を回避することができることか
ら、より高いエネルギーのサージにも耐えることができ
る。したがって、より高いエネルギーのサージからも内
部回路６を保護することのできる半導体保護装置を実現
することができる。なお、保護ダイオード１０の接合面
の中心とコンタクトホール３，４の輪郭の中心とが少し
ぐらいずれても、効果は得られる。
【００２３】なお、この実施例では、Ｐ型領域２５を、
Ｎ型基板１００内に形成したウェル領域としたが、Ｐ型
基板でもよい。この場合は、必ず保護抵抗９を流れると
いう構成とすることにより、ラッチアップに対する耐性
を向上させることができる。また、第１，第２の実施例
において、第１のコンタクトホール３を円形（円板状）
に形成しているが、環状のコンタクトホールのように外
側の輪郭が円となる形状であれば他の形状でもよく、ま
た、真円でなくても効果は得られる。
Ｎ型基板１００内に形成したウェル領域としたが、Ｐ型
基板でもよい。この場合は、必ず保護抵抗９を流れると
いう構成とすることにより、ラッチアップに対する耐性
を向上させることができる。また、第１，第２の実施例
において、第１のコンタクトホール３を円形（円板状）
に形成しているが、環状のコンタクトホールのように外
側の輪郭が円となる形状であれば他の形状でもよく、ま
た、真円でなくても効果は得られる。
【００２４】上記第２の実施例の半導体保護装置を内蔵
した半導体装置の入力端子に、放電容量５００ｐＦ、放
電抵抗５００Ωで静電サージを印加すると、第１および
第２のコンタクトホール３，４の間のポリシリコン薄膜
２４の抵抗値を３０Ωとしたときに、±８ｋＶの静電サ
ージにまで耐えることができた。第１および第２のコン
タクトホール３，４の間のポリシリコン薄膜２４の抵抗
値を変化させたときの、静電サージの破壊レベルの変化
を図５に示す。図５（ａ）は正の静電サージを印加した
場合であり、図５（ｂ）は負の静電サージを印加した場
合である。なお、ポリシリコン薄膜２４の下地の絶縁膜
２３として、厚さ０．６〜０．７μｍのSiO2膜を用い
た。図５からもわかるように、第１および第２のコンタ
クトホール３，４の間のポリシリコン薄膜２４の抵抗値
が１００Ω以下の領域でレベルが大幅に高くなってい
る。
した半導体装置の入力端子に、放電容量５００ｐＦ、放
電抵抗５００Ωで静電サージを印加すると、第１および
第２のコンタクトホール３，４の間のポリシリコン薄膜
２４の抵抗値を３０Ωとしたときに、±８ｋＶの静電サ
ージにまで耐えることができた。第１および第２のコン
タクトホール３，４の間のポリシリコン薄膜２４の抵抗
値を変化させたときの、静電サージの破壊レベルの変化
を図５に示す。図５（ａ）は正の静電サージを印加した
場合であり、図５（ｂ）は負の静電サージを印加した場
合である。なお、ポリシリコン薄膜２４の下地の絶縁膜
２３として、厚さ０．６〜０．７μｍのSiO2膜を用い
た。図５からもわかるように、第１および第２のコンタ
クトホール３，４の間のポリシリコン薄膜２４の抵抗値
が１００Ω以下の領域でレベルが大幅に高くなってい
る。
【００２５】以下、この発明の第３の実施例について、
図面を参照しながら説明する。図６はこの発明の第３の
実施例における半導体保護装置の平面図、図７は図６の
Ｄ−Ｄ’における断面図である。この実施例では、半導
体基板２００上に形成された絶縁膜２３上に、ポリシリ
コン薄膜２４を形成し、このポリシリコン薄膜２４内に
保護抵抗９と保護ダイオード１０の両方を形成してい
る。すなわち、絶縁膜２３上のポリシリコン薄膜２４内
に、中央部に円盤状のＮ型領域（一導電型領域）２９を
形成し、その外側にＰ型領域（他導電型領域）３０を形
成し、Ｎ型領域２９に対して、中央部に第１のコンタク
トホール３を、その外側に環状の離間領域を介して第２
のコンタクトホール４を設けている。また、Ｐ型領域３
０に対して、第２のコンタクトホール４と環状の離間領
域を介して第３のコンタクトホール３１を設けている。
Ｎ型領域２９の２つのコンタクトホール３，４の間を保
護抵抗９として使用し、Ｎ型領域２９とＰ型領域３０の
間の接合を保護ダイオード１０として使用している。ま
た、第１のコンタクトホール３上には円盤状のボンディ
ングパッド２１を形成し、第２のコンタクトホール４
は、その上にアルミ配線５の電極部４３が形成され、ア
ルミ配線５により内部回路６と接続されている。また、
第３のコンタクトホール３１はアルミ配線４２によりＧ
ＮＤ電位と接続している。
図面を参照しながら説明する。図６はこの発明の第３の
実施例における半導体保護装置の平面図、図７は図６の
Ｄ−Ｄ’における断面図である。この実施例では、半導
体基板２００上に形成された絶縁膜２３上に、ポリシリ
コン薄膜２４を形成し、このポリシリコン薄膜２４内に
保護抵抗９と保護ダイオード１０の両方を形成してい
る。すなわち、絶縁膜２３上のポリシリコン薄膜２４内
に、中央部に円盤状のＮ型領域（一導電型領域）２９を
形成し、その外側にＰ型領域（他導電型領域）３０を形
成し、Ｎ型領域２９に対して、中央部に第１のコンタク
トホール３を、その外側に環状の離間領域を介して第２
のコンタクトホール４を設けている。また、Ｐ型領域３
０に対して、第２のコンタクトホール４と環状の離間領
域を介して第３のコンタクトホール３１を設けている。
Ｎ型領域２９の２つのコンタクトホール３，４の間を保
護抵抗９として使用し、Ｎ型領域２９とＰ型領域３０の
間の接合を保護ダイオード１０として使用している。ま
た、第１のコンタクトホール３上には円盤状のボンディ
ングパッド２１を形成し、第２のコンタクトホール４
は、その上にアルミ配線５の電極部４３が形成され、ア
ルミ配線５により内部回路６と接続されている。また、
第３のコンタクトホール３１はアルミ配線４２によりＧ
ＮＤ電位と接続している。
【００２６】以上のように、保護抵抗９、保護ダイオー
ド１０の両方を絶縁膜２３上のポリシリコン薄膜２４に
設けた構成とすることにより、サージが印加された際に
は、ボンディングパッド２１からの電荷は、絶縁膜２３
上のポリシリコン薄膜２４内を流れてアルミ配線４２を
通ってＧＮＤ電位にぬけるため、ラッチアップや、バイ
ポーラ動作がまったく起こらない。したがって、さらに
高いエネルギーのサージにも耐え得る半導体保護装置を
実現することができる。
ド１０の両方を絶縁膜２３上のポリシリコン薄膜２４に
設けた構成とすることにより、サージが印加された際に
は、ボンディングパッド２１からの電荷は、絶縁膜２３
上のポリシリコン薄膜２４内を流れてアルミ配線４２を
通ってＧＮＤ電位にぬけるため、ラッチアップや、バイ
ポーラ動作がまったく起こらない。したがって、さらに
高いエネルギーのサージにも耐え得る半導体保護装置を
実現することができる。
【００２７】また、第４の実施例として、図８に示すよ
うに、第３の実施例における、Ｐ型領域３０の外側の同
一ポリシリコン薄膜２４内にＮ型領域（一導電型領域）
３２を設けて、Ｎ型領域３２に対してコンタクトホール
３１を設けた構成としてもよい。この場合、ポリシリコ
ン薄膜２４内の接合面が２つとなり、順方向、逆方向の
ダイオードを直列に挿入した構成となり、負の静電サー
ジが印加された場合に、抵抗が過大電流により破壊され
るのを防止することができる。
うに、第３の実施例における、Ｐ型領域３０の外側の同
一ポリシリコン薄膜２４内にＮ型領域（一導電型領域）
３２を設けて、Ｎ型領域３２に対してコンタクトホール
３１を設けた構成としてもよい。この場合、ポリシリコ
ン薄膜２４内の接合面が２つとなり、順方向、逆方向の
ダイオードを直列に挿入した構成となり、負の静電サー
ジが印加された場合に、抵抗が過大電流により破壊され
るのを防止することができる。
【００２８】なお、第３，第４の実施例において、第
１，第２の実施例同様、第１のコンタクトホール３を円
形（円板状）に形成しているが、環状のコンタクトホー
ルのように外側の輪郭が円となる形状であれば他の形状
でもよく、また、真円でなくても効果は得られる。な
お、上記第１〜第４の実施例において、Ｐ型，Ｎ型の各
導電型はそれぞれ逆の導電型としてもよい。また、基準
電位としてＧＮＤ電位を適用したが、基準電位を正また
は負の電位としてもよい。
１，第２の実施例同様、第１のコンタクトホール３を円
形（円板状）に形成しているが、環状のコンタクトホー
ルのように外側の輪郭が円となる形状であれば他の形状
でもよく、また、真円でなくても効果は得られる。な
お、上記第１〜第４の実施例において、Ｐ型，Ｎ型の各
導電型はそれぞれ逆の導電型としてもよい。また、基準
電位としてＧＮＤ電位を適用したが、基準電位を正また
は負の電位としてもよい。
【００２９】
【発明の効果】この発明によれば、導電領域に対して設
けた中央部の第１のコンタクトホール上に円盤状のボン
ディングパッドを設け、内部回路に接続される第２のコ
ンタクトホールを第１のコンタクトホールと輪郭が同心
となる環状形状として第１のコンタクトホールの外側に
設けたことにより、ボンディングパッドから保護装置へ
の配線がなく、従来のように配線の屈曲部や端部におけ
る電界の集中については皆無になり、また、ボンディン
グパッドを円盤状にすることにより、従来のようなコー
ナー部がなく、静電サージが印加された際には、第１の
コンタクトホールと第２のコンタクトホールの間の導電
領域が保護抵抗となり、局部的に電界が集中することな
く均等に電流が流れるために、高いエネルギのサージか
ら内部回路を保護することができる優れた半導体保護装
置を実現できる。
けた中央部の第１のコンタクトホール上に円盤状のボン
ディングパッドを設け、内部回路に接続される第２のコ
ンタクトホールを第１のコンタクトホールと輪郭が同心
となる環状形状として第１のコンタクトホールの外側に
設けたことにより、ボンディングパッドから保護装置へ
の配線がなく、従来のように配線の屈曲部や端部におけ
る電界の集中については皆無になり、また、ボンディン
グパッドを円盤状にすることにより、従来のようなコー
ナー部がなく、静電サージが印加された際には、第１の
コンタクトホールと第２のコンタクトホールの間の導電
領域が保護抵抗となり、局部的に電界が集中することな
く均等に電流が流れるために、高いエネルギのサージか
ら内部回路を保護することができる優れた半導体保護装
置を実現できる。
【００３０】また、下地絶縁膜上の導電体薄膜により保
護抵抗を形成するように、導電体薄膜上に第１および第
２のコンタクトホールを設け、第１のコンタクトホール
上にボンディングパッドを円盤状に設けたことにより、
電界が局部的に集中する箇所を削減している。そして、
導電体薄膜の外側周囲の一導電型領域上に環状の他導電
型領域を設け、導電体薄膜を第２のコンタクトホールを
介して内部回路および環状の他導電型領域と電気的に接
続し、一導電型領域を基準電位部と電気的に接続したこ
とにより、環状の他導電型領域と一導電型領域とで保護
ダイオードを形成し、静電サージが印加された際には、
電荷は、必ず下地絶縁膜上の導電体薄膜による保護抵抗
を流れてから保護ダイオードを通って基準電位に抜ける
ため、保護抵抗で確実に電流が制限され、ラッチアップ
やバイポーラ動作を起こりにくくすることができる。ま
た、環状の他導電型領域と一導電型領域との境界面が保
護ダイオードの接合面となるが、他導電型領域の環状の
中心を第１および第２のコンタクトホールの輪郭の中心
と同一とすれば、第１のコンタクトホールから保護ダイ
オードの接合面までの距離が放射状のどの方向に対して
も等しくなり、電流密度が局部的に高くなることもな
く、また、ボンディングパッドと基準電位部に接続した
一導電型領域との間にかかる電界も均等になる。すなわ
ち、電流や電界の集中を回避することができる。このよ
うにラッチアップやバイポーラ動作を防ぐとともに、電
界、電流の集中を回避することができるため、さらに高
いエネルギーのサージにも耐え得る半導体保護装置を実
現することができる。
護抵抗を形成するように、導電体薄膜上に第１および第
２のコンタクトホールを設け、第１のコンタクトホール
上にボンディングパッドを円盤状に設けたことにより、
電界が局部的に集中する箇所を削減している。そして、
導電体薄膜の外側周囲の一導電型領域上に環状の他導電
型領域を設け、導電体薄膜を第２のコンタクトホールを
介して内部回路および環状の他導電型領域と電気的に接
続し、一導電型領域を基準電位部と電気的に接続したこ
とにより、環状の他導電型領域と一導電型領域とで保護
ダイオードを形成し、静電サージが印加された際には、
電荷は、必ず下地絶縁膜上の導電体薄膜による保護抵抗
を流れてから保護ダイオードを通って基準電位に抜ける
ため、保護抵抗で確実に電流が制限され、ラッチアップ
やバイポーラ動作を起こりにくくすることができる。ま
た、環状の他導電型領域と一導電型領域との境界面が保
護ダイオードの接合面となるが、他導電型領域の環状の
中心を第１および第２のコンタクトホールの輪郭の中心
と同一とすれば、第１のコンタクトホールから保護ダイ
オードの接合面までの距離が放射状のどの方向に対して
も等しくなり、電流密度が局部的に高くなることもな
く、また、ボンディングパッドと基準電位部に接続した
一導電型領域との間にかかる電界も均等になる。すなわ
ち、電流や電界の集中を回避することができる。このよ
うにラッチアップやバイポーラ動作を防ぐとともに、電
界、電流の集中を回避することができるため、さらに高
いエネルギーのサージにも耐え得る半導体保護装置を実
現することができる。
【００３１】さらに、下地絶縁膜上の導電体薄膜が内側
に一導電型領域を有しその外側に環状の他導電型領域を
有するものとし、薄膜導電体内に、一導電型領域からな
る保護抵抗と、一導電型領域と環状の他導電型領域から
なる保護ダイオードとを設けることにより、印加された
サージは、拡散層を流れずに下地絶縁膜上で基準電位に
抜けることから、ラッチアップやバイボーラ動作がまっ
たく起こらず、さらにより高いエネルギーのサージにも
耐え得る半導体保護装置を実現することができる。
に一導電型領域を有しその外側に環状の他導電型領域を
有するものとし、薄膜導電体内に、一導電型領域からな
る保護抵抗と、一導電型領域と環状の他導電型領域から
なる保護ダイオードとを設けることにより、印加された
サージは、拡散層を流れずに下地絶縁膜上で基準電位に
抜けることから、ラッチアップやバイボーラ動作がまっ
たく起こらず、さらにより高いエネルギーのサージにも
耐え得る半導体保護装置を実現することができる。
【００３２】また、下地絶縁膜上の導電体薄膜が内側に
一導電型領域を有しその外側に環状の他導電型領域を有
しさらにその外側に環状の一導電型領域を有するものと
することにより、保護抵抗に順方向，逆方向の保護ダイ
オードを直列に接続した構成となる。
一導電型領域を有しその外側に環状の他導電型領域を有
しさらにその外側に環状の一導電型領域を有するものと
することにより、保護抵抗に順方向，逆方向の保護ダイ
オードを直列に接続した構成となる。
【図１】この発明の第１の実施例である半導体保護装置
の平面図。
の平面図。
【図２】この発明の第１の実施例である半導体保護装置
の断面図。
の断面図。
【図３】この発明の第２の実施例である半導体保護装置
の平面図。
の平面図。
【図４】この発明の第２の実施例である半導体保護装置
の断面図。
の断面図。
【図５】この発明の第２の実施例においてポリシリコン
薄膜の抵抗値を変化させたときの耐静電サージ電圧の推
移を示す図。
薄膜の抵抗値を変化させたときの耐静電サージ電圧の推
移を示す図。
【図６】この発明の第３の実施例である半導体保護装置
の平面図。
の平面図。
【図７】この発明の第３の実施例である半導体保護装置
の断面図。
の断面図。
【図８】この発明の第４の実施例である半導体保護装置
の断面図。
の断面図。
【図９】従来の半導体保護装置の平面図。
【図１０】従来の半導体保護装置の断面図。
【図１１】従来の半導体保護装置の断面図。
１ Ｐ型領域 ２ Ｎ型領域（導電領域） ３ 第１のコンタクトホール ４ 第２のコンタクトホール ５ アルミ配線 ６ 内部回路 ９ 保護抵抗 １０ 保護ダイオード ２１ ボンディングパッド ２２ 表面保護膜の開口部 ２３ 絶縁膜（下地絶縁膜） ２４ ポリシリコン薄膜（導電体薄膜） ２５ Ｐ型領域（一導電型領域） ２６ Ｎ型領域（他導電型領域） ２９ Ｎ型領域（一導電型領域） ３０ Ｐ型領域（他導電型領域） ３２ Ｎ型領域（一導電型領域） １００ Ｎ型半導体基板 １０１ 表面保護膜 １０２ 層間絶縁膜 １０３ 絶縁膜 ２００ 半導体基板
Claims (6)
- 【請求項１】 ボンディングパッドと内部回路との間の
電気的通路に保護抵抗を構成する導電領域と、前記ボン
ディングパッドと基準電位部との間にダイオードを構成
する領域とを備えた半導体保護装置であって、 前記導電領域上に絶縁膜を設け、前記導電領域の中央部
上の前記絶縁膜に輪郭が円形の第１のコンタクトホール
を設け、前記第１のコンタクトホール上に前記ボンディ
ングパッドを円盤状に設け、前記導電領域上の前記絶縁
膜に前記第１のコンタクトホールと輪郭が同心となる環
状の第２のコンタクトホールを前記第１のコンタクトホ
ールの外側に設け、前記第２のコンタクトホールを介し
て前記導電領域を前記内部回路に電気的に接続したこと
を特徴とする半導体保護装置。 - 【請求項２】 一導電型領域上に環状の他導電型領域を
設け、この環状の他導電型領域の内側に下地絶縁膜を設
け、この下地絶縁膜上に導電体薄膜を設け、前記導電体
薄膜上に絶縁膜を設け、前記導電体薄膜の中央部上の前
記絶縁膜に輪郭が円形の第１のコンタクトホールを設
け、前記第１のコンタクトホール上にボンディングパッ
ドを円盤状に設け、前記導電体薄膜上の前記絶縁膜に前
記第１のコンタクトホールと輪郭が同心となる環状の第
２のコンタクトホールを前記第１のコンタクトホールの
外側に設け、前記導電体薄膜を前記第２のコンタクトホ
ールを介して前記内部回路および前記環状の他導電型領
域と電気的に接続し、前記一導電型領域を基準電位部と
電気的に接続した半導体保護装置。 - 【請求項３】 第１のコンタクトホールと第２のコンタ
クトホールの間の導電体薄膜の抵抗値を１００Ω以下と
した請求項２記載の半導体保護装置。 - 【請求項４】 半導体基板上に下地絶縁膜を設け、内側
に一導電型領域を有しその外側に環状の他導電型領域を
有する導電体薄膜を前記下地絶縁膜上に設け、前記導電
体薄膜上に絶縁膜を設け、前記導電体薄膜の一導電型領
域の中央部上の前記絶縁膜に輪郭が円形の第１のコンタ
クトホールを設け、前記第１のコンタクトホール上にボ
ンディングパッドを円盤状に設け、前記導電体薄膜の一
導電型領域上の前記絶縁膜に前記第１のコンタクトホー
ルと輪郭が同心となる環状の第２のコンタクトホールを
前記第１のコンタクトホールの外側に設け、前記導電体
薄膜の一導電型領域を前記第２のコンタクトホールを介
して前記内部回路と電気的に接続し、前記導電体薄膜の
他導電型領域を基準電位部と電気的に接続した半導体保
護装置。 - 【請求項５】 半導体基板上に下地絶縁膜を設け、内側
に一導電型領域を有しその外側に環状の他導電型領域を
有しさらにその外側に環状の一導電型領域を有する導電
体薄膜を前記下地絶縁膜上に設け、前記導電体薄膜上に
絶縁膜を設け、前記導電体薄膜の内側の一導電型領域の
中央部上の前記絶縁膜に輪郭が円形の第１のコンタクト
ホールを設け、前記第１のコンタクトホール上にボンデ
ィングパッドを円盤状に設け、前記導電体薄膜の内側の
一導電型領域上の前記絶縁膜に前記第１のコンタクトホ
ールと輪郭が同心となる環状の第２のコンタクトホール
を前記第１のコンタクトホールの外側に設け、前記導電
体薄膜の内側の一導電型領域を前記第２のコンタクトホ
ールを介して前記内部回路と電気的に接続し、前記導電
体薄膜の外側の一導電型領域を基準電位部と電気的に接
続した半導体保護装置。 - 【請求項６】 絶縁膜およびボンディングパッド上に、
第１のコンタクトホールより内側を開口した表面保護膜
を設けた請求項１，２，３，４または５記載の半導体保
護装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21549894A JP3176806B2 (ja) | 1994-09-09 | 1994-09-09 | 半導体保護装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21549894A JP3176806B2 (ja) | 1994-09-09 | 1994-09-09 | 半導体保護装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0878413A true JPH0878413A (ja) | 1996-03-22 |
| JP3176806B2 JP3176806B2 (ja) | 2001-06-18 |
Family
ID=16673395
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21549894A Expired - Fee Related JP3176806B2 (ja) | 1994-09-09 | 1994-09-09 | 半導体保護装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3176806B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100401737B1 (ko) * | 1996-12-27 | 2003-12-18 | 페어차일드코리아반도체 주식회사 | 고내압 구조를 가지는 반도체소자 |
| US7394134B2 (en) | 2004-04-01 | 2008-07-01 | Seiko Epson Corporation | Semiconductor device with electrostatic discharge protection |
| JP2013026384A (ja) * | 2011-07-20 | 2013-02-04 | Lapis Semiconductor Co Ltd | 保護ダイオード及びこれを備えた半導体装置 |
| JP2017224753A (ja) * | 2016-06-16 | 2017-12-21 | セイコーエプソン株式会社 | 半導体装置及びその製造方法 |
| JP2019192833A (ja) * | 2018-04-26 | 2019-10-31 | 富士電機株式会社 | 半導体装置 |
-
1994
- 1994-09-09 JP JP21549894A patent/JP3176806B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100401737B1 (ko) * | 1996-12-27 | 2003-12-18 | 페어차일드코리아반도체 주식회사 | 고내압 구조를 가지는 반도체소자 |
| US7394134B2 (en) | 2004-04-01 | 2008-07-01 | Seiko Epson Corporation | Semiconductor device with electrostatic discharge protection |
| US8076748B2 (en) | 2004-04-01 | 2011-12-13 | Seiko Epson Corporation | Semiconductor device |
| JP2013026384A (ja) * | 2011-07-20 | 2013-02-04 | Lapis Semiconductor Co Ltd | 保護ダイオード及びこれを備えた半導体装置 |
| JP2017224753A (ja) * | 2016-06-16 | 2017-12-21 | セイコーエプソン株式会社 | 半導体装置及びその製造方法 |
| JP2019192833A (ja) * | 2018-04-26 | 2019-10-31 | 富士電機株式会社 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3176806B2 (ja) | 2001-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20020017654A1 (en) | Protection device with a silicon-controlled rectifier | |
| JPH0662529A (ja) | 静電放電に対する集積回路の保護装置 | |
| JPH11274404A (ja) | 半導体装置 | |
| JPH0669501A (ja) | 集積回路における静電的放電に対してパッドを保護するためのダイオード構造 | |
| JPH11251574A (ja) | 静電気保護回路 | |
| JP3217336B2 (ja) | 半導体装置 | |
| JPH03224263A (ja) | Ｃｍｏｓ集積回路の静電放電保護構造 | |
| JP2822915B2 (ja) | 半導体装置 | |
| JP3176806B2 (ja) | 半導体保護装置 | |
| JP3404036B2 (ja) | Ｐｉｓｏ静電的放電保護デバイス | |
| JP6838504B2 (ja) | 半導体装置および半導体回路装置 | |
| JPH0228266B2 (ja) | ||
| JP2002184988A (ja) | 半導体装置 | |
| JP2003152163A (ja) | 半導体保護装置 | |
| JPH07169980A (ja) | ダイオード及び静電破壊保護装置 | |
| JPH07226486A (ja) | 半導体装置の保護回路 | |
| JP4746734B2 (ja) | 半導体装置 | |
| JP2001036006A (ja) | 半導体集積回路の入出力保護装置 | |
| JP3082714B2 (ja) | 半導体装置 | |
| US11127677B2 (en) | Resistor structure of series resistor of ESD device | |
| JPS61295651A (ja) | 半導体入力保護装置 | |
| JPH07147384A (ja) | 半導体装置 | |
| JPH0629466A (ja) | 半導体集積回路 | |
| JPS58202573A (ja) | 半導体集積回路装置 | |
| JP2937325B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080406 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090406 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100406 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110406 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120406 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |