JPH07169980A - ダイオード及び静電破壊保護装置 - Google Patents
ダイオード及び静電破壊保護装置Info
- Publication number
- JPH07169980A JPH07169980A JP34350193A JP34350193A JPH07169980A JP H07169980 A JPH07169980 A JP H07169980A JP 34350193 A JP34350193 A JP 34350193A JP 34350193 A JP34350193 A JP 34350193A JP H07169980 A JPH07169980 A JP H07169980A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- impurity diffusion
- diode
- layer
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】本発明は、ダイオードにおいて、従来に比して
耐圧の高いダイオードを実現する。 【構成】円形状に形成された第１の不純物拡散層と、こ
れに対して同心円上に形成された第２の不純物拡散層と
によつてダイオードを形成する。これにより第１の不純
物拡散層に流入した電荷を第１の不純物拡散層の中心か
ら第２の不純物拡散層に向けて放射状にかつ全方向均等
に流すことができる。この結果、電荷の偏りをなくし
得、耐圧を従来に比して一段と高めることができる。
耐圧の高いダイオードを実現する。 【構成】円形状に形成された第１の不純物拡散層と、こ
れに対して同心円上に形成された第２の不純物拡散層と
によつてダイオードを形成する。これにより第１の不純
物拡散層に流入した電荷を第１の不純物拡散層の中心か
ら第２の不純物拡散層に向けて放射状にかつ全方向均等
に流すことができる。この結果、電荷の偏りをなくし
得、耐圧を従来に比して一段と高めることができる。
Description
【０００１】
【目的】以下の順序で本発明を説明する。 産業上の利用分野 従来の技術（図９及び図１０） 発明が解決しようとする課題 課題を解決するための手段（図２及び図３） 作用 実施例（図１〜図８） （１）入力保護回路（図１〜図３） （２）他の実施例（図４〜図８） 発明の効果
【０００２】
【産業上の利用分野】本発明はダイオード及び静電破壊
保護装置に関し、例えば半導体集積回路の入力静電破壊
保護回路やこれに用いるダイオードに適用して好適なも
のである。
保護装置に関し、例えば半導体集積回路の入力静電破壊
保護回路やこれに用いるダイオードに適用して好適なも
のである。
【０００３】
【従来の技術】従来、集積回路チツプには静電気等によ
る主回路の破壊を防止するため、図９に示すように、パ
ツド部１と主回路２を接続する配線３の途中に入力保護
回路４が設けられている。入力保護回路４は配線３及び
電源ラインＶDDとの間に接続されたジヤンクシヨンダイ
オードＤ１と配線３及び電源ラインＶSSとの間に接続さ
れたジヤンクシヨンダイオードＤ２とで構成されてい
る。入力保護回路４は静電気等によつてパツド部１に入
力された過電流ｉを電源ラインＶDD又はＶSS側へ逃がす
ことにより主回路２を保護するようになされている。
る主回路の破壊を防止するため、図９に示すように、パ
ツド部１と主回路２を接続する配線３の途中に入力保護
回路４が設けられている。入力保護回路４は配線３及び
電源ラインＶDDとの間に接続されたジヤンクシヨンダイ
オードＤ１と配線３及び電源ラインＶSSとの間に接続さ
れたジヤンクシヨンダイオードＤ２とで構成されてい
る。入力保護回路４は静電気等によつてパツド部１に入
力された過電流ｉを電源ラインＶDD又はＶSS側へ逃がす
ことにより主回路２を保護するようになされている。
【０００４】ところでこれらジヤンクシヨンダイオード
Ｄ１及びＤ２は瞬間的に大電流を流す必要があるため図
１０に示す構造のものが採用されている。各ジヤンクシ
ヨンダイオードＤ１及びＤ２はそれぞれ長方形状のｐウ
エル及びｎウエル中に形成されている。各ウエルのほぼ
中央部分にはｐ+ 拡散層５Ａ及びｎ+ 拡散層８Ａが形成
されており、それぞれ複数本の入力側コンタクトプラグ
６及び９を介して配線３に接続されている。また各ウエ
ルの周辺部分には外縁に沿うようにｎ+ ガードリング５
Ｂ及びｐ+ ガードリング８Ｂが形成されており、それぞ
れ複数本の出力側コンタクトプラグ７及び１０を介して
電源ラインＶDD及びＶSSに接続されるようになされてい
る。
Ｄ１及びＤ２は瞬間的に大電流を流す必要があるため図
１０に示す構造のものが採用されている。各ジヤンクシ
ヨンダイオードＤ１及びＤ２はそれぞれ長方形状のｐウ
エル及びｎウエル中に形成されている。各ウエルのほぼ
中央部分にはｐ+ 拡散層５Ａ及びｎ+ 拡散層８Ａが形成
されており、それぞれ複数本の入力側コンタクトプラグ
６及び９を介して配線３に接続されている。また各ウエ
ルの周辺部分には外縁に沿うようにｎ+ ガードリング５
Ｂ及びｐ+ ガードリング８Ｂが形成されており、それぞ
れ複数本の出力側コンタクトプラグ７及び１０を介して
電源ラインＶDD及びＶSSに接続されるようになされてい
る。
【０００５】
【発明が解決しようとする課題】ところがこの構造のジ
ヤンクシヨンダイオードＤ１及びＤ２では、静電気等に
起因した突入電荷ｉが配線３から電源ラインＶDD及びＶ
SSへ流れる際、電荷の流れに偏りが生じ易い欠点があ
る。すなわち突入電流ｉは配線３寄りの入力側コンタク
トプラグ６Ａ及び９Ａから拡散層５Ａ及び８Ａに入り、
ここから最も近い位置に形成されている出力側コンタク
トプラグ７Ａ及び１０Ａへ流れ易い欠点がある。このた
めダイオードＤ１及びＤ２はサイズ分の放電能力を十分
生かしきる前に電荷が集中する部分において破壊される
おそれがあつた。
ヤンクシヨンダイオードＤ１及びＤ２では、静電気等に
起因した突入電荷ｉが配線３から電源ラインＶDD及びＶ
SSへ流れる際、電荷の流れに偏りが生じ易い欠点があ
る。すなわち突入電流ｉは配線３寄りの入力側コンタク
トプラグ６Ａ及び９Ａから拡散層５Ａ及び８Ａに入り、
ここから最も近い位置に形成されている出力側コンタク
トプラグ７Ａ及び１０Ａへ流れ易い欠点がある。このた
めダイオードＤ１及びＤ２はサイズ分の放電能力を十分
生かしきる前に電荷が集中する部分において破壊される
おそれがあつた。
【０００６】またこのジヤンクシヨンダイオードＤ１及
びＤ２が形成されるウエルの形状は長方形状をしている
ため拡散層のコーナ部分において電界が集中し易く、電
荷が電源ラインＶDD及びＶSSへ逃げる前に集中した箇所
で耐えきれずに破壊されるおそれもあつた。この結果、
主回路２を確実に保護できないおそれがあつた。
びＤ２が形成されるウエルの形状は長方形状をしている
ため拡散層のコーナ部分において電界が集中し易く、電
荷が電源ラインＶDD及びＶSSへ逃げる前に集中した箇所
で耐えきれずに破壊されるおそれもあつた。この結果、
主回路２を確実に保護できないおそれがあつた。
【０００７】本発明は以上の点を考慮してなされたもの
で、放電能力を最大限有効に利用することができる破壊
耐性に優れたダイオードとこれを用いた静電破壊保護装
置を提案しようとするものである。
で、放電能力を最大限有効に利用することができる破壊
耐性に優れたダイオードとこれを用いた静電破壊保護装
置を提案しようとするものである。
【０００８】
【課題を解決するための手段】かかる課題を解決するた
め本発明においては、半導体基板表面に形成されたほぼ
円形状の第１の不純物拡散層１３と、第１の不純物拡散
層１３の中心に対してほぼ同心円上に形成された第１の
不純物拡散層１３とは逆極性の第２の不純物拡散層１４
と、第１の不純物拡散層１３に第１の導電性部材１６を
介して接続された電極層１５と、電極層１５に第２の導
電性部材１８を介して接続された第１の配線層１７と、
２の不純物拡散層１４に第３の導電性部材２１を介して
接続された第２の配線層１９とでダイオードを形成す
る。
め本発明においては、半導体基板表面に形成されたほぼ
円形状の第１の不純物拡散層１３と、第１の不純物拡散
層１３の中心に対してほぼ同心円上に形成された第１の
不純物拡散層１３とは逆極性の第２の不純物拡散層１４
と、第１の不純物拡散層１３に第１の導電性部材１６を
介して接続された電極層１５と、電極層１５に第２の導
電性部材１８を介して接続された第１の配線層１７と、
２の不純物拡散層１４に第３の導電性部材２１を介して
接続された第２の配線層１９とでダイオードを形成す
る。
【０００９】また本発明においては、パツド部１と主回
路２とを接続する配線３に一端が接続されてなる１又は
複数のダイオードＤ２１を有し、当該ダイオードＤ２１
を介して過電流ｉを接地線ＶDD又はＶssへ逃がすことに
より主回路２を静電破壊から保護する静電破壊保護装置
において、１又は複数のダイオードＤ２１Ａ〜Ｄ２１
Ｄ、Ｄ２２Ａ〜Ｄ２２Ｄによつて形成されたダイオード
群を複数有し、当該複数のダイオード群を配線３との接
続点を中心として放射状かつ均一に配置する。
路２とを接続する配線３に一端が接続されてなる１又は
複数のダイオードＤ２１を有し、当該ダイオードＤ２１
を介して過電流ｉを接地線ＶDD又はＶssへ逃がすことに
より主回路２を静電破壊から保護する静電破壊保護装置
において、１又は複数のダイオードＤ２１Ａ〜Ｄ２１
Ｄ、Ｄ２２Ａ〜Ｄ２２Ｄによつて形成されたダイオード
群を複数有し、当該複数のダイオード群を配線３との接
続点を中心として放射状かつ均一に配置する。
【００１０】さらに本発明においては、パツド部１と主
回路２とを接続する配線３に一端が接続されてなる１又
は複数のトランジスタ３０を有し、当該トランジスタ３
０を介して過電流ｉを接地線へ逃がすことにより主回路
２を静電破壊から保護する静電破壊保護装置において、
１又は複数のトランジスタ３０によつて形成されたトラ
ンジスタ群を複数有し、当該複数のトランジスタ群を配
線３との接続点を中心として放射状かつ均一に配置す
る。
回路２とを接続する配線３に一端が接続されてなる１又
は複数のトランジスタ３０を有し、当該トランジスタ３
０を介して過電流ｉを接地線へ逃がすことにより主回路
２を静電破壊から保護する静電破壊保護装置において、
１又は複数のトランジスタ３０によつて形成されたトラ
ンジスタ群を複数有し、当該複数のトランジスタ群を配
線３との接続点を中心として放射状かつ均一に配置す
る。
【００１１】
【作用】ダイオードＤ１１を円形状に形成された第１の
不純物拡散層１３と、これに対してほぼ同心円上に形成
された第２の不純物拡散層１４とによつて形成する。こ
れにより第１の不純物拡散層１３に流入した電荷ｉを第
１の不純物拡散層１３の中心から第２の不純物拡散層１
４に向けて放射状かつ全方向に対して均等に流すことが
できる。これにより特定部分に電荷が集中することを防
ぐことができ、ダイオードの耐圧を一段と向上すること
ができる。このようにダイオードの放電能力を有効利用
して耐圧を向上したことにより、従来構造のダイオード
に比して小型でありながら同程度の耐圧を有するダイオ
ードを形成することができる。
不純物拡散層１３と、これに対してほぼ同心円上に形成
された第２の不純物拡散層１４とによつて形成する。こ
れにより第１の不純物拡散層１３に流入した電荷ｉを第
１の不純物拡散層１３の中心から第２の不純物拡散層１
４に向けて放射状かつ全方向に対して均等に流すことが
できる。これにより特定部分に電荷が集中することを防
ぐことができ、ダイオードの耐圧を一段と向上すること
ができる。このようにダイオードの放電能力を有効利用
して耐圧を向上したことにより、従来構造のダイオード
に比して小型でありながら同程度の耐圧を有するダイオ
ードを形成することができる。
【００１２】また１若しくは複数のダイオードによつて
形成されるダイオード群又は１若しくは複数のトランジ
スタによつて形成されるトランジスタ群を配線３との接
続点を中心として放射状かつ均一に配置することによ
り、配線３に流入した電荷ｉを接続点を中心として放射
方向に均一に流すことができる。その結果、特定のダイ
オード又はトランジスタに電荷が集中するおとそれを防
止することができ、放電能力を最大限に発揮することが
できる。これにより静電破壊保護装置自体の耐圧も向上
することができる。
形成されるダイオード群又は１若しくは複数のトランジ
スタによつて形成されるトランジスタ群を配線３との接
続点を中心として放射状かつ均一に配置することによ
り、配線３に流入した電荷ｉを接続点を中心として放射
方向に均一に流すことができる。その結果、特定のダイ
オード又はトランジスタに電荷が集中するおとそれを防
止することができ、放電能力を最大限に発揮することが
できる。これにより静電破壊保護装置自体の耐圧も向上
することができる。
【００１３】
【実施例】以下図面について、本発明の一実施例を詳述
する。
する。
【００１４】（１）入力保護回路 図９との対応部分に同一符号を付して示す図１において
１１は全体として入力保護回路を示し、円形状のジヤン
クシンダイオードＤ１１及びＤ１２を電源ラインＶDD及
びＶSS間に接続することを除いて同様の構成を有してい
る。
１１は全体として入力保護回路を示し、円形状のジヤン
クシンダイオードＤ１１及びＤ１２を電源ラインＶDD及
びＶSS間に接続することを除いて同様の構成を有してい
る。
【００１５】ここでジヤンクシヨンダイオードＤ１１及
びＤ１２は、それぞれ図２及び図３に示すように、半導
体基板中に形成された円形状のｎウエル及びｐウエル中
に形成されており、同心円上に配置されたほぼ円形状の
内側拡散層１３とほぼリング形状の外側拡散層１４とを
有している。
びＤ１２は、それぞれ図２及び図３に示すように、半導
体基板中に形成された円形状のｎウエル及びｐウエル中
に形成されており、同心円上に配置されたほぼ円形状の
内側拡散層１３とほぼリング形状の外側拡散層１４とを
有している。
【００１６】このようにジヤンクシヨンダイオードＤ１
１及びＤ１２は各不純物層の形状を円形及びリング状と
することにより特定の領域部分に電荷が集中しないよう
になされている。因に図２及び図３はジヤンクシヨンダ
イオードＤ１２のものであり、内側拡散層１３及び外側
拡散層１４はそれぞれｎ+ 不純物及びｐ+ 不純物によつ
て形成されている。
１及びＤ１２は各不純物層の形状を円形及びリング状と
することにより特定の領域部分に電荷が集中しないよう
になされている。因に図２及び図３はジヤンクシヨンダ
イオードＤ１２のものであり、内側拡散層１３及び外側
拡散層１４はそれぞれｎ+ 不純物及びｐ+ 不純物によつ
て形成されている。
【００１７】これに加えて拡散層と配線３及び拡散層と
電源ラインＶDD、ＶSSとをそれぞれ接続する配線パター
ンについても対向する拡散層と同様、円形及びリング状
に形成されている。ここでは内側拡散層１３に接続され
る配線パターンと外側拡散層１４に接続される配線パタ
ーンとに分けて説明する。
電源ラインＶDD、ＶSSとをそれぞれ接続する配線パター
ンについても対向する拡散層と同様、円形及びリング状
に形成されている。ここでは内側拡散層１３に接続され
る配線パターンと外側拡散層１４に接続される配線パタ
ーンとに分けて説明する。
【００１８】内側拡散層１３に接続される配線パターン
は２層構造によつてなる。このうち内側拡散層１３と層
間絶縁膜（図示せず）を挟んで対向する下層の入力側電
極層１５は内側拡散層１３とほぼ同形の円形状でなり、
内側拡散層１３に対してほぼ同心円上に配置されてい
る。ここで入力側電極層１５と内側拡散層１３とは複数
のコンタクトプラグ１６によつて電気的に接続されてお
り、コンタクトプラグ１６は入力側電極層１５の中心か
ら半径方向に向けて放射状に配置されている。
は２層構造によつてなる。このうち内側拡散層１３と層
間絶縁膜（図示せず）を挟んで対向する下層の入力側電
極層１５は内側拡散層１３とほぼ同形の円形状でなり、
内側拡散層１３に対してほぼ同心円上に配置されてい
る。ここで入力側電極層１５と内側拡散層１３とは複数
のコンタクトプラグ１６によつて電気的に接続されてお
り、コンタクトプラグ１６は入力側電極層１５の中心か
ら半径方向に向けて放射状に配置されている。
【００１９】入力側電極層１５の上層には各ジヤンクシ
ヨンダイオードＤ１１及びＤ１２と配線３を接続する入
力側配線層１７が形成されている。この入力側配線層１
７と入力側電極層１５とは入力側電極層１５の中心部に
配置されたコンタクトプラグ１８とによつて電気的に接
続されている。従つて配線３から流れ込んだ電荷ｉは入
力側電極層１５の中心から放射状かつ全方向に対して均
等に分流され、内側拡散層１３の全体に均一に拡散され
るようになされている。
ヨンダイオードＤ１１及びＤ１２と配線３を接続する入
力側配線層１７が形成されている。この入力側配線層１
７と入力側電極層１５とは入力側電極層１５の中心部に
配置されたコンタクトプラグ１８とによつて電気的に接
続されている。従つて配線３から流れ込んだ電荷ｉは入
力側電極層１５の中心から放射状かつ全方向に対して均
等に分流され、内側拡散層１３の全体に均一に拡散され
るようになされている。
【００２０】これに対して外側拡散層１４に接続される
配線パターンは１層構造でなる。すなわち出力側電極層
１９と出力側配線層２０とが同層に形成されている。こ
のうち出力側電極１９は外側拡散層１４とほぼ同形のリ
ング形状でなり、層間絶縁膜に形成されたコンタクトプ
ラグ２１を介して外側拡散層１４と電気的に接続されて
いる。ここでコンタクトプラグ２１は円周方向に沿つて
ほぼ等間隔に配置されており、放射状に拡散された電荷
がそのまま出力側電極層１９に流れ込むことができるよ
うになされている。
配線パターンは１層構造でなる。すなわち出力側電極層
１９と出力側配線層２０とが同層に形成されている。こ
のうち出力側電極１９は外側拡散層１４とほぼ同形のリ
ング形状でなり、層間絶縁膜に形成されたコンタクトプ
ラグ２１を介して外側拡散層１４と電気的に接続されて
いる。ここでコンタクトプラグ２１は円周方向に沿つて
ほぼ等間隔に配置されており、放射状に拡散された電荷
がそのまま出力側電極層１９に流れ込むことができるよ
うになされている。
【００２１】以上の構成において、パツド１に静電気等
による電荷ｉが流れ込んだ場合におけるジヤンクシヨン
ダイオードＤ１１（Ｄ１２）の動作状態を説明する。こ
のときパツド１に流れ込んだ電荷ｉは配線３を介して入
力側配線層１７からダイオードＤ１１（Ｄ１２）へ導か
れ、入力側配線層１７の終端部分に形成されたコンタク
トプラグ１８より入力側電極層１８の中心に流し込まれ
る。
による電荷ｉが流れ込んだ場合におけるジヤンクシヨン
ダイオードＤ１１（Ｄ１２）の動作状態を説明する。こ
のときパツド１に流れ込んだ電荷ｉは配線３を介して入
力側配線層１７からダイオードＤ１１（Ｄ１２）へ導か
れ、入力側配線層１７の終端部分に形成されたコンタク
トプラグ１８より入力側電極層１８の中心に流し込まれ
る。
【００２２】この電荷は入力側電極層１８の中心から放
射状に分流され、放射状に配置されたコンタクトプラグ
１６から内側拡散層１３中へ流れ込む。このように多量
の電荷が流れ込むことによつて電位がしきい値電圧を越
えるとダイオードＤ１１（Ｄ１２）は順方向バイアスと
なり、内側拡散層１３に流入された電荷は外周に形成さ
れた外側拡散層１４へ向けて放射状かつ均一に流れ出
す。このとき電荷はウエル１２内を偏りなく均等に流れ
る。このため静電破壊は生じ難い。さらに電荷は外側拡
散層１４からコンタクトプラグ２１、出力側電極層１９
を順に介して出力側配線層２０へと流れ、終端部分に接
続されてる電源ラインＶDD（ＶSS）へ放電されることに
なる。これにより主回路２を静電破壊から保護すること
ができる。
射状に分流され、放射状に配置されたコンタクトプラグ
１６から内側拡散層１３中へ流れ込む。このように多量
の電荷が流れ込むことによつて電位がしきい値電圧を越
えるとダイオードＤ１１（Ｄ１２）は順方向バイアスと
なり、内側拡散層１３に流入された電荷は外周に形成さ
れた外側拡散層１４へ向けて放射状かつ均一に流れ出
す。このとき電荷はウエル１２内を偏りなく均等に流れ
る。このため静電破壊は生じ難い。さらに電荷は外側拡
散層１４からコンタクトプラグ２１、出力側電極層１９
を順に介して出力側配線層２０へと流れ、終端部分に接
続されてる電源ラインＶDD（ＶSS）へ放電されることに
なる。これにより主回路２を静電破壊から保護すること
ができる。
【００２３】以上の構成によれば、従来に比して一段と
破壊耐性に優れたジヤンクシヨンダイオードＤ１１及び
Ｄ１２を用いて入力保護回路１１を構成したことによ
り、入力保護回路１１の信頼性を一段と高めることがで
きる。
破壊耐性に優れたジヤンクシヨンダイオードＤ１１及び
Ｄ１２を用いて入力保護回路１１を構成したことによ
り、入力保護回路１１の信頼性を一段と高めることがで
きる。
【００２４】またこの実施例で用いられるコンタクトプ
ラグ１６はウエル１２の中心から放射状かつ全方向に対
して均一に配置されており、また拡散層１３及び１４自
体も円形に形成されていることにより、電荷は特定の部
分に集中することなく均一に放電される。これによりジ
ヤンクシヨンダイオードＤ１１及びＤ１２の放電能力を
従来に比して一段と高めることができる。この結果、従
来構造に比して面積当たりの破壊耐圧を高めることがで
きる。従つて従来構造の場合と同じ耐圧しか要求されな
い場合には一段と小型の入力保護回路を実現することが
できる。特にサブミクロン化したデバイス用の入力保護
回路に用いて好適である。
ラグ１６はウエル１２の中心から放射状かつ全方向に対
して均一に配置されており、また拡散層１３及び１４自
体も円形に形成されていることにより、電荷は特定の部
分に集中することなく均一に放電される。これによりジ
ヤンクシヨンダイオードＤ１１及びＤ１２の放電能力を
従来に比して一段と高めることができる。この結果、従
来構造に比して面積当たりの破壊耐圧を高めることがで
きる。従つて従来構造の場合と同じ耐圧しか要求されな
い場合には一段と小型の入力保護回路を実現することが
できる。特にサブミクロン化したデバイス用の入力保護
回路に用いて好適である。
【００２５】（２）他の実施例 なお上述の実施例においては、入力側配線層１７と下層
の入力側電極層１５とを１本のコンタクトプラグ１８に
よつて接続する場合について述べたが、本発明はこれに
限らず、複数本のコンタクトプラグを用いて接続しても
良い。例えば図４に示すように、入力側配線層１７の終
端部分に放射状に枝分かれする４本の枝線１７Ａ〜１７
Ｄを設け、各枝線に沿つて複数のコンタクトプラグ１８
が均等に広がるように配置しても良い。このようにして
も上述の場合と同様の効果を得ることができる。
の入力側電極層１５とを１本のコンタクトプラグ１８に
よつて接続する場合について述べたが、本発明はこれに
限らず、複数本のコンタクトプラグを用いて接続しても
良い。例えば図４に示すように、入力側配線層１７の終
端部分に放射状に枝分かれする４本の枝線１７Ａ〜１７
Ｄを設け、各枝線に沿つて複数のコンタクトプラグ１８
が均等に広がるように配置しても良い。このようにして
も上述の場合と同様の効果を得ることができる。
【００２６】また上述の実施例においては、入力保護回
路１１をジヤンクシヨンダイオードＤ１１及びＤ１２に
よつて形成する場合について述べたが、本発明はこれに
限らず、ダイオード接続されたトランジスタ３０を用い
て形成しても良い。ただしこの場合にも拡散層や電極の
形状が矩形である場合には耐圧が劣化するため図２及び
図３との対応部分に同一符号を付して示す図５及び図６
に示す構造のトランジスタを用いれば良い。この場合、
ドレイン領域３１及びソース領域３２は同導電型の不純
物層でなり、２つの拡散層３１及び３２間に位置する逆
極性の不純物層がチヤネル領域となる。このチヤネル領
域の上部に配置されたリング状の電極がゲート電極３３
である。
路１１をジヤンクシヨンダイオードＤ１１及びＤ１２に
よつて形成する場合について述べたが、本発明はこれに
限らず、ダイオード接続されたトランジスタ３０を用い
て形成しても良い。ただしこの場合にも拡散層や電極の
形状が矩形である場合には耐圧が劣化するため図２及び
図３との対応部分に同一符号を付して示す図５及び図６
に示す構造のトランジスタを用いれば良い。この場合、
ドレイン領域３１及びソース領域３２は同導電型の不純
物層でなり、２つの拡散層３１及び３２間に位置する逆
極性の不純物層がチヤネル領域となる。このチヤネル領
域の上部に配置されたリング状の電極がゲート電極３３
である。
【００２７】さらに上述の実施例においては、入力側配
線層１７の先端にジヤンクシヨンダイオードを１つ接続
する場合について述べたが、本発明はこれに限らず、複
数のジヤンクシヨンダイオードを接続しても良い。この
ようにすれば放電能力を一段と向上させることができ、
その結果、静電耐圧を一段と向上することができる。た
だし各ジヤンクシヨンダイオードは入力側配線層１７の
分岐点から放射状かつ均等に電流が流れるように配置す
る必要がある。この接続例を図７及び図８示す。
線層１７の先端にジヤンクシヨンダイオードを１つ接続
する場合について述べたが、本発明はこれに限らず、複
数のジヤンクシヨンダイオードを接続しても良い。この
ようにすれば放電能力を一段と向上させることができ、
その結果、静電耐圧を一段と向上することができる。た
だし各ジヤンクシヨンダイオードは入力側配線層１７の
分岐点から放射状かつ均等に電流が流れるように配置す
る必要がある。この接続例を図７及び図８示す。
【００２８】図７（Ａ）はジヤンクシヨンダイオードＤ
２１及びＤ２２を２つ接続する場合である。この例の場
合、入力側配線層１７から各ジヤンクシヨンダイオード
Ｄ２１及びＤ２２に伸びる枝線１７Ａ及び１７Ｂの長さ
は分岐点を起点として同じ長さに設定されており、かつ
入力側配線層１７の延長方向に対して左右対称の位置に
配置されている。これにより分岐点から枝線１７Ａ及び
１７Ｂに分流される電流の流量が均等になるようになさ
れている。
２１及びＤ２２を２つ接続する場合である。この例の場
合、入力側配線層１７から各ジヤンクシヨンダイオード
Ｄ２１及びＤ２２に伸びる枝線１７Ａ及び１７Ｂの長さ
は分岐点を起点として同じ長さに設定されており、かつ
入力側配線層１７の延長方向に対して左右対称の位置に
配置されている。これにより分岐点から枝線１７Ａ及び
１７Ｂに分流される電流の流量が均等になるようになさ
れている。
【００２９】またジヤンクシヨンダイオードが３つ接続
される場合（図７（Ｂ）の場合）も４つ接続される場合
（図７（Ｃ）の場合）も同様である。またこれら複数の
ジヤンクシヨンダイオードが接続されたダイオード群を
複数配置する場合には、ジヤンクシヨンダイオード単体
を接続する場合と同様、入力側配線層１７の分岐点を起
点として放射状かつ全方向に対して均等になるように配
置すれば良い。この場合、ダイオード群は１階層だけに
限らず、再帰的に枝線が再分岐を繰り返す階層構造にし
ても良い。例えば図８に示すように、４つのジヤンクシ
ヨンダイオードＤ２１Ａ〜Ｄ２４Ａ及びＤ２１Ｂ〜Ｄ２
４Ｂがそれぞれ図７（Ｃ）のように接続された２つのダ
イオード群を接続する場合には２つのダイオード群をそ
れぞれ図７（Ａ）の場合と同様に配置すれば良い。
される場合（図７（Ｂ）の場合）も４つ接続される場合
（図７（Ｃ）の場合）も同様である。またこれら複数の
ジヤンクシヨンダイオードが接続されたダイオード群を
複数配置する場合には、ジヤンクシヨンダイオード単体
を接続する場合と同様、入力側配線層１７の分岐点を起
点として放射状かつ全方向に対して均等になるように配
置すれば良い。この場合、ダイオード群は１階層だけに
限らず、再帰的に枝線が再分岐を繰り返す階層構造にし
ても良い。例えば図８に示すように、４つのジヤンクシ
ヨンダイオードＤ２１Ａ〜Ｄ２４Ａ及びＤ２１Ｂ〜Ｄ２
４Ｂがそれぞれ図７（Ｃ）のように接続された２つのダ
イオード群を接続する場合には２つのダイオード群をそ
れぞれ図７（Ａ）の場合と同様に配置すれば良い。
【００３０】さらに上述の実施例においては、コンタク
トプラグ１６及び１８を図２及び図３に示すように離散
的かつ棒状に形成する場合について述べたが、本発明は
これに限らず、ダイオードの中心から同心円上に配置し
てあるリング状のプラグであつても良い。また入力側電
極層１５及び内側拡散層１３とを接続するコンタクトプ
ラグ１６は入力側電極層１５よりいくらか外径が小さい
円柱状の大径プラグであつても良い。
トプラグ１６及び１８を図２及び図３に示すように離散
的かつ棒状に形成する場合について述べたが、本発明は
これに限らず、ダイオードの中心から同心円上に配置し
てあるリング状のプラグであつても良い。また入力側電
極層１５及び内側拡散層１３とを接続するコンタクトプ
ラグ１６は入力側電極層１５よりいくらか外径が小さい
円柱状の大径プラグであつても良い。
【００３１】さらに上述した実施例では、一対のジヤン
クシヨンダイオードＤ１１及びＤ１２によつて入力保護
回路１１を形成する場合について述べたが、本発明はこ
れに限らず、１つのジヤンクシヨンダイオードを用いて
配線３と電源ラインの一方とを接続することにより入力
保護回路を形成するようにしても良い。
クシヨンダイオードＤ１１及びＤ１２によつて入力保護
回路１１を形成する場合について述べたが、本発明はこ
れに限らず、１つのジヤンクシヨンダイオードを用いて
配線３と電源ラインの一方とを接続することにより入力
保護回路を形成するようにしても良い。
【００３２】
【発明の効果】上述のように本発明によれば、円形状に
形成された第１の不純物拡散層と、これに対して同心円
上に形成された第２の不純物拡散層とによつてダイオー
ドを形成することにより、第１の不純物拡散層に流入し
た電荷を第１の不純物拡散層の中心から第２の不純物拡
散層に向けて放射状にかつ全方向均等に流すことができ
る。これにより電荷の偏りをなくし得、従来に比して耐
圧の高いダイオードを実現することができる。
形成された第１の不純物拡散層と、これに対して同心円
上に形成された第２の不純物拡散層とによつてダイオー
ドを形成することにより、第１の不純物拡散層に流入し
た電荷を第１の不純物拡散層の中心から第２の不純物拡
散層に向けて放射状にかつ全方向均等に流すことができ
る。これにより電荷の偏りをなくし得、従来に比して耐
圧の高いダイオードを実現することができる。
【００３３】また上述のように本発明によれば、１若し
くは複数のダイオードによつて形成されるダイオード群
又は１若しくは複数のトランジスタによつて形成される
トランジスタ群を配線との接続点を中心として放射状か
つ均一に配置することにより、放電能力を最大限に発揮
することができる静電破壊保護装置を実現することがで
きる。
くは複数のダイオードによつて形成されるダイオード群
又は１若しくは複数のトランジスタによつて形成される
トランジスタ群を配線との接続点を中心として放射状か
つ均一に配置することにより、放電能力を最大限に発揮
することができる静電破壊保護装置を実現することがで
きる。
【図１】本発明による静電破壊保護装置の一実施例を示
す等価回路図である。
す等価回路図である。
【図２】本発明によるダイオードの一実施例を示す平面
図である。
図である。
【図３】本発明によるダイオードの一実施例を示す断面
図である。
図である。
【図４】他の実施例の説明に供する平面図である。
【図５】他の実施例の説明に供する平面図である。
【図６】他の実施例の説明に供する断面図である。
【図７】ダイオードの配置例を示す平面図である。
【図８】ダイオードの配置例を示す平面図である。
【図９】従来の入力保護回路を示す等価回路図である。
【図１０】従来用いられているダイオードの説明に供す
る平面図である。
る平面図である。
１……パツド部、２……主回路、３……配線、４、１１
……入力保護回路、Ｄ１、Ｄ２、Ｄ１１、Ｄ１２……ジ
ヤンクシヨンダイオード、５Ａ、８Ａ……拡散層、５
Ｂ、８Ｂ……ガードリング、６、７、９、１０、１６、
１８、２１……入力側コンタクトプラグ、１３……内側
拡散層、１４……外側拡散層、１５……入力側電極層、
１７……入力側配線層、１７Ａ、１７Ｂ……枝線、１９
……出力側電極層、２０……出力側配線層、３０……ト
ランジスタ、３１……ドレイン領域、３２……ソース領
域、３３……ゲート電極。
……入力保護回路、Ｄ１、Ｄ２、Ｄ１１、Ｄ１２……ジ
ヤンクシヨンダイオード、５Ａ、８Ａ……拡散層、５
Ｂ、８Ｂ……ガードリング、６、７、９、１０、１６、
１８、２１……入力側コンタクトプラグ、１３……内側
拡散層、１４……外側拡散層、１５……入力側電極層、
１７……入力側配線層、１７Ａ、１７Ｂ……枝線、１９
……出力側電極層、２０……出力側配線層、３０……ト
ランジスタ、３１……ドレイン領域、３２……ソース領
域、３３……ゲート電極。
Claims (8)
- 【請求項１】半導体基板表面に形成されたほぼ円形状の
第１の不純物拡散層と、 上記第１の不純物拡散層の中心に対してほぼ同心円上に
形成された上記第１の不純物拡散層とは逆極性の第２の
不純物拡散層と、 上記第１の不純物拡散層に第１の導電性部材を介して接
続された電極層と、 上記電極層に第２の導電性部材を介して接続された第１
の配線層と、 上記２の不純物拡散層に第３の導電性部材を介して接続
された第２の配線層とを具えることを特徴とするダイオ
ード。 - 【請求項２】複数の上記第１の導電性部材が上記第１の
不純物拡散層の中心位置から放射状かつ全方向に対して
均一に配置されることを特徴とする請求項１に記載のダ
イオード。 - 【請求項３】上記第２の導電性部材が上記第１の不純物
拡散層のほぼ中心位置に一致するように配置されること
を特徴とする請求項１又は請求項２に記載のダイオー
ド。 - 【請求項４】複数の上記第２の導電性部材が上記第１の
不純物拡散層のほぼ中心位置から放射方向に対して均一
に配置されることを特徴とする請求項１又は請求項２に
記載のダイオード。 - 【請求項５】パツド部と主回路とを接続する配線に一端
が接続されてなる１又は複数のダイオードを有し、当該
ダイオードを介して過電流を接地線へ逃がすことにより
上記主回路を静電破壊から保護する静電破壊保護装置に
おいて、 上記１又は複数のダイオードによつて形成されたダイオ
ード群を複数有し、当該複数のダイオード群を上記配線
との接続点を中心として放射状かつ均一に配置すること
を特徴とする静電破壊保護装置。 - 【請求項６】上記ダイオードは、 半導体基板表面に形成されたほぼ円形状の第１の不純物
拡散層と、 上記第１の不純物拡散層の中心に対してほぼ同心円上に
形成された上記第１の不純物拡散層とは逆極性の第２の
不純物拡散層と、 上記第１の不純物拡散層に第１の導電性部材を介して接
続された電極層と、 上記電極層に第２の導電性部材を介して接続された第１
の配線層と、 上記２の不純物拡散層に第３の導電性部材を介して接続
された第２の配線層とを具えることを特徴とする請求項
５に記載の静電破壊保護装置。 - 【請求項７】パツド部と主回路とを接続する配線に一端
が接続されてなる１又は複数のトランジスタを有し、当
該トランジスタを介して過電流を接地線へ逃がすことに
より上記主回路を静電破壊から保護する静電破壊保護装
置において、 上記１又は複数のトランジスタによつて形成された複数
のトランジスタ群を複数有し、当該複数のトランジスタ
群を上記配線との接続点を中心として放射状かつ均一に
配置することを特徴とする静電破壊保護装置。 - 【請求項８】上記トランジスタは、 半導体基板表面にゲート絶縁膜を挟んで積層されたリン
グ形状のゲート電極と、 上記ゲート電極の内周位置に配置され、かつ当該ゲート
電極に対して同心円上に形成されたほぼ円形状の第１の
不純物拡散層と、 上記ゲート電極の外周位置に配置され、かつ当該ゲート
電極に対して同心円上に形成された第２の不純物拡散層
と、 上記第１の不純物拡散層に第１の導電性部材を介して接
続された電極層と、 上記電極層に第２の導電性部材を介して接続された第１
の配線層と、 上記２の不純物拡散層に第３の導電性部材を介して接続
された第２の配線層とを具えることを特徴とする請求項
７に記載の静電破壊保護装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34350193A JPH07169980A (ja) | 1993-12-15 | 1993-12-15 | ダイオード及び静電破壊保護装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34350193A JPH07169980A (ja) | 1993-12-15 | 1993-12-15 | ダイオード及び静電破壊保護装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07169980A true JPH07169980A (ja) | 1995-07-04 |
Family
ID=18362006
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34350193A Pending JPH07169980A (ja) | 1993-12-15 | 1993-12-15 | ダイオード及び静電破壊保護装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07169980A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005203738A (ja) * | 2003-12-18 | 2005-07-28 | Denso Corp | ダイオード |
| JP2007035796A (ja) * | 2005-07-25 | 2007-02-08 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JP2010034518A (ja) * | 2008-06-25 | 2010-02-12 | Semiconductor Energy Lab Co Ltd | 半導体装置及び電子機器 |
| JP2014027167A (ja) * | 2012-07-27 | 2014-02-06 | Fujitsu Semiconductor Ltd | 半導体装置およびその製造方法 |
| JP2015041637A (ja) * | 2013-08-20 | 2015-03-02 | 株式会社デンソー | 半導体装置 |
| WO2022137767A1 (ja) * | 2020-12-24 | 2022-06-30 | ローム株式会社 | 半導体装置 |
-
1993
- 1993-12-15 JP JP34350193A patent/JPH07169980A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005203738A (ja) * | 2003-12-18 | 2005-07-28 | Denso Corp | ダイオード |
| JP2007035796A (ja) * | 2005-07-25 | 2007-02-08 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JP2010034518A (ja) * | 2008-06-25 | 2010-02-12 | Semiconductor Energy Lab Co Ltd | 半導体装置及び電子機器 |
| JP2014027167A (ja) * | 2012-07-27 | 2014-02-06 | Fujitsu Semiconductor Ltd | 半導体装置およびその製造方法 |
| JP2015041637A (ja) * | 2013-08-20 | 2015-03-02 | 株式会社デンソー | 半導体装置 |
| WO2022137767A1 (ja) * | 2020-12-24 | 2022-06-30 | ローム株式会社 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11664368B2 (en) | Low capacitance transient voltage suppressor including a punch-through silicon controlled rectifier as low-side steering diode | |
| JP4282581B2 (ja) | 静電保護回路 | |
| JP3566512B2 (ja) | 静電気保護回路 | |
| KR100190008B1 (ko) | 반도체 장치의 정전하 보호 장치 | |
| JP2006319330A (ja) | 静電気放電保護装置 | |
| CN106158833B (zh) | 半导体静电放电保护元件 | |
| KR930005501B1 (ko) | 입력보호회로를 구비한 반도체장치 | |
| JP2810788B2 (ja) | 過渡電圧制限半導体部品 | |
| JPH07169980A (ja) | ダイオード及び静電破壊保護装置 | |
| JP3906504B2 (ja) | 絶縁分離型半導体装置 | |
| US6680512B2 (en) | Semiconductor device having an integral protection circuit | |
| JP2906749B2 (ja) | 半導体装置のゲート保護装置 | |
| JP5023254B2 (ja) | 集積回路の静電荷放電保護 | |
| JP2003060059A (ja) | 保護回路および保護素子 | |
| JP3203831B2 (ja) | 静電破壊保護トランジスタ | |
| JP6824667B2 (ja) | 半導体装置 | |
| JP4533776B2 (ja) | 半導体装置 | |
| JP2611639B2 (ja) | 半導体装置 | |
| JPH07226486A (ja) | 半導体装置の保護回路 | |
| US7696591B2 (en) | Overvoltage protection apparatus and an associated protection circuit | |
| JP7048160B2 (ja) | 半導体装置 | |
| JPH0878413A (ja) | 半導体保護装置 | |
| KR200308025Y1 (ko) | 반도체장치의 정전방전입력보호회로의 레이아웃 | |
| JPH0997901A (ja) | 半導体装置 | |
| JP7392237B2 (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040409 |