JPH0541568A - プリント基板のパターン配置方法 - Google Patents
プリント基板のパターン配置方法Info
- Publication number
- JPH0541568A JPH0541568A JP19454091A JP19454091A JPH0541568A JP H0541568 A JPH0541568 A JP H0541568A JP 19454091 A JP19454091 A JP 19454091A JP 19454091 A JP19454091 A JP 19454091A JP H0541568 A JPH0541568 A JP H0541568A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- resist
- signal line
- input
- ground
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】 （修正有）
【目的】プリント板の配線パターンにより電子部品を静
電破壊から守る。 【構成】放電針パターン５，６は１組でアースパターン
２と入出力端子３，４との間にエアギャップを形成して
いる。パターン７はチップ抵抗が装着されるパターンで
ある。放電針パターンによるエアギャップの距離ｇはチ
ップ抵抗の取り付けパターンの距離ｌより小さくしてあ
る。
電破壊から守る。 【構成】放電針パターン５，６は１組でアースパターン
２と入出力端子３，４との間にエアギャップを形成して
いる。パターン７はチップ抵抗が装着されるパターンで
ある。放電針パターンによるエアギャップの距離ｇはチ
ップ抵抗の取り付けパターンの距離ｌより小さくしてあ
る。
Description
【０００１】
【産業上の利用分野】本発明は、電子機器内部に使用し
ている電子部品を、静電気による破壊から守る方法を提
案するものである。特に、電子機器と外部の周辺装置を
接続するためのコネクタに直接静電気が印加された場合
の静電破壊を防止するものである。
ている電子部品を、静電気による破壊から守る方法を提
案するものである。特に、電子機器と外部の周辺装置を
接続するためのコネクタに直接静電気が印加された場合
の静電破壊を防止するものである。
【０００２】
【従来の技術】従来、電子部品を静電破壊から守る方法
として、以下の方法が取られていた。 １．電子機器への入力信号線と電子部品との間に、直列
抵抗を入れ、静電気のエネルギーが直接電子部品に印加
されないようにする。 ２．入出力信号線と接地線、電源線との間にそれぞれ通
常状態ではカットオフとなるように２個のダイオードを
配置し、静電気が印加された場合前記ダイオードを通し
て接地線または電源線に逃がすことにより、電子部品の
入出力端子を保護する。 ３．印加電圧によってその抵抗値が変化する電圧依存性
抵抗器であるバリスタ等の非直線性素子を接地線と入出
力信号線との間に配置し、高電圧が印加された場合、該
素子を通して接地線に逃がすことにより、電子部品の入
出力端子を保護する。
として、以下の方法が取られていた。 １．電子機器への入力信号線と電子部品との間に、直列
抵抗を入れ、静電気のエネルギーが直接電子部品に印加
されないようにする。 ２．入出力信号線と接地線、電源線との間にそれぞれ通
常状態ではカットオフとなるように２個のダイオードを
配置し、静電気が印加された場合前記ダイオードを通し
て接地線または電源線に逃がすことにより、電子部品の
入出力端子を保護する。 ３．印加電圧によってその抵抗値が変化する電圧依存性
抵抗器であるバリスタ等の非直線性素子を接地線と入出
力信号線との間に配置し、高電圧が印加された場合、該
素子を通して接地線に逃がすことにより、電子部品の入
出力端子を保護する。
【０００３】以上の従来例１、２、３の実施例をおのお
の、図２、図３、図４に示す。８は入力保護抵抗、１
０、１１はダイオード、１３はバリスタ、９、１２、１
４は電子部品である。また、以上の手段を組み合わせて
使用することもある。
の、図２、図３、図４に示す。８は入力保護抵抗、１
０、１１はダイオード、１３はバリスタ、９、１２、１
４は電子部品である。また、以上の手段を組み合わせて
使用することもある。
【０００４】
【発明が解決しようとしている課題】しかしながら、以
上の従来例にはおのおの以下の欠点を有している。 従来例１：抵抗部品の小型化が進み、特にチップ部品に
おいては抵抗の端子間が１ミリ弱というものまである。
このため、入力端子に印加された静電気は、抵抗の端子
間に放電し、直接電子部品に流れ込むことがあるため、
取り付け端子間の短い小型のチップ抵抗は使用できず、
リードピッチの大きい抵抗を使用する必要があり、広い
装着スペースが必要である。 従来例２：ダイオードを２個使用するので、抵抗に比べ
て高価であり、広い装着スペースが必要となる。また、
静電気のエネルギーによってはダイオード自体が破壊さ
れる。 従来例３：バリスタは静電気のエネルギーに耐えるよう
に設計されているが、その端子間容量が大きく、高速の
信号線には装着できない。また、ダイオードと同じくコ
スト高である。
上の従来例にはおのおの以下の欠点を有している。 従来例１：抵抗部品の小型化が進み、特にチップ部品に
おいては抵抗の端子間が１ミリ弱というものまである。
このため、入力端子に印加された静電気は、抵抗の端子
間に放電し、直接電子部品に流れ込むことがあるため、
取り付け端子間の短い小型のチップ抵抗は使用できず、
リードピッチの大きい抵抗を使用する必要があり、広い
装着スペースが必要である。 従来例２：ダイオードを２個使用するので、抵抗に比べ
て高価であり、広い装着スペースが必要となる。また、
静電気のエネルギーによってはダイオード自体が破壊さ
れる。 従来例３：バリスタは静電気のエネルギーに耐えるよう
に設計されているが、その端子間容量が大きく、高速の
信号線には装着できない。また、ダイオードと同じくコ
スト高である。
【０００５】
【課題を解決するための手段】本発明は、以上の従来例
の欠点を解決するために、プリント基板の入出力信号パ
ターンの近くに接地パターンを設け、配線パターンによ
るエアギャップを構成し、静電気が印加された場合積極
的に接地線へ放電させることにより電子部品に与える影
響を少なくしようとするものである。
の欠点を解決するために、プリント基板の入出力信号パ
ターンの近くに接地パターンを設け、配線パターンによ
るエアギャップを構成し、静電気が印加された場合積極
的に接地線へ放電させることにより電子部品に与える影
響を少なくしようとするものである。
【０００６】
【実施例】以下図面に従って、本発明の実施例を説明す
る。
る。
【０００７】図１は本発明の一実施例である。１はプリ
ント基板、２は接地パターン、３は入出力端子で、この
位置にコネクタを装着するための穴４が開いている。５
と６は放電針パターンで、１組で接地パターンと入出力
信号端子との間にエアギャップを形成している。図の中
で斜線部分はレジストがかかる部分であり、塗り潰して
あるところはパターン部分である。７のパターンはチッ
プ抵抗が装着されるパターンである。５と６の放電針パ
ターンによるエアギャップの距離ｇはチップ抵抗の両端
の取り付けパターンの距離よりも短くしてある。こうす
ることにより、チップ抵抗の取り付けパターン間に静電
気が放電してしまう前に前記エアギャップに放電させる
ことができる。５と６で構成するエアギャップとの間に
レジストをかけることにより、半田層を通した後に起き
る５と６の放電針パターンの半田によるショートを防い
でいる。
ント基板、２は接地パターン、３は入出力端子で、この
位置にコネクタを装着するための穴４が開いている。５
と６は放電針パターンで、１組で接地パターンと入出力
信号端子との間にエアギャップを形成している。図の中
で斜線部分はレジストがかかる部分であり、塗り潰して
あるところはパターン部分である。７のパターンはチッ
プ抵抗が装着されるパターンである。５と６の放電針パ
ターンによるエアギャップの距離ｇはチップ抵抗の両端
の取り付けパターンの距離よりも短くしてある。こうす
ることにより、チップ抵抗の取り付けパターン間に静電
気が放電してしまう前に前記エアギャップに放電させる
ことができる。５と６で構成するエアギャップとの間に
レジストをかけることにより、半田層を通した後に起き
る５と６の放電針パターンの半田によるショートを防い
でいる。
【０００８】［他の実施例］配線パターンの上にレジス
トを形成するときにレジストがずれてしまうことがあ
る。この誤差を考慮するとエアギャップ間のレジストの
幅は、エアギャップの幅から前記誤差の２倍を差し引か
ないと放電針パターン上にレジストが重なってしまう。
レジストが細くなると半田層を通した後の５と６の放電
針パターンの半田によるショートが起こりやすくなるの
で、これを防止するためにエアギャップの間隔を広げな
ければならなくなる。ところが、エアギャップの距離は
短ければそれだけ放電開始電圧が下がり、静電破壊防止
効果が大きい。そこで、上記配線パターンとレジストと
の誤差を吸収する手段を以下に示す。
トを形成するときにレジストがずれてしまうことがあ
る。この誤差を考慮するとエアギャップ間のレジストの
幅は、エアギャップの幅から前記誤差の２倍を差し引か
ないと放電針パターン上にレジストが重なってしまう。
レジストが細くなると半田層を通した後の５と６の放電
針パターンの半田によるショートが起こりやすくなるの
で、これを防止するためにエアギャップの間隔を広げな
ければならなくなる。ところが、エアギャップの距離は
短ければそれだけ放電開始電圧が下がり、静電破壊防止
効果が大きい。そこで、上記配線パターンとレジストと
の誤差を吸収する手段を以下に示す。
【０００９】図５は前記誤差吸収パターンの一実施例で
ある。２１は接地パターン、２２は信号線パターンであ
る。１７と１８で構成されるエアギャップを中心に、左
右にパターンとレジストの最大誤差の距離だけずらした
パターンを構成する。１５と１６、１９と２０の放電針
パターンでエアギャップを構成している。レジストは斜
線で示されている。尚、図５は、上記誤差が０の場合を
描いている。この場合、高圧がかかった場合の放電は１
７と１８の間で起こる。ほかの２組のエアギャップはレ
ジストにより塗り潰されているのでギャップ間隔が広く
なっているためである。図６は、レジストが左に偏って
しまった場合を描いた図である。この場合１７と１８、
１９と２０のエアギャップはレジストにより塗り潰され
ているので、１５と１６のエアギャップとの間で放電が
起こる。右に偏った場合、１９と２０のエアギャップと
の間で放電が起こることになる。
ある。２１は接地パターン、２２は信号線パターンであ
る。１７と１８で構成されるエアギャップを中心に、左
右にパターンとレジストの最大誤差の距離だけずらした
パターンを構成する。１５と１６、１９と２０の放電針
パターンでエアギャップを構成している。レジストは斜
線で示されている。尚、図５は、上記誤差が０の場合を
描いている。この場合、高圧がかかった場合の放電は１
７と１８の間で起こる。ほかの２組のエアギャップはレ
ジストにより塗り潰されているのでギャップ間隔が広く
なっているためである。図６は、レジストが左に偏って
しまった場合を描いた図である。この場合１７と１８、
１９と２０のエアギャップはレジストにより塗り潰され
ているので、１５と１６のエアギャップとの間で放電が
起こる。右に偏った場合、１９と２０のエアギャップと
の間で放電が起こることになる。
【００１０】［他の実施例２］図５においては、放電パ
ターンを誤差範囲を考慮してずらした。別な手段とし
て、レジストパターンをずらして印刷することにより同
じ効果が得られる。
ターンを誤差範囲を考慮してずらした。別な手段とし
て、レジストパターンをずらして印刷することにより同
じ効果が得られる。
【００１１】図７は、レジストパターンによる誤差吸収
パターンの一実施例である。１５〜２２は図５と同じで
ある。図７は、前記配線パターンとレジストパターンの
誤差が０のときの位置関係を示している。この場合は図
５と同様に、高圧がかかった場合の放電は、１７と１８
の間で起こる。
パターンの一実施例である。１５〜２２は図５と同じで
ある。図７は、前記配線パターンとレジストパターンの
誤差が０のときの位置関係を示している。この場合は図
５と同様に、高圧がかかった場合の放電は、１７と１８
の間で起こる。
【００１２】図８は、レジストが右に偏ってしまった場
合を描いた図である。この場合１７と１８、１９と２０
のエアギャップはレジストにより塗り潰されているの
で、１５と１６のエアギャップとの間で放電が起こる。
レジストパターンが左に偏った場合、１９と２０のエア
ギャップとの間で放電が起こることになる。
合を描いた図である。この場合１７と１８、１９と２０
のエアギャップはレジストにより塗り潰されているの
で、１５と１６のエアギャップとの間で放電が起こる。
レジストパターンが左に偏った場合、１９と２０のエア
ギャップとの間で放電が起こることになる。
【００１３】以上のような関係にパターンとレジストパ
ターンを構成することにより、配線パターンとレジスト
とのずれは考慮する必要はなくなり、より短いエアギャ
ップを構成することができるようになる。
ターンを構成することにより、配線パターンとレジスト
とのずれは考慮する必要はなくなり、より短いエアギャ
ップを構成することができるようになる。
【００１４】また、上記実施例ではレジストパターンを
例に取ったが、部品名などをプリント板に書くためのシ
ルクパターンによっても代用できる。
例に取ったが、部品名などをプリント板に書くためのシ
ルクパターンによっても代用できる。
【００１５】
【発明の効果】以上述べたように、配線パターンによる
エアギャップを設けることにより、コストのかからない
方法で電子機器の入出力端子への放電を接地パターンへ
逃がすことができる。特に、直列抵抗による静電破壊防
止方法が取れる場合においては、小型のチップ抵抗がそ
のまま使用できるので、装着スペースの削減の効果もあ
る。
エアギャップを設けることにより、コストのかからない
方法で電子機器の入出力端子への放電を接地パターンへ
逃がすことができる。特に、直列抵抗による静電破壊防
止方法が取れる場合においては、小型のチップ抵抗がそ
のまま使用できるので、装着スペースの削減の効果もあ
る。
【００１６】また、配線パターンとレジストまたは、配
線パターンとシルクパターンとのずれを吸収するパター
ンを構成することにより、上記ずれを無視することがで
きるようになり、エアギャップの幅をより狭く出来るの
で、放電開始電圧が下がり、静電破壊防止効果が大きく
なる。
線パターンとシルクパターンとのずれを吸収するパター
ンを構成することにより、上記ずれを無視することがで
きるようになり、エアギャップの幅をより狭く出来るの
で、放電開始電圧が下がり、静電破壊防止効果が大きく
なる。
【図１】本発明の一実施例を示す図、
【図２】各素子を使用した従来の静電破壊防止回路図
【図３】各素子を使用した従来の静電破壊防止回路図
【図４】各素子を使用した従来の静電破壊防止回路図
【図５】配線パターンとレジストとのずれを吸収するた
めのパターン図
めのパターン図
【図６】レジストが左に偏ったときのパターンとレジス
トの関係を示した図
トの関係を示した図
【図７】配線パターンとレジストとのずれを吸収するた
めのパターン図
めのパターン図
【図８】レジストが右に偏ったときのパターンとレジス
トの関係を示した図
トの関係を示した図
２ 接地パターン ５，６ 放電針パターン ７ チップ抵抗を装着するためのパターン
Claims (6)
- 【請求項１】 信号の入出力信号線を形成する信号線パ
ターンの近くに接地パターンを形成し、前記信号線パタ
ーンと前記接地パターンの最短の場所の一部をレジスト
をかけないで前記両パターンを露出した状態としたプリ
ント基板のパターン配置方法。 - 【請求項２】 請求項１において、前記信号パターンと
前記接地パターンとの間に、シルクパターンを印刷する
ことを特長とする請求項１のプリント基板のパターン配
置方法。 - 【請求項３】 入出力信号端子と、該入出力信号端子と
の間に直列に抵抗を配置し、前記入出力信号端子より接
続された入出力信号配線パターンの近くに接地パターン
を配置し、前記入出力信号配線パターンと前記接地パタ
ーンとの最短距離を前記抵抗を取り付けるためのパター
ン間隔よりも短い間隔にしたことを特長とするプリント
基板のパターン配置方法。 - 【請求項４】 請求項２において、前記信号線と接地パ
ターンの最短の場所を２か所以上作り、パターンとシル
クパターンがずれたときに於ても、前記複数の信号線と
接地パターンの最短の場所の少なくとも１つの前記信号
線と接地パターンの間のギャップに前記シルクパターン
がかかるように前記ずれを考慮して配置することを特長
とする請求項２のプリント基板のパターン配置方法。 - 【請求項５】 信号の入出力線を形成する信号線パター
ンの近くに接地パターンを形成し、前記信号線パターン
と前記接地パターンの最短の場所の一部をレジストをか
けて前記両パターンを露出した状態としたプリント基板
のパターン配置方法。 - 【請求項６】 前記信号線パターンと接地パターンの最
短の場所を２か所以上作り、パターンとレジストがずれ
たときに於ても、前記複数の信号線パターンと接地パタ
ーンの最短の場所の少なくとも１つの前記信号線パター
ンと接地パターンの間のギヤップに前記レジストがかか
るように前記ずれを考慮して配置することを特長とする
請求項５のパターン配置方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19454091A JPH0541568A (ja) | 1991-08-02 | 1991-08-02 | プリント基板のパターン配置方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19454091A JPH0541568A (ja) | 1991-08-02 | 1991-08-02 | プリント基板のパターン配置方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0541568A true JPH0541568A (ja) | 1993-02-19 |
Family
ID=16326236
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19454091A Pending JPH0541568A (ja) | 1991-08-02 | 1991-08-02 | プリント基板のパターン配置方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0541568A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7764510B2 (en) | 2005-11-15 | 2010-07-27 | Brother Kogyo Kabushiki Kaisha | Electronic apparatus |
| KR100988969B1 (ko) * | 2007-03-13 | 2010-10-20 | 도시바 기카이 가부시키가이샤 | 프린트 기판 및 그 기판의 가스 배출 방법 |
| WO2012114958A1 (ja) * | 2011-02-22 | 2012-08-30 | シャープ株式会社 | タッチパネル母基板、該タッチパネル母基板から切り出されたタッチパネルおよびその製造方法 |
| WO2013179785A1 (ja) * | 2012-05-29 | 2013-12-05 | 日立オートモティブシステムズ株式会社 | 車載用電子装置およびそれを搭載した車両 |
-
1991
- 1991-08-02 JP JP19454091A patent/JPH0541568A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7764510B2 (en) | 2005-11-15 | 2010-07-27 | Brother Kogyo Kabushiki Kaisha | Electronic apparatus |
| US8284565B2 (en) | 2005-11-15 | 2012-10-09 | Brother Kogyo Kabushiki Kaisha | Electronic apparatus |
| KR100988969B1 (ko) * | 2007-03-13 | 2010-10-20 | 도시바 기카이 가부시키가이샤 | 프린트 기판 및 그 기판의 가스 배출 방법 |
| WO2012114958A1 (ja) * | 2011-02-22 | 2012-08-30 | シャープ株式会社 | タッチパネル母基板、該タッチパネル母基板から切り出されたタッチパネルおよびその製造方法 |
| WO2013179785A1 (ja) * | 2012-05-29 | 2013-12-05 | 日立オートモティブシステムズ株式会社 | 車載用電子装置およびそれを搭載した車両 |
| JP2013244928A (ja) * | 2012-05-29 | 2013-12-09 | Hitachi Automotive Systems Ltd | 車載用電子装置およびそれを搭載した車両 |
| US9258934B2 (en) | 2012-05-29 | 2016-02-09 | Hitachi Automotive Systems, Ltd. | In-vehicle electronic device and vehicle having the electronic device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7253505B2 (en) | IC substrate with over voltage protection function | |
| JP2003533013A (ja) | 支持基板上に配置された電気的および／または電子的構成部材を静電放電から保護するための装置 | |
| JPH1154237A (ja) | 配線基板の放電構造 | |
| JP4237615B2 (ja) | ネットワーク装置用の静電放電装置 | |
| JPH0541568A (ja) | プリント基板のパターン配置方法 | |
| US6178078B1 (en) | Discharge gap device and its mounting structure | |
| JP3439160B2 (ja) | プリント基板装置及びその製造方法 | |
| US5889462A (en) | Multilayer thick film surge resistor network | |
| JPH03261087A (ja) | 静電破壊防止装置 | |
| JP4900264B2 (ja) | 電子制御ユニットの耐静電気構造 | |
| US5130882A (en) | Multilayer circuit board transient protection device | |
| JPH10214697A (ja) | 静電気保護回路 | |
| JPH0513660A (ja) | 混成集積回路装置 | |
| JPH05267494A (ja) | 半導体回路装置の製造方法 | |
| JPH0611531Y2 (ja) | 回路基板装置 | |
| JPH062285Y2 (ja) | 静電破壊防止回路 | |
| JP2001135897A (ja) | プリント回路基板 | |
| JP3474687B2 (ja) | 雷、静電気保護用アースパターン | |
| JPH10154854A (ja) | プリント基板装置 | |
| JPH05102672A (ja) | 電子回路基板 | |
| JP2636214B2 (ja) | 静電気吸収器 | |
| JP2819775B2 (ja) | 混成集積回路装置 | |
| JP2017076702A (ja) | プリント配線基板 | |
| JPH08172248A (ja) | プリント基板 | |
| JPS5852866A (ja) | 集積回路 |