JPH1154237A - 配線基板の放電構造 - Google Patents
配線基板の放電構造Info
- Publication number
- JPH1154237A JPH1154237A JP9213424A JP21342497A JPH1154237A JP H1154237 A JPH1154237 A JP H1154237A JP 9213424 A JP9213424 A JP 9213424A JP 21342497 A JP21342497 A JP 21342497A JP H1154237 A JPH1154237 A JP H1154237A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- wiring board
- static electricity
- copper foil
- component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
- H05K1/0257—Overvoltage protection
- H05K1/0259—Electrostatic discharge [ESD] protection
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K9/00—Screening of apparatus or components against electric or magnetic fields
- H05K9/0067—Devices for protecting against damage from electrostatic discharge
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
- H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/0989—Coating free areas, e.g. areas other than pads or lands free of solder resist
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10022—Non-printed resistor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10174—Diode
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10651—Component having two leads, e.g. resistor, capacitor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3447—Lead-in-hole components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Structure Of Printed Boards (AREA)
- Elimination Of Static Electricity (AREA)
Abstract
(57)【要約】
【課題】 電子機器の高インピーダンス回路における静
電気をグランドパターンに確実に放電させ、静電気によ
る影響を防止する配線基板の放電構造を提供する。 【解決手段】 本発明の配線基板１は、回路パターン１
４ａ、１４ｂに一対のリード部１５ａ、１５ｂを有する
リード部品Ｄや一対の電極部２３ａ、２３ｂを有するチ
ップ部品Ｆ等の電子部品が接続されており、グランドパ
ターンとなる銅箔部１２を覆うレジスト層１３の一部を
リード部品Ｄおよびチップ部品Ｆの高インピーダンス側
のリード部１５ａおよび電極部２３ａの近傍で排除し、
この排除部２１および２２により露呈された銅箔部１２
とリード部１５ａおよび電極部２３ａとの間に静電気を
放電する放電経路を形成した。
電気をグランドパターンに確実に放電させ、静電気によ
る影響を防止する配線基板の放電構造を提供する。 【解決手段】 本発明の配線基板１は、回路パターン１
４ａ、１４ｂに一対のリード部１５ａ、１５ｂを有する
リード部品Ｄや一対の電極部２３ａ、２３ｂを有するチ
ップ部品Ｆ等の電子部品が接続されており、グランドパ
ターンとなる銅箔部１２を覆うレジスト層１３の一部を
リード部品Ｄおよびチップ部品Ｆの高インピーダンス側
のリード部１５ａおよび電極部２３ａの近傍で排除し、
この排除部２１および２２により露呈された銅箔部１２
とリード部１５ａおよび電極部２３ａとの間に静電気を
放電する放電経路を形成した。
Description
【０００１】
【発明の属する技術分野】本発明は、各種電子機器に多
用されている配線基板に関し、特に信号供給時や他の電
子部品を接続した場合に発生する静電気をグランドパタ
ーンに放電させるための配線基板の放電構造に関する。
用されている配線基板に関し、特に信号供給時や他の電
子部品を接続した場合に発生する静電気をグランドパタ
ーンに放電させるための配線基板の放電構造に関する。
【０００２】
【従来の技術】各種電子機器、例えば自動車制御用の電
子機器においては、小形軽量化のために配線基板（プリ
ント基板）上に小形化された電子部品や集積回路（Ｉ
Ｃ）が形成されている。前記集積回路は、特開平３−２
６１０８７号公報等に開示されているように、静電気に
よって破壊され易い性質を有している。例えば、集積回
路を配設した配線基板に手指等が触れた時や入力端子に
入力信号を供給した場合、更に他の電子部品を接続した
場合に静電気によって破壊されることがある。
子機器においては、小形軽量化のために配線基板（プリ
ント基板）上に小形化された電子部品や集積回路（Ｉ
Ｃ）が形成されている。前記集積回路は、特開平３−２
６１０８７号公報等に開示されているように、静電気に
よって破壊され易い性質を有している。例えば、集積回
路を配設した配線基板に手指等が触れた時や入力端子に
入力信号を供給した場合、更に他の電子部品を接続した
場合に静電気によって破壊されることがある。
【０００３】このため、従来から以下に記述すような各
種の静電気対策が採られている。先ず、図４を参照して
従来の静電気対策の第１例を説明すると、配線基板３１
には入力端子Ｔ２１、Ｔ２２が設けられ、各入力端子Ｔ
２１、Ｔ２２と集積回路により構成された電子回路３
２、３３とが抵抗Ｒ２１、Ｒ２２で接続されている。そ
して、抵抗Ｒ２１、Ｒ２２の入力側とグランドパターン
（図示せず）との間に放電用のコンデンサＣ２１、Ｃ２
２が接続されている。この構成にあっては、抵抗Ｒ２
１、Ｒ２２の入力側に発生または受けた静電気はコンデ
ンサＣ２１、Ｃ２２を介してグラウンドに放電される。
なお、コンデンサに代えて、放電用のサージアブソーバ
等が適用されることもある。
種の静電気対策が採られている。先ず、図４を参照して
従来の静電気対策の第１例を説明すると、配線基板３１
には入力端子Ｔ２１、Ｔ２２が設けられ、各入力端子Ｔ
２１、Ｔ２２と集積回路により構成された電子回路３
２、３３とが抵抗Ｒ２１、Ｒ２２で接続されている。そ
して、抵抗Ｒ２１、Ｒ２２の入力側とグランドパターン
（図示せず）との間に放電用のコンデンサＣ２１、Ｃ２
２が接続されている。この構成にあっては、抵抗Ｒ２
１、Ｒ２２の入力側に発生または受けた静電気はコンデ
ンサＣ２１、Ｃ２２を介してグラウンドに放電される。
なお、コンデンサに代えて、放電用のサージアブソーバ
等が適用されることもある。
【０００４】次に、図５を参照して静電気対策の第２例
を説明する。配線基板４１は絶縁基板４２の一側面に帯
状のグラウンドパターン４３（銅箔）を形成し、その表
面に絶縁材によってレジスト層４４を形成したものであ
る。また、配線基板４１には挿通孔４５が形成され、コ
ネクタ等の接続端子が貫挿されて、図示を省略した回路
パターンに接続されている。そして、部品下部に相当す
る位置（入力端子の近傍）において、レジスト層４４を
部分的に排除した排除部４６が形成されている。従っ
て、排除部４６においてはグランドパターン４３が部分
的に露呈されていることになる。
を説明する。配線基板４１は絶縁基板４２の一側面に帯
状のグラウンドパターン４３（銅箔）を形成し、その表
面に絶縁材によってレジスト層４４を形成したものであ
る。また、配線基板４１には挿通孔４５が形成され、コ
ネクタ等の接続端子が貫挿されて、図示を省略した回路
パターンに接続されている。そして、部品下部に相当す
る位置（入力端子の近傍）において、レジスト層４４を
部分的に排除した排除部４６が形成されている。従っ
て、排除部４６においてはグランドパターン４３が部分
的に露呈されていることになる。
【０００５】次に、図６を参照して静電気対策の第３例
を説明する。配線基板４１は絶縁基板４２の一側面に帯
状のグラウンドパターン４３（銅箔）を形成し、その表
面に絶縁材によってレジスト層４４を形成したものであ
る。また、配線基板４１には挿通孔４５が形成され、コ
ネクタ等の接続端子が貫挿されて、図示を省略した回路
パターンに接続されている。そして、部品の下部に相当
する位置（入力端子の近傍）において、レジスト層４４
を部分的に排除した排除部４７が帯状に形成されてい
る。従って、排除部４７においてはグランドパターン４
３が細長く露呈されている。
を説明する。配線基板４１は絶縁基板４２の一側面に帯
状のグラウンドパターン４３（銅箔）を形成し、その表
面に絶縁材によってレジスト層４４を形成したものであ
る。また、配線基板４１には挿通孔４５が形成され、コ
ネクタ等の接続端子が貫挿されて、図示を省略した回路
パターンに接続されている。そして、部品の下部に相当
する位置（入力端子の近傍）において、レジスト層４４
を部分的に排除した排除部４７が帯状に形成されてい
る。従って、排除部４７においてはグランドパターン４
３が細長く露呈されている。
【０００６】
【発明が解決しようとする課題】しかしながら、静電気
の放電対策の第１例では、コンデンサＣ２１、Ｃ２２や
サージアブソーバ等の部品が必要であり、部品点数及び
作業工数が増加する。更に、静電気は瞬間的に高電圧に
なることが多く、コンデンサに高電圧がかかって破壊さ
れるなど、耐久性に問題があった。一方、静電気の放電
対策の第２及び第３例として示した配線基板４１にあっ
ては、排除部４６、４７を形成して放電用にグランドパ
ターンを露呈させているが、入力端子周辺ではインピー
ダンスが低く、入力端子からグランドパターンへは放電
しなかった。
の放電対策の第１例では、コンデンサＣ２１、Ｃ２２や
サージアブソーバ等の部品が必要であり、部品点数及び
作業工数が増加する。更に、静電気は瞬間的に高電圧に
なることが多く、コンデンサに高電圧がかかって破壊さ
れるなど、耐久性に問題があった。一方、静電気の放電
対策の第２及び第３例として示した配線基板４１にあっ
ては、排除部４６、４７を形成して放電用にグランドパ
ターンを露呈させているが、入力端子周辺ではインピー
ダンスが低く、入力端子からグランドパターンへは放電
しなかった。
【０００７】なお、静電気による電子機器の破壊防止に
ついては、先に記載した特開平３−２６１０８７号公報
によって「静電破壊防止装置」が開示され、特開平３−
２９７１９９号公報によって「電気機器装置」が開示さ
れている。前記静電破壊防止装置は、配線基板にグラン
ドパターンを形成するとともに、このグランドパターン
の一部で入力パターンに対向する位置に静電気の放電を
促進する突起を形成したものである。しかし、入力パタ
ーンとグランドパターンとは立体的に対向するのではな
く、同一平面上に形成された薄いパターンの一部が近接
しているにすぎない。従って、入力パターンに対する放
電効果が良くない上に、部品や手指等を近づけた場合の
静電気を放電できない可能性もある。また、前記電気機
器装置は、配線基板に静電飛来銅箔（回路パターン）を
形成し、操作部品を装着する際の静電気を静電飛来銅箔
に放電させるものであるが、入力信号供給に伴う放電に
ついては考慮されていなかった。
ついては、先に記載した特開平３−２６１０８７号公報
によって「静電破壊防止装置」が開示され、特開平３−
２９７１９９号公報によって「電気機器装置」が開示さ
れている。前記静電破壊防止装置は、配線基板にグラン
ドパターンを形成するとともに、このグランドパターン
の一部で入力パターンに対向する位置に静電気の放電を
促進する突起を形成したものである。しかし、入力パタ
ーンとグランドパターンとは立体的に対向するのではな
く、同一平面上に形成された薄いパターンの一部が近接
しているにすぎない。従って、入力パターンに対する放
電効果が良くない上に、部品や手指等を近づけた場合の
静電気を放電できない可能性もある。また、前記電気機
器装置は、配線基板に静電飛来銅箔（回路パターン）を
形成し、操作部品を装着する際の静電気を静電飛来銅箔
に放電させるものであるが、入力信号供給に伴う放電に
ついては考慮されていなかった。
【０００８】本発明の目的は、上記課題に鑑みてなされ
たものであり、電子機器の高インピーダンス回路におけ
る静電気をグランドパターンに確実に放電させ、静電気
による影響のない配線基板の放電構造を提供することに
ある。
たものであり、電子機器の高インピーダンス回路におけ
る静電気をグランドパターンに確実に放電させ、静電気
による影響のない配線基板の放電構造を提供することに
ある。
【０００９】
【課題を解決するための手段】本発明に係る上記課題
は、絶縁基板上に形成した回路パターンに電子回路及び
各種電子部品を配線し、且つ前記回路パターンに他部品
の接続及び入力信号を供給する配線基板において、前記
電子部品の内、一対のリード部を有するリード部品また
は一対の電極部を有するチップ部品が前記回路パターン
上の所定位置に装着される配線基板の放電構造であっ
て、前記回路パターン上の高インピーダンス側に接続さ
れる一方の前記リード部または前記電極部近傍にグラン
ドパターンとして形成した銅箔部を覆うレジスト層の一
部を排除した排除部が形成されることで、前記リード部
または前記電極部と前記排除部により露呈された銅箔部
との間で静電気を放電させることを特徴とする配線基板
の放電構造によって解決することができる。
は、絶縁基板上に形成した回路パターンに電子回路及び
各種電子部品を配線し、且つ前記回路パターンに他部品
の接続及び入力信号を供給する配線基板において、前記
電子部品の内、一対のリード部を有するリード部品また
は一対の電極部を有するチップ部品が前記回路パターン
上の所定位置に装着される配線基板の放電構造であっ
て、前記回路パターン上の高インピーダンス側に接続さ
れる一方の前記リード部または前記電極部近傍にグラン
ドパターンとして形成した銅箔部を覆うレジスト層の一
部を排除した排除部が形成されることで、前記リード部
または前記電極部と前記排除部により露呈された銅箔部
との間で静電気を放電させることを特徴とする配線基板
の放電構造によって解決することができる。
【００１０】前記構成の配線基板の放電構造において
は、回路パターン上の高インピーダンス側に接続される
一方のリード部または電極部近傍にグランドパターンと
して形成した銅箔部を覆うレジスト層の一部を排除した
排除部が形成され、グランドパターンとなる銅箔部が部
分的に露呈されている。従って、高インピーダンスのリ
ード部または電極部と排除部により露呈されたグランド
パターンとなる銅箔部が絶縁性を有するレジスト層を介
することなく対向し、しかもその対向部分が立体的にな
るので、信号入力時および各種部品の近接時に高インピ
ーダンス位置で静電気が放電される。よって、静電気を
特定の部分へ放電させることにより、各種部品を保護す
ることができるとともに、静電気による誤動作を確実に
防ぐことができる。
は、回路パターン上の高インピーダンス側に接続される
一方のリード部または電極部近傍にグランドパターンと
して形成した銅箔部を覆うレジスト層の一部を排除した
排除部が形成され、グランドパターンとなる銅箔部が部
分的に露呈されている。従って、高インピーダンスのリ
ード部または電極部と排除部により露呈されたグランド
パターンとなる銅箔部が絶縁性を有するレジスト層を介
することなく対向し、しかもその対向部分が立体的にな
るので、信号入力時および各種部品の近接時に高インピ
ーダンス位置で静電気が放電される。よって、静電気を
特定の部分へ放電させることにより、各種部品を保護す
ることができるとともに、静電気による誤動作を確実に
防ぐことができる。
【００１１】
【発明の実施の形態】次に、本発明に係る配線基板の放
電構造の一実施の形態例を図１乃至図３に基づいて詳細
に説明する。図１は本発明の配線基板の放電構造を模式
的に示す回路図、図２は図１における配線基板の要部を
示す平面図、図３は図２における配線基板の断面図であ
る。
電構造の一実施の形態例を図１乃至図３に基づいて詳細
に説明する。図１は本発明の配線基板の放電構造を模式
的に示す回路図、図２は図１における配線基板の要部を
示す平面図、図３は図２における配線基板の断面図であ
る。
【００１２】図１に示すように配線基板１は、入力端子
Ｔ１、Ｔ２、Ｔ３が設けられ、各入力端子Ｔ１乃至Ｔ３
と制御回路等の各種電子回路ブロック２、３、４とがダ
イオードＤ、抵抗Ｒ１、Ｒ２によって接続されている。
このダイオードＤ、抵抗Ｒ１、Ｒ２は、いずれも本実施
の形態で言う電子部品の内、一対のリード部１５ａ、１
５ｂ（図２参照）を有するリード部品に相当する。各入
力端子Ｔ１乃至Ｔ３には、入力端子Ｔ１について図示し
たように入力信号ｅが供給されたり、他の電子部品が接
続される。入力インピーダンスは高インピーダンスに設
定されているが、本実施の形態では各リード部品Ｄ、Ｒ
１、Ｒ２の入力側に点線で示すような放電経路を形成す
ることにより、高インピーダンスを利用して静電気を放
電するようになっている。なお、放電経路は電子部品に
よって形成されるものではないので、符号の図示は省略
している。また、図２に示すように上述したリード部品
とは異なり配線基板１上には、一対の電極部２３ａ、２
３ｂを有する高インピーダンスのチップ部品Ｆが接続さ
れている。
Ｔ１、Ｔ２、Ｔ３が設けられ、各入力端子Ｔ１乃至Ｔ３
と制御回路等の各種電子回路ブロック２、３、４とがダ
イオードＤ、抵抗Ｒ１、Ｒ２によって接続されている。
このダイオードＤ、抵抗Ｒ１、Ｒ２は、いずれも本実施
の形態で言う電子部品の内、一対のリード部１５ａ、１
５ｂ（図２参照）を有するリード部品に相当する。各入
力端子Ｔ１乃至Ｔ３には、入力端子Ｔ１について図示し
たように入力信号ｅが供給されたり、他の電子部品が接
続される。入力インピーダンスは高インピーダンスに設
定されているが、本実施の形態では各リード部品Ｄ、Ｒ
１、Ｒ２の入力側に点線で示すような放電経路を形成す
ることにより、高インピーダンスを利用して静電気を放
電するようになっている。なお、放電経路は電子部品に
よって形成されるものではないので、符号の図示は省略
している。また、図２に示すように上述したリード部品
とは異なり配線基板１上には、一対の電極部２３ａ、２
３ｂを有する高インピーダンスのチップ部品Ｆが接続さ
れている。
【００１３】本実施の形態の配線基板１は、図２及び図
３に示すように絶縁基板１１上にグラウンド（接地）や
放電を目的とした銅箔部１２（グランドパターンとなる
導電層）を形成し、その表面を絶縁皮膜であるレジスト
層１３により覆った構成になっている。また、絶縁基板
１１の下側には、配線用の回路パターン１４ａ、１４ｂ
が形成され、図３に示すようにリード部品Ｄのリード部
１５ａ、１５ｂの端部が半田付け１６ａ、１６ｂによっ
て通電可能に接続されている。そして、絶縁基板１１、
銅箔部１２、レジスト層１３には、リード部１５ａ、１
５ｂを非接触で挿通させるリード挿通孔１７ａ、１７ｂ
が形成されている。従って、リード部１５ａ、１５ｂ
は、銅箔部１２に非接触で回路パターン１４ａ、１４ｂ
に半田付けされ、リード部１５ａ、１５ｂの短絡事故が
防止される。
３に示すように絶縁基板１１上にグラウンド（接地）や
放電を目的とした銅箔部１２（グランドパターンとなる
導電層）を形成し、その表面を絶縁皮膜であるレジスト
層１３により覆った構成になっている。また、絶縁基板
１１の下側には、配線用の回路パターン１４ａ、１４ｂ
が形成され、図３に示すようにリード部品Ｄのリード部
１５ａ、１５ｂの端部が半田付け１６ａ、１６ｂによっ
て通電可能に接続されている。そして、絶縁基板１１、
銅箔部１２、レジスト層１３には、リード部１５ａ、１
５ｂを非接触で挿通させるリード挿通孔１７ａ、１７ｂ
が形成されている。従って、リード部１５ａ、１５ｂ
は、銅箔部１２に非接触で回路パターン１４ａ、１４ｂ
に半田付けされ、リード部１５ａ、１５ｂの短絡事故が
防止される。
【００１４】ところで、上述したようにリード部品Ｄ、
Ｒ１、Ｒ２の入力側、即ち図１に示した入力端子Ｔ１乃
至Ｔ３への接続側には、入力信号ｅの供給時や他の部品
接続時における静電気を放電するための放電経路が形成
されている。即ち、図２及び図３に示したようにリード
部品Ｄについて説明すると、リード挿通孔１７ａの周囲
にレジスト層１３を環状に排除した排除部２１が形成さ
れている。従って、リード部１５ａと排除部２１により
露呈された銅箔部１２との間に放電経路（図中、点線で
示す）が形成される。
Ｒ１、Ｒ２の入力側、即ち図１に示した入力端子Ｔ１乃
至Ｔ３への接続側には、入力信号ｅの供給時や他の部品
接続時における静電気を放電するための放電経路が形成
されている。即ち、図２及び図３に示したようにリード
部品Ｄについて説明すると、リード挿通孔１７ａの周囲
にレジスト層１３を環状に排除した排除部２１が形成さ
れている。従って、リード部１５ａと排除部２１により
露呈された銅箔部１２との間に放電経路（図中、点線で
示す）が形成される。
【００１５】故に、入力端子Ｔ２、Ｔ３への入力信号ｅ
の供給時、或いは他の部品接続によって静電気がかかっ
ても、点線で示すような経路で静電気が放電され、リー
ド部品Ｒ１、Ｒ２や電子回路３、４の保護や誤動作防止
が行われる。なお、排除部２１は環状であるから、リー
ド部１５ａの周囲には図２及び図３に示すようにレジス
ト層１３が平面円形に残される。従って、リード部１５
ａが銅箔部１２に直接接触する心配はなく、短絡事故を
未然に防止する構成になっている。
の供給時、或いは他の部品接続によって静電気がかかっ
ても、点線で示すような経路で静電気が放電され、リー
ド部品Ｒ１、Ｒ２や電子回路３、４の保護や誤動作防止
が行われる。なお、排除部２１は環状であるから、リー
ド部１５ａの周囲には図２及び図３に示すようにレジス
ト層１３が平面円形に残される。従って、リード部１５
ａが銅箔部１２に直接接触する心配はなく、短絡事故を
未然に防止する構成になっている。
【００１６】次に、チップ部品Ｆの放電経路について説
明する。図２に示すようにチップ部品Ｆについては、入
力側の両側部に排除部２２、２２を形成することで、露
呈された銅箔部１２と入力側の電極部２３ａとの間に点
線で示すような放電経路が形成される。従って、上述し
たリード部品と同様に、チップ部品Ｆの入力側に入力信
号が印加された場合、また他の部品が接続された場合
に、静電気を排除部２２により露呈された銅箔部１２に
放電させることができ、チップ部品Ｆや出力側の電子回
路等の破壊を防止することができる。
明する。図２に示すようにチップ部品Ｆについては、入
力側の両側部に排除部２２、２２を形成することで、露
呈された銅箔部１２と入力側の電極部２３ａとの間に点
線で示すような放電経路が形成される。従って、上述し
たリード部品と同様に、チップ部品Ｆの入力側に入力信
号が印加された場合、また他の部品が接続された場合
に、静電気を排除部２２により露呈された銅箔部１２に
放電させることができ、チップ部品Ｆや出力側の電子回
路等の破壊を防止することができる。
【００１７】上述したように本実施の形態の配線基板
は、平板状のグランドパターンに対し、リード部品のリ
ード部またはチップ部品の電極部が立体的に配設され、
高インピーダンス部分のリード部または電極部全体と露
呈された銅箔部との間に放電経路が形成される。従っ
て、単なる面や点で形成された放電経路に比較して良好
な放電が行われるようになり、入力信号供給時はもとよ
り、例えば合成樹脂性の他の電子部品を近接させた場合
であっても、静電気を確実に放電させることができる。
は、平板状のグランドパターンに対し、リード部品のリ
ード部またはチップ部品の電極部が立体的に配設され、
高インピーダンス部分のリード部または電極部全体と露
呈された銅箔部との間に放電経路が形成される。従っ
て、単なる面や点で形成された放電経路に比較して良好
な放電が行われるようになり、入力信号供給時はもとよ
り、例えば合成樹脂性の他の電子部品を近接させた場合
であっても、静電気を確実に放電させることができる。
【００１８】
【発明の効果】以上説明したように本発明に係る配線基
板の放電構造においては、回路パターン上の高インピー
ダンス側に接続される一方のリード部または電極部近傍
にグランドパターンとして形成した銅箔部を覆うレジス
ト層の一部を排除した排除部が形成されることで、リー
ド部または電極部と排除部により露呈された銅箔部との
間で静電気を放電させる。従って、高インピーダンスの
リード部または電極部とグランドパターンとなる銅箔部
が絶縁性を有するレジスト層を介することなく対向し、
しかもその対向部分が立体的になるので、信号入力時お
よび各種部品の近接時に高インピーダンス位置で静電気
が確実に放電される。よって、静電気を特定の部分へ放
電させることにより、各種電子部品を保護することがで
きるとともに、静電気による誤動作を確実に防ぐことが
できる。
板の放電構造においては、回路パターン上の高インピー
ダンス側に接続される一方のリード部または電極部近傍
にグランドパターンとして形成した銅箔部を覆うレジス
ト層の一部を排除した排除部が形成されることで、リー
ド部または電極部と排除部により露呈された銅箔部との
間で静電気を放電させる。従って、高インピーダンスの
リード部または電極部とグランドパターンとなる銅箔部
が絶縁性を有するレジスト層を介することなく対向し、
しかもその対向部分が立体的になるので、信号入力時お
よび各種部品の近接時に高インピーダンス位置で静電気
が確実に放電される。よって、静電気を特定の部分へ放
電させることにより、各種電子部品を保護することがで
きるとともに、静電気による誤動作を確実に防ぐことが
できる。
【図１】本発明の配線基板の放電構造の一実施の形態例
を示す部分回路図である。
を示す部分回路図である。
【図２】図１における配線基板の要部を示す部分平面図
である。
である。
【図３】図２における配線基板の要部を示す部分断面図
である。
である。
【図４】従来の配線基板の第１例を示す回路図である。
【図５】従来の配線基板の第２例を示す平面図である。
【図６】従来の配線基板の第３例を示す平面図である。
１ 配線基板 ２、３、４ 電子回路 １１ 絶縁基板 １２ 銅箔 １３ レジスト層 １４ａ、１４ｂ 回路パターン １５ａ、１５ｂ リード部 ２１、２２ 排除部 ２３ａ、２３ｂ 電極部 Ｄ ダイオード（リード部品） Ｆ チップ部品 Ｒ１、Ｒ２ 抵抗（リード部品）
Claims (1)
- 【請求項１】 絶縁基板上に形成した回路パターンに電
子回路及び各種電子部品を配線し、且つ前記回路パター
ンに他部品の接続及び入力信号を供給する配線基板にお
いて、 前記電子部品の内、一対のリード部を有するリード部品
または一対の電極部を有するチップ部品が前記回路パタ
ーン上の所定位置に装着される配線基板の放電構造であ
って、 前記回路パターン上の高インピーダンス側に接続される
一方の前記リード部または前記電極部近傍にグランドパ
ターンとして形成した銅箔部を覆うレジスト層の一部を
排除した排除部が形成されることで、前記リード部また
は前記電極部と前記排除部により露呈された銅箔部との
間で静電気を放電させることを特徴とする配線基板の放
電構造。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9213424A JPH1154237A (ja) | 1997-08-07 | 1997-08-07 | 配線基板の放電構造 |
| US09/129,998 US6185105B1 (en) | 1997-08-07 | 1998-08-06 | Discharge structure of printed circuit board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9213424A JPH1154237A (ja) | 1997-08-07 | 1997-08-07 | 配線基板の放電構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1154237A true JPH1154237A (ja) | 1999-02-26 |
Family
ID=16639005
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9213424A Pending JPH1154237A (ja) | 1997-08-07 | 1997-08-07 | 配線基板の放電構造 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6185105B1 (ja) |
| JP (1) | JPH1154237A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006156955A (ja) * | 2004-10-26 | 2006-06-15 | Denso Corp | 回路基板及び電子回路装置 |
| JP2009088396A (ja) * | 2007-10-02 | 2009-04-23 | Sumitomo Wiring Syst Ltd | 配線基板 |
| JP2013128587A (ja) * | 2011-12-20 | 2013-07-04 | Seiko Instruments Inc | 生体情報検出装置 |
| JP2014175399A (ja) * | 2013-03-07 | 2014-09-22 | Denso Corp | 静電気保護回路基板 |
| JP2019008946A (ja) * | 2017-06-22 | 2019-01-17 | 三菱電機エンジニアリング株式会社 | Ｅｓｄ抑制構造 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001077500A (ja) * | 1999-06-30 | 2001-03-23 | Murata Mfg Co Ltd | 電子部品、誘電体フィルタ、誘電体デュプレクサ、および電子部品の製造方法 |
| JP3351410B2 (ja) * | 1999-12-20 | 2002-11-25 | 株式会社村田製作所 | インバータ用コンデンサモジュール、インバータ及びコンデンサモジュール |
| JP3624798B2 (ja) * | 2000-06-07 | 2005-03-02 | 株式会社村田製作所 | インバータ用コンデンサモジュール、インバータ |
| WO2003007379A1 (fr) * | 2001-07-12 | 2003-01-23 | Hitachi, Ltd. | Composant de circuit electronique |
| DE10255337C1 (de) * | 2002-11-27 | 2003-12-24 | Siemens Ag | Anordnung zur Reduzierung der elektromagnetischen Abstrahlung und zur Ableitung von Überspannungen |
| JP4294303B2 (ja) * | 2002-11-29 | 2009-07-08 | 株式会社日本自動車部品総合研究所 | プリント基板およびメータ装置 |
| JP4720454B2 (ja) * | 2005-11-15 | 2011-07-13 | ブラザー工業株式会社 | 電子機器 |
| JP2009146571A (ja) * | 2007-12-11 | 2009-07-02 | Yazaki Corp | 制御回路内蔵ユニット |
| CN101553104B (zh) * | 2008-04-03 | 2012-01-25 | 华硕电脑股份有限公司 | 具有防电磁干扰结构的电路板 |
| JP5811170B2 (ja) * | 2013-12-26 | 2015-11-11 | Tdk株式会社 | 静電気保護部品 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5441102B2 (ja) * | 1975-03-04 | 1979-12-06 | ||
| JPS5376372A (en) * | 1976-12-17 | 1978-07-06 | Matsushita Electric Ind Co Ltd | Device for attaching chip circuit parts |
| US4761881A (en) * | 1986-09-15 | 1988-08-09 | International Business Machines Corporation | Single step solder process |
| EP0346522A3 (en) * | 1988-06-16 | 1991-04-03 | Nippon CMK Corp. | Printed wiring board |
| JPH03261087A (ja) | 1990-03-08 | 1991-11-20 | Nippon Chemicon Corp | 静電破壊防止装置 |
| JPH03297199A (ja) | 1990-04-16 | 1991-12-27 | Matsushita Electric Ind Co Ltd | 電気機器装置 |
| JP2783093B2 (ja) * | 1992-10-21 | 1998-08-06 | 日本電気株式会社 | プリント配線板 |
-
1997
- 1997-08-07 JP JP9213424A patent/JPH1154237A/ja active Pending
-
1998
- 1998-08-06 US US09/129,998 patent/US6185105B1/en not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006156955A (ja) * | 2004-10-26 | 2006-06-15 | Denso Corp | 回路基板及び電子回路装置 |
| JP4710496B2 (ja) * | 2004-10-26 | 2011-06-29 | 株式会社デンソー | 回路基板及び電子回路装置 |
| JP2009088396A (ja) * | 2007-10-02 | 2009-04-23 | Sumitomo Wiring Syst Ltd | 配線基板 |
| JP2013128587A (ja) * | 2011-12-20 | 2013-07-04 | Seiko Instruments Inc | 生体情報検出装置 |
| JP2014175399A (ja) * | 2013-03-07 | 2014-09-22 | Denso Corp | 静電気保護回路基板 |
| JP2019008946A (ja) * | 2017-06-22 | 2019-01-17 | 三菱電機エンジニアリング株式会社 | Ｅｓｄ抑制構造 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6185105B1 (en) | 2001-02-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910008393B1 (ko) | 데이타 메모리를 포함하는 ic를 내장한 카드 | |
| US8045312B2 (en) | Devices and system for electrostatic discharge suppression | |
| JPH1154237A (ja) | 配線基板の放電構造 | |
| US20090154040A1 (en) | Memory card with electrostatic discharge protection and manufacturing method thereof | |
| US6002569A (en) | Electrostatic discharge protection apparatus | |
| US7495880B2 (en) | Circuit board and electric device having circuit board | |
| JP2003533013A (ja) | 支持基板上に配置された電気的および／または電子的構成部材を静電放電から保護するための装置 | |
| JPH11298094A (ja) | フレキシブルプリント配線板 | |
| JP3735553B2 (ja) | カード型電子機器 | |
| JP4961148B2 (ja) | Ｉｃパッケージ、電子制御装置およびインターポーザ基板 | |
| JP4996193B2 (ja) | 配線基板、半導体パッケージ | |
| JP3439160B2 (ja) | プリント基板装置及びその製造方法 | |
| JPH07183627A (ja) | 部品実装プリント基板 | |
| JP2012018857A (ja) | 電子回路ユニット及び電子機器 | |
| JP4900264B2 (ja) | 電子制御ユニットの耐静電気構造 | |
| JPH10154854A (ja) | プリント基板装置 | |
| JPH05267494A (ja) | 半導体回路装置の製造方法 | |
| JPH062285Y2 (ja) | 静電破壊防止回路 | |
| JPH05102671A (ja) | 電子回路基板 | |
| JPH0541568A (ja) | プリント基板のパターン配置方法 | |
| JPH03261087A (ja) | 静電破壊防止装置 | |
| JPH0642589B2 (ja) | プリント基板 | |
| JP3770413B2 (ja) | スルーコネクタ基板の静電気防止構造 | |
| JPH10284287A (ja) | 電子機器の静電気保護装置 | |
| JPH0515317B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040714 |