JP3735553B2 - カード型電子機器 - Google Patents

カード型電子機器 Download PDF

Info

Publication number
JP3735553B2
JP3735553B2 JP2001304575A JP2001304575A JP3735553B2 JP 3735553 B2 JP3735553 B2 JP 3735553B2 JP 2001304575 A JP2001304575 A JP 2001304575A JP 2001304575 A JP2001304575 A JP 2001304575A JP 3735553 B2 JP3735553 B2 JP 3735553B2
Authority
JP
Japan
Prior art keywords
pattern
circuit pattern
circuit
card
antistatic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001304575A
Other languages
English (en)
Other versions
JP2003108967A (ja
Inventor
稔 福永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2001304575A priority Critical patent/JP3735553B2/ja
Priority to US10/252,798 priority patent/US6784527B2/en
Priority to KR1020020058246A priority patent/KR100547963B1/ko
Priority to EP02021557A priority patent/EP1298967B1/en
Priority to DE60228034T priority patent/DE60228034D1/de
Publication of JP2003108967A publication Critical patent/JP2003108967A/ja
Application granted granted Critical
Publication of JP3735553B2 publication Critical patent/JP3735553B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G06K19/07735—Physical layout of the record carrier the record carrier comprising means for protecting against electrostatic discharge
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0257—Overvoltage protection
    • H05K1/0259—Electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • H05K3/242—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus characterised by using temporary conductors on the printed circuit for electrically connecting areas which are to be electroplated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0352—Differences between the conductors of different layers of a multilayer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09709—Staggered pads, lands or terminals; Parallel conductors in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/281—Applying non-metallic protective coatings by means of a preformed insulating foil

Description

【０００１】
【発明の属する技術分野】
本発明は、両面印刷回路基板を用いて構成されるカード型電子機器に関する。
【０００２】
【従来の技術】
不揮発性半導体メモリ素子を用いて構成された、例えば小型メモリカードを構成するＳＤ（Secure Digital）カード等のカード型電子機器は、その両面一部が利用者の手指に把持されて機器本体に装着脱されることから、静電防止対策を施す必要がある。
【０００３】
この種、小型メモリカード等のカード型電子機器に於いて、更に小型化を図ろうとすると、カードの厚みを限界まで薄くする必要がある。この極薄カードを実現するために、回路基板の一方の面に形成される部品実装面のみをカードケースで覆い、他方の面の配線パターン部分を例えば紫外線硬化性樹脂等による保護膜でコーティングしてカード面を形成することにより、所望の厚みに抑えた極薄の小型カードが実現される。このような小型で極薄のカード型電子機器に於いては、より効果の大きい静電防止対策が必要となる。
【０００４】
また、この種、カード型電子機器に於いては、製造上、基板単体の打ち抜き前に、所望の回路パターンに金メッキ等を施すための電解メッキ用のパターンが複数枚の基板を連ねて配設されており、基板単体となった際にそのパターンが基板の端縁に残存する。この電解メッキ用のパターンは内部の信号路をなす回路パターンに接続されたままであり、この基板端縁のパターンに静電気の放電電流が急激に流れ込むと、その放電電流により、内部回路の物理的な破壊、データ破壊等の不都合が生じる。このため、特に把持部に近い基板端縁のパターンに対しての有効な静電気対策が必要とされていた。
【０００５】
【発明が解決しようとする課題】
上述したように、従来では、小型メモリカード等のカード型電子機器に於いて、より効果の大きい静電防止対策を施す必要があるという問題があり、特に把持部に近い基板端縁のパターンに対しての有効な静電気対策が必要とされていた。
【０００６】
本発明は上記実情に鑑みなされたもので、簡単かつ安価な構成で、より効果の大きい静電防止対策を期待できるカード型電子機器を提供することを目的とする。
【０００７】
更に、本発明は、特に把持部に近い基板端縁のパターンに対して有効な静電気対策が期待できるカード型電子機器を提供することを目的とする。
【０００８】
更に、本発明は、特に回路基板の一方の面のみをカードケースで覆い、他方の面を保護膜でコーティングしてカード面を形成した小型で極薄のカード型電子機器に於いて、より効果の大きい静電防止対策が期待できるカード型電子機器を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明は、両面印刷回路基板の部品実装面となる一方の面がカバー部材で覆われ、他方の面が外部接続端子を除いて保護膜によりコーティングされたカード型電子機器に於いて、上記基板の他方の面に、グランドパターン若しくは電源パターンに接続する帯電防止用の回路パターンを設けたことを特徴とする。
【００１０】
また、本発明は、両面印刷回路基板を用いて構成された把持部を有するカード型電子機器に於いて、上記把持部の間に存する上記基板の一方の面に配設された信号パターンと、上記把持部の間に存する上記基板の他方の面に配設された帯電防止用パターンと、上記回路基板の一方の面を覆うカバー部材と、上記回路基板の他方の面に配設された回路パターンを覆うコーティング層とを具備し、上記帯電防止用パターンと上記コーティング層表面との間の距離を上記信号パターンと上記カバー部材表面との間の距離より短くしたことを特徴とする。
【００１１】
また、本発明は、両面印刷回路基板を用いて構成されるカード型電子機器に於いて、上記基板の一方の面に設けられた回路パターンおよびこの回路パターンに接続して上記基板の端縁に接するように配設された複数本の電解鍍金用の回路パターンに対して、上記基板の他方の面に、グランドパターン若しくは電源パターンから延出して上記電解鍍金用の回路パターンに沿い当該パターンを両側から挟むようにして上記基板の端縁に接するように複数本の帯電防止用の回路パターンを配設したことを特徴とする。
【００１２】
また、本発明は、両面印刷回路基板を用いて構成されるカード型電子機器に於いて、一方の面に、信号路となる回路パターンおよびこの回路パターンに接続して上記基板の端縁に接するように配設された電解鍍金用の回路パターンを有し、他方の面に、グランドパターン若しくは電源パターン、およびこのグランドパターン若しくは電源パターンから延出して上記電解鍍金用の回路パターンに沿い上記基板の端縁に接するように配設された帯電防止用の回路パターンを有してなる回路基板と、上記回路基板の一方の面を覆う保護カバーと、上記回路基板の他方の面の少なくとも一部に施された回路パターンを覆う保護膜とを具備し、上記帯電防止用の回路パターンと上記保護膜表面との間の距離を、上記電解鍍金用の回路パターンと上記保護カバーとの間の距離より短かくしたことを特徴とする。
【００１３】
また、本発明は、両面印刷回路基板を用いて構成された把持部を有するカード型電子機器に於いて、上記把持部の摘み位置に於ける上記基板の一方の面に配設された信号パターンと、上記把持部の摘み位置に於ける上記基板の他方の面に配設された帯電防止用パターンと、上記回路基板の一方の面を覆う保護カバーと、上記回路基板の他方の面の少なくとも一部に施された回路パターンを覆う保護膜とを具備し、上記帯電防止用パターンと上記保護膜表面との間の距離を上記信号パターンと上記保護カバーとの間の距離より短くしたことを特徴とする。
【００１４】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態を説明する。この実施形態では、本発明を適用するカード型電子機器として、
図１乃至図４は本発明をＳＤカードに適用した際の第１実施形態を示したもので、図中、１０はカードケース、２０は極薄の両面印刷回路基板（以下単に基板と称す）である。カードケース１０は扁平矩形状をなす合成樹脂材料により構成され、一端部に凹状溝でなる把持部１１が形成される。基板２０の一方の面２０Ａには、図１（ｃ）、および図３に示すように、一辺に複数のコンタクト端子ＴＰ，ＴＰ，…が配設され、このコンタクト端子ＴＰ，ＴＰ，…を露出させて、上記基板２０の一方の面２０Ａが、例えば紫外線硬化性樹脂等による保護膜で扁平状にコーティングされ、そのコーティング層３０でカード面が形成されている。尚、基板２０の一方の面２０Ａに形成される図３に示す回路パターン構成に対する従来の回路パターン構成を図５に示している。この図５に示す従来の回路パターンには、帯電防止用パターンが存在しない。上記図３および図５に於いては、回路パターンを露出して示しているが、実際には、回路パターン形成された基板面がコンタクト端子ＴＰ，ＴＰ，…が配列されたコンタクト部分を除いてレジストにより被覆されている（図１（ｃ）参照）。
【００１５】
また、基板２０の他方の面２０Ｂには、図２に示すように、回路部品の実装パターン並びに信号路となる回路パターンが配設され、回路部品の実装パターン上には回路部品２１がリフローにより半田実装される。この基板２０の他方の面２０Ｂは、図１（ａ）に示す扁平状のカードケース１０によって図１（ｂ）に示すように全面が覆われて内部の回路部品が保護される。
【００１６】
ここで、上記基板２０の他方の面２０Ｂには、上記信号路となる回路パターンに接続した複数本の電解鍍金用パターンＣＰ，ＣＰ，…が基板端面に延出して配設される。
【００１７】
また、上記基板２０の一方の面２０Ａ上には、図３に示すように、回路上接地電位となるグランドパターンＧＰが設けられ、上記電解鍍金用パターンＣＰ，ＣＰ，…に対応して、上記グランドパターンＧＰに接続した複数本の帯電防止用パターンＧＬ，ＧＬ，…が基板２０の端縁に延出して配設される。
【００１８】
この上記基板２０の一方の面２０Ａに配設された帯電防止用パターンＧＬ，ＧＬ，…と、上記基板２０の他方の面２０Ｂに配設された電解鍍金用パターンＣＰ，ＣＰ，…とは、基板２０の端面に於いて、図４に示すように所定の間隔で千鳥状（互い違い）に配設される。
【００１９】
更に、図４に示すように、上記帯電防止用パターンＧＬ，ＧＬ，…と上記コーティング層３０の表面との間の距離ｄｂを、上記電解鍍金用パターンＣＰ，ＣＰ，…とカードケース１０の表面との間の距離ｄａより短くしたカードの厚み構造としている。
【００２０】
このように、帯電防止用パターンＧＬ，ＧＬ，…と電解鍍金用パターンＣＰ，ＣＰ，…とを千鳥状に配設して、電解鍍金用パターンＣＰ，ＣＰ，…を帯電防止用パターンＧＬ，ＧＬ，…で挟むように沿わせ、かつ、上記帯電防止用パターンＧＬ，ＧＬ，…と上記コーティング層３０の表面との間の距離ｄｂを、上記電解鍍金用パターンＣＰ，ＣＰ，…とカードケース１０の表面との間の距離ｄａより短くしたカードの厚み構造としたことで、図５に示す、帯電防止用パターンを有していない従来の基板構成（基板の一方の面のパターン構造）に比し、上記図１（ａ）に示すカードケース１０に設けられた把持部１１を手指で摘んで装着脱する際に、静電気による放電電流が距離的に最も近い帯電防止用パターンＧＬ，ＧＬ，…を介してグランドパターンＧＰに流れ込み、これによって静電気による放電電流が電解鍍金用パターンＣＰ，ＣＰ，…を介して内部の回路に流れ込む不都合を確実に回避することができる。
【００２１】
上記した実施形態では、帯電防止用パターンＧＬ，ＧＬ，…をグランドパターンに接続して、静電気による放電電流をグランド（ＧＮＤ）に落とす（流す）構成を例示したが、これに限らず、例えば上記帯電防止用パターンＧＬ，ＧＬ，…を低インピーダンスの特定の他の電源ライン、具体例としてはカード内の電源供給源となるＶｃｃライン（端子）等に接続してもよい。このような帯電防止用パターンＧＬ，ＧＬ，…を電源供給源（Ｖｃｃ）に接続した構成に於いても、静電気による放電電流を電源供給源の低インピーダンス回路上で確実に収束しディスチャージできることから、内部回路の動作駆動電圧並びに信号レベルに何ら影響を及ぼすことなく、安定した回路動作を維持することができる。
【００２２】
また、上記した実施形態に於いては、基板の端縁まで配設される、内部回路の信号路となるパターンに接続された電解鍍金用パターンＣＰ，ＣＰ，…に対して、帯電防止対策を施した場合を例に説明したが、把持部１１の間に存する基板２０の他方の面２０Ｂに配設される、信号路となる回路パターンに対しても、上記同様の帯電防止用パターンＧＬ，ＧＬ，…を配設することで、信号路となる回路パターンを確実に静電気の放電による障害から保護することができる。
【００２３】
尚、上記した実施形態では、説明を簡素にするため、一種のカード構造のみを例に、また簡単な回路パターンを例に示したが、図示したカードの形状、構造等に拘わらず、各種のカード型電子機器に本発明を適用することができる。
【００２４】
【発明の効果】
以上詳記したように本発明によれば、両面印刷回路基板を用いて構成されたカード型電子機器に於いて、簡単かつ安価な構成で、より効果の大きい静電気対策を施したカード型電子機器が提供できる。
【００２５】
また、本発明によれば、特に把持部に近い基板端縁のパターンに対して有効な静電気対策を施したカード型電子機器が提供できる。
更に、本発明によれば、特に回路基板の一方の面のみをカードケースで覆い、他方の面を保護膜でコーティングしてカード面を形成した小型で極薄のカード型電子機器に於いて、より効果の大きい静電防止対策を施したカード型電子機器が提供できる。
【図面の簡単な説明】
【図１】本発明の実施形態に於けるカード型電子機器の構成を示す図。
【図２】上記実施形態に於ける基板の他方の面のパターン構成例を示す図。
【図３】上記実施形態に於ける基板の一方の面のパターン構成例を示す図。
【図４】上記実施形態に於ける基板端部に於ける回路パターン配置例を示す図。
【図５】従来の基板構成説明するための基板の一方の面のパターン構成例を示す図。
【符号の説明】
１０…カードケース
１１…把持部
２０…基板（極薄両面印刷回路基板）
２０Ａ…基板の一方の面
２０Ｂ…基板の他方の面
２１…回路部品
３０…コーティング層
ＣＰ…電解鍍金用パターン
ＧＬ…帯電防止用パターン
ＴＰ…コンタクト端子
ＧＰ…グランドパターン

Claims (9)

  1. 両面印刷回路基板の部品実装面となる一方の面がカバー部材で覆われ、他方の面が外部接続端子を除いて保護膜によりコーティングされたカード型電子機器において、前記カバー部材の一端には把持部が設けられ、前記両面印刷回路基板の他方の面の前記把持部側の端部にはグランドパターン若しくは電源パターンに接続する帯電防止用の回路パターンを設けたことを特徴とするカード型電子機器。
  2. 両面印刷回路基板の一方の面に配設された信号パターンを有し、前記帯電防止用の回路パターンと前記保護膜の表面との距離を前記信号パターンと前記カバー部材表面との間の距離より短くしたことを特徴とする請求項１に記載のカード型電子機器。
  3. 前記信号パターンは前記帯電防止用の回路パターンに対応して前記両面印刷回路基板の一方の面の前記把持部側の端部に配設されることを特徴とする請求項２に記載のカード型電子機器。
  4. 前記帯電防止用の回路パターンは前記両面印刷回路基板を挟んで前記信号パターンの両側に配設されることを特徴とする請求項３に記載のカード型電子機器。
  5. 両面印刷回路基板を用いて構成されるカード型電子機器において、前記基板の一方の面に設けられた回路パターンおよびこの回路パターンに接続して前記基板の端縁に接するように配設された電解鍍金用の回路パターンと、前記基板の一方の面を覆いかつ一端に把持部が設けられたカバー部材と、前記基板の他方の面に設けられたグランドパターン若しくは電源パターン、およびこのグランドパターン若しくは電源パターンから延出して前記電解鍍金用の回路パターンに沿い前記基板の前記把持部側の端縁に接するように配設された帯電防止用の回路パターンとを具備したことを特徴とするカード型電子機器。
  6. 前記帯電防止用の回路パターンおよび前記電解鍍金用の回路パターンは夫々複数本からなり、前記電解鍍金用の回路パターンは前記基板を挟んで前記帯電防止用の回路パターンの間に位置して配設されることを特徴とする請求項５に記載のカード型電子機器。
  7. 前記電解鍍金用の回路パターンと前記帯電防止用の回路パターンとは互いに千鳥状に配設されることを特徴とする請求項６に記載のカード型電子機器。
  8. 一方の面に、信号路となる回路パターンおよびこの回路パターンに接続して前記一方の面の端縁に接するように配設された電解鍍金用の回路パターンを有し、他方の面に、グランドパターン若しくは電源パターン、およびこのグランドパターン若しくは電源パターンから延出して前記電解鍍金用の回路パターンに沿い前記他方の面の端縁に接するように配設された帯電防止用の回路パターンを有してなる回路基板と、
    前記回路基板の一方の面を覆い、前記帯電防止用の回路パターンが配設された端縁側の一端に把持部を有する保護カバーと、
    前記回路基板の他方の面に配設された回路パターンを覆う保護膜と、
    を具備したことを特徴とするカード型電子機器。
  9. 前記帯電防止用の回路パターンと前記保護膜表面との間の距離が、前記電解鍍金用の回路パターンと前記保護カバーとの間の距離より短いことを特徴とする請求項８に記載のカード型電子機器。
JP2001304575A 2001-09-28 2001-09-28 カード型電子機器 Expired - Fee Related JP3735553B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2001304575A JP3735553B2 (ja) 2001-09-28 2001-09-28 カード型電子機器
US10/252,798 US6784527B2 (en) 2001-09-28 2002-09-24 Electronic card formed of a double-sided printed circuit board with static electricity prevention circuit
KR1020020058246A KR100547963B1 (ko) 2001-09-28 2002-09-25 전자 카드
EP02021557A EP1298967B1 (en) 2001-09-28 2002-09-26 Electronic card
DE60228034T DE60228034D1 (de) 2001-09-28 2002-09-26 Elektronische Karte

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001304575A JP3735553B2 (ja) 2001-09-28 2001-09-28 カード型電子機器

Publications (2)

Publication Number Publication Date
JP2003108967A JP2003108967A (ja) 2003-04-11
JP3735553B2 true JP3735553B2 (ja) 2006-01-18

Family

ID=19124476

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001304575A Expired - Fee Related JP3735553B2 (ja) 2001-09-28 2001-09-28 カード型電子機器

Country Status (5)

Country Link
US (1) US6784527B2 (ja)
EP (1) EP1298967B1 (ja)
JP (1) JP3735553B2 (ja)
KR (1) KR100547963B1 (ja)
DE (1) DE60228034D1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3785083B2 (ja) * 2001-11-07 2006-06-14 株式会社東芝 半導体装置、電子カード及びパッド再配置基板
US6903935B1 (en) * 2004-07-16 2005-06-07 Tien-Tzu Chen Memory card with a static electricity conducting board
JP4564321B2 (ja) * 2004-09-30 2010-10-20 株式会社東芝 カード型電子機器
CN100416827C (zh) * 2006-05-18 2008-09-03 威盛电子股份有限公司 封装元件
JP4996193B2 (ja) * 2006-10-06 2012-08-08 ルネサスエレクトロニクス株式会社 配線基板、半導体パッケージ
BRPI0809049A2 (pt) * 2007-03-23 2014-09-02 Innovatier Inc Cartão eletrônico e respectivo método de fabrico
CA2908813A1 (en) * 2013-04-05 2014-10-09 Pny Technologies, Inc. Reduced length memory card
USD734756S1 (en) 2014-04-04 2015-07-21 Pny Technologies, Inc. Reduced length memory card
DE102015219979A1 (de) * 2015-10-14 2017-04-20 Conti Temic Microelectronic Gmbh Entstörmodul für einen elektrisch kommutierten Elektromotor, Verfahren zur Herstellung eines Entstörmoduls und Fahrzeug mit einem solchen Entstörmodul

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1204213A (en) * 1982-09-09 1986-05-06 Masahiro Takeda Memory card having static electricity protection
JPH0690872B2 (ja) * 1986-08-18 1994-11-14 東京電気株式会社 メモリ−カ−ド装置
JPH04345895A (ja) * 1991-05-22 1992-12-01 Hitachi Maxell Ltd メモリカード
JP2965183B2 (ja) * 1992-09-07 1999-10-18 ローム株式会社 Ｉｃカード
DE69318839T2 (de) * 1993-10-22 1998-11-12 Molex Inc System für Ableitung von elektrischen Ladungen in Verbindung mit Speicherkartensteckverbindern
JPH07302318A (ja) * 1994-03-09 1995-11-14 Seiko Epson Corp カード型電子装置
US5502620A (en) * 1994-03-11 1996-03-26 Molex Incorporated Grounded IC card
JPH08123929A (ja) * 1994-10-28 1996-05-17 Mitsubishi Plastics Ind Ltd Ｉｃメモリカード
US6150193A (en) * 1996-10-31 2000-11-21 Amkor Technology, Inc. RF shielded device
US6160705A (en) * 1997-05-09 2000-12-12 Texas Instruments Incorporated Ball grid array package and method using enhanced power and ground distribution circuitry
US6064113A (en) * 1998-01-13 2000-05-16 Lsi Logic Corporation Semiconductor device package including a substrate having bonding fingers within an electrically conductive ring surrounding a die area and a combined power and ground plane to stabilize signal path impedances
US6040622A (en) * 1998-06-11 2000-03-21 Sandisk Corporation Semiconductor package using terminals formed on a conductive layer of a circuit board
US6462273B1 (en) * 2001-03-16 2002-10-08 Micron Technology, Inc. Semiconductor card and method of fabrication

Also Published As

Publication number Publication date
EP1298967A2 (en) 2003-04-02
US20030141580A1 (en) 2003-07-31
DE60228034D1 (de) 2008-09-18
EP1298967A3 (en) 2005-03-30
EP1298967B1 (en) 2008-08-06
KR100547963B1 (ko) 2006-02-02
JP2003108967A (ja) 2003-04-11
US6784527B2 (en) 2004-08-31
KR20030028381A (ko) 2003-04-08

Similar Documents

Publication Publication Date Title
KR100769759B1 (ko) 반도체 메모리 카드 및 그 제조 방법
US6493198B1 (en) Electrostatic discharge protection device for a high density printed circuit board
UA47538C2 (uk) Сенсорний пристрій для сприймання біометричних ознак, зокрема відбитків пальців
JP3735553B2 (ja) カード型電子機器
US8154842B2 (en) Static-conducting sheet and electronic device using the same
JP3560599B2 (ja) 電子回路装置
US10068936B2 (en) Printed circuit board assembly forming enhanced biometric module and manufacturing method thereof
KR100426232B1 (ko) 전자 부품 및 상기 전자 부품에 내장된 보호 구조체의 용도
JPH1154237A (ja) 配線基板の放電構造
US7075017B2 (en) Wiring circuit board
CN101568228A (zh) 电子部件、电路基板及电路装置
KR20080018583A (ko) 정전하 방지 카메라모듈
US20090000810A1 (en) Printed circuit board
JPH06183189A (ja) Ｉｃカード用ｉｃモジュール
JP2003110202A (ja) カード型電子機器
JP2815225B2 (ja) 半導体装置およびその封止方法
JP2002171036A (ja) 多層基板
JPH0410559A (ja) 半導体パッケージ
KR20080056373A (ko) 접지부를 포함하는 디스플레이 모듈, 이의 제조 방법 및접지부의 형성방법
JPH0714933A (ja) Ｉｃカード用ｉｃモジュール
JP2000208669A (ja) ハイブリッド集積回路装置の構造
JPH09232714A (ja) プリント基板及びプリント基板の製造方法
KR20010018949A (ko) 반도체패키지용 회로기판
JPH07239479A (ja) 液晶表示素子
JPH06309523A (ja) メモリカード

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040907

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051018

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051024

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081028

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091028

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101028

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees