KR20010018949A - 반도체패키지용 회로기판 - Google Patents

Abstract

이 발명은 반도체패키지용 회로기판에 관한 것으로, 회로기판을 이용한 반도체패키지의 제조 공정중 그 회로기판이 해당 장비에 완벽히 접지될 수 있는 구조를 제공하여, 반도체칩이나 회로기판 등이 정전기에 의해 파손되는 현상을 미연에 방지하기 위해, 양측의 가장자리에 일정 구경의 인덱스홀이 구비된 수지층과; 상기한 수지층의 상면에 차후 반도체칩이 탑재될 수 있도록 형성된 칩탑재부와; 상기한 칩탑재부의 외주연에 방사상으로 미세하게 형성되어 가장자리까지 연장된 다수의 회로패턴과; 상기한 수지층의 하면에 차후 도전성볼이 융착되도록 어레이(array)되어 형성된 다수의 볼랜드와; 상기한 수지층 상면의 회로패턴과 수지층 하면의 볼랜드를 연결하는 도전성 비아홀과; 상기 수지층의 상,하면에 코팅되어 회로패턴을 외부환경으로부터 보호하고, 볼랜드는 외측으로 오픈되도록 하는 커버코트로 이루어진 회로기판에 있어서, 반도체패키지 제조 공정중 각 장비와 접촉되는 회로기판의 볼랜드가 형성된 면의 양측 가장자리를 따라서는 일정폭의 그라운드 메탈 라인이 형성되어, 각 장비에 넓은 면적으로 접지 가능하게 된 것을 특징으로 함.

Description

반도체패키지용 회로기판{circuit board for semiconductor package}

본 발명은 반도체패키지용 회로기판에 관한 것으로, 더욱 상세하게 설명하면 회로기판을 이용한 반도체패키지의 제조 공정중 그 회로기판이 해당 장비에 완벽히 접지될 수 있는 구조를 제공하여, 반도체칩이나 회로기판 등이 정전기에 의해 파손되는 현상을 미연에 방지할 수 있는 반도체패키지용 회로기판에 관한 것이다.

통상 반도체패키지용 회로기판은 반도체칩을 탑재하여 메인보드(main board)상에 지지 및 고정하고, 그 반도체칩과 메인보드 사이에서 소정의 전기적 신호를 매개해주는 역할을 한다. 이러한 반도체패키지용 회로기판은 통상 다수의 유닛이 하나의 스트립을 이루며, 반도체패키지 제조 공정 중에는 상기 스트립채로 이송 및 작업된다. 상기 각각의 회로기판 유닛은 통상 열경화성 수지층 또는 필름(film) 등을 중심으로 그 양면에 구리박막으로 된 도전성 회로패턴 및 볼랜드 등이 형성되어 있고, 양표면은 커버코트 등으로 코팅되어 이루어져 있다.

한편, 최근에 개발되는 반도체칩은 통상 구동 전압이 낮고 또한 허용되는 전압의 오차가 작으며, 회로패턴이 미세하게 형성되어 있음으로써, 반도체칩을 어셈블링(assembling)하는 공정 예를 들면, 와이어 본딩(wire bonding), 봉지(molding), 마킹(marking), 볼 범핑(ball bumping), 싱귤레이션(singulation)과 같은 공정에서 반도체칩이나 회로기판에 정전기가 축적된 후 일시에 방전되어 반도체칩 및 회로기판을 쉽게 파손시키는 문제가 빈번히 발생하고 있다.

이러한 대용량의 정전기 방전 현상은 모든 공정에서 발생 가능하지만, 특히 금형을 이용한 회로기판의 봉지 공정중 더욱 빈번히 발생하기도 한다. 즉, 폴리머 계열인 봉지재가 봉지 공정중 회로기판의 커버코트나 도전층(예를 들면, 신호용, 접지용 및 파워용 등의 회로패턴) 또는 반도체칩과 직접 마찰하게 됨으로써, 상기 회로기판이나 반도체칩 등에 정전기가 발생 및 축적된다. 이러한 회로기판은 다음 공정에 투입하기 위해 금형에서 빼내어야 하는데, 이때 상기 금형이나 다른 자재에 그 회로기판의 도전성 부분이 접촉하게 되면 갑작스런 정전기의 방전으로 반도체칩이나 회로기판이 파손되는 문제점이 있다.

이러한 문제를 해결하기 위해 종래에는 회로기판 유닛(2) 또는 스트립(100)에 별도의 도금된 인덱스홀(16)을 제공하거나 또는 그라운드플레이트(17)를 제공하였다.

이러한 회로기판 유닛(2) 또는 스트립(100)의 구조를 도3a 및 도3b를 참조하여 설명하면 다음과 같다. 여기서 회로기판중 반도체패키지 분야에 통상적으로 많이 사용되는 인쇄회로기판을 예로 한다.

먼저 수지층(도시되지 않음)을 중심으로, 그 상면에는 반도체칩이 실장될 수 있도록 대략 사각모양으로 칩탑재부(8)가 형성되어 있고, 상기 칩탑재부(8)의 주변에는 방사상으로 미세하고 촘촘한 도전성 회로패턴(10)이 형성되어 있다. 상기 회로패턴(10) 사이에는 상기 칩탑재부(8) 또는 회로패턴(10)중 접지용 회로패턴과 연결된 동시에 각 회로기판 유닛(2)의 가장자리에서부터 칩탑재부(8)를 향하여 봉지재가 흘러 들어가는 통로인 골드게이트(40)가 형성되어 있다. 상기 수지층 상면의 칩탑재부(8) 및 회로패턴(10)은 커버코트(6)로 코팅되어 있되, 상기 골드게이트(40) 및 차후 반도체칩과 전기적으로 접속되는 회로패턴(10)의 단부는 커버코트(6)가 코팅되지 않고 오픈(open)되어 있다. 한편, 상기 회로패턴(10)중 일정영역에는 수지층의 상부에서 하부를 향하여 도전성 비아홀(12)이 형성되어 있고, 상기 비아홀(12)에 연결된 채 상기 수지층의 하면에는 차후 도전성볼이 융착되도록 다수의 볼랜드(14)가 형성되어 있다. 또한 상기 볼랜드(14)를 제외한 수지층 하면 전체도 커버코트(6)가 코팅되어 있다.

도면중 미설명 부호 22는 각 회로기판 유닛(2)과 유닛(2) 사이에 일정 길이로 관통되어 형성된 슬롯이고, 미설명 부호 18은 상기 회로기판 스트립(100)이 낱개의 반도체패키지로 절단될 때 기준이 되는 싱귤레이션홀이며, 부호 16은 각종 장비에 회로기판을 고정시키거나 로딩시킬때 이용되는 인덱스홀이다.

여기서, 상기 인덱스홀(16)의 내벽은 도금되어 있으며, 이 인덱스홀(16)은 소정의 접지용 회로패턴(10)과 연결되어 있다. 또한 상기 인덱스홀(16)은 회로기판이 각 장비에 투입될 때마다 그 장비에 구비된 고정핀에 삽입된다. 따라서 금속성의 장비와 상기 회로기판의 인덱스홀이 자연스럽게 도통됨으로써, 회로기판이나 반도체칩에 발생되는 정전기가 장비쪽으로 방출되도록 도모하고 있다.

그러나 이는 상기 인덱스홀(16)이 각 장비의 고정핀 보다는 구경이 약간 더 큼으로써 그 고정핀에서 떨어지는 순간이나 다른 고정핀으로 이동하는 순간에 접지 상태가 불완전해지는 문제가 있고, 이로 인해 순간적으로 많은 량의 정전기가 방출될 소지가 있다.

한편, 상기 도금된 인덱스홀(16) 외에 도3b에 도시된 바와 같이 다수의 볼랜드(14)가 형성된 각각의 유닛(2)에 일정면적을 갖는 그라운드플레이트(17)를 형성함으로써, 회로기판을 해당 장비에 로딩하였을 때 상기 그라운드 플레이트(17)가 그 장비의 이송레일이나 안착부 등에 접지되도록 한 것도 있다. 물론, 상기 그라운드 플레이트(17)는 접지용 회로패턴과 접속되어 있다. 그러나 이때에도 회로기판 스트립의 워페이지(warpage) 발생시 상기 그라운드 플레이트가 장비와 완벽하게 접지되지 못함으로써 정전기에 의해 회로기판이나 반도체칩의 파손 현상이 빈번히 발생하는 문제점이 있다.(편의상 상기 도금된 인덱스홀과 그라운드 플레이트를 한 회로기판 스트립에 도시함)

따라서 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 발명한 것으로, 회로기판을 이용한 반도체패키지의 제조 공정중 그 회로기판이 해당 장비에 완벽히 접지되도록 하여, 반도체칩이나 회로기판 등이 정전기에 의해 파손되는 현상을 미연에 방지할 수 있는 반도체패키지용 회로기판을 제공하는데 있다.

도1은 본 발명의 제1실시예인 반도체패키지용 회로기판의 저면도이다.

도2는 본 발명의 제2실시예인 반도체패키지용 회로기판의 저면도이다.

도3a 및 도3b는 종래 정전기 방지를 위한 반도체패키지용 회로기판의 평면도 및 저면도이다.

- 도면중 주요 부호에 대한 설명 -

100; 회로기판 스트립(strip) 2; 회로기판 유닛(unit)

6; 커버코트(cover coat) 8; 칩탑재부

10; 회로패턴 12; 비아홀(via hole)

14; 볼랜드(ball land) 16; 인덱스홀(index hole)

18; 싱귤레이션홀(singulation hole) 22; 슬롯(slut)

40; 골드게이트(gold gate)

50; 그라운드 메탈 라인(ground metal line)

상기한 목적을 달성하기 위해 본 발명에 의한 반도체패키지용 회로기판은 양측의 가장자리에 일정 구경의 인덱스홀이 구비된 수지층과; 상기한 수지층의 상면에 차후 반도체칩이 탑재될 수 있도록 형성된 칩탑재부와; 상기한 칩탑재부의 외주연에 방사상으로 미세하게 형성되어 가장자리까지 연장된 다수의 회로패턴과; 상기한 수지층의 하면에 차후 도전성볼이 융착되도록 어레이(array)되어 형성된 다수의 볼랜드와; 상기한 수지층 상면의 회로패턴과 수지층 하면의 볼랜드를 연결하는 도전성 비아홀과; 상기 수지층의 상,하면에 코팅되어 회로패턴을 외부환경으로부터 보호하고, 볼랜드는 외부로 오픈되도록 하는 커버코트로 이루어진 회로기판에 있어서, 상기 회로기판의 볼랜드가 형성된 면으로서 반도체패키지 제조 공정중 해당 장비와 접촉되는 일측의 가장자리 전체에는 그 가장자리를 따라서 일정폭의 그라운드 메탈 라인이 형성되어, 해당 장비에 넓은 면적으로 접지 가능하게 된 것을 특징으로 한다.

여기서, 상기 그라운드 메탈 라인은 회로기판의 양측 가장자리에 형성하여 대략 레일(rail) 형상이 되도록 할 수 있다.

또한, 상기 회로기판은 슬롯을 중심으로 다수개가 연속적으로 연결되어 한 스트립을 이루며, 각각 대응되는 위치의 그라운드 메탈 라인은 모두 연결된 것을 구비할 수도 있다.

더불어, 상기 그라운드 메탈 라인은 회로기판 스트립의 모든 가장자리를 따라서 대략 일체의 사각띠 모양으로 형성할 수도 있다.

상기 그라운드 메탈 라인은 통상적인 회로패턴과 동일 재질로 형성함이 바람직하다.

한편, 상기 인덱스홀은 회로패턴중 접지라인과 연결되어 도금되어 있고, 상기 인덱스홀은 그라운드 메탈 라인 내측에 위치하도록 하여 상호 통전되도록 함이 바람직하다. 더우기, 상기 그라운드 메탈 라인에는 접지용, 신호용, 파워용 등의 모든 회로패턴이 교차하도록 하여 상호 통전되도록 함이 바람직하다.

상기와 같이 하여 본 발명에 의한 반도체패키지용 회로기판에 의하면, 일면의 일측 또는 양측 가장 자리 전체에 도전성의 그라운드 메탈 라인이 형성되어 있음으로써 반도체패키지의 제조 공정중 그 회로기판이 해당 장비에 완벽히 접지되고, 따라서 반도체패키지의 제조 공정중 발생되는 정전기가 각종 제조 장비를 통해 즉각적으로 방출된다. 결국, 상기 회로기판이나 그것에 탑재된 반도체칩은 정전기 축적 및 일시적 방출로 인한 파손 현상을 미연에 방지하게 된다.

이하 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.

도1은 본 발명의 제1실시예인 반도체패키지용 회로기판의 저면도이다.

먼저 본 발명의 회로기판 상면 구조는 종래와 동일하므로 본 발명의 요지를 흐리지 않토록 그 설명을 생략한다.

도시된 바와 같이 본 발명에 의한 회로기판 하면 구조는 수지층(도시되지 않음) 표면에 차후 도전성볼이 융착될 수 있도록 다수의 볼랜드(14)가 어레이(array)되어 형성되어 있고, 상기 볼랜드(14)를 제외한 수지층 표면은 커버코트(6)로 코팅되어 있다. 또한, 이러한 회로기판은 다수의 유닛(2)이 상,하 방향으로 길게 관통된 슬롯(22)을 중심으로 다수개가 연속적으로 연결되어 하나의 스트립(100)을 이루고 있으며, 각 유닛(2)마다 볼랜드(14) 영역 외측에 다수의 싱귤레이션홀(18)이 형성되어 있고, 상기 슬롯(22)의 상,하단 부근에는 해당 장비의 고정핀(도시되지 않음)에 삽입되어 회로기판 스트립(100)을 고정시키거나 이송시키는 인덱스홀(16)이 형성되어 있다.

한편, 상기 회로기판 스트립(100)은 반도체패키지 제조 공정중 각 장비의 이송레일 또는 안착부 등에 접촉되는 회로기판 스트립(100)의 가장자리를 따라서 일정폭의 그라운드 메탈 라인(50)이 형성되어 있다. 상기 그라운드 메탈 라인(50)은 회로기판 스트립(100)의 일측 가장자리에만 형성할 수도 있으나 도1에 도시된 바와 같이 회로기판 스트립(100)의 양측 가장자리에 모두 형성하여 대략 레일 형상이 되도록 할 수도 있으며, 이는 제한적이지 않다.

여기서, 상기 그라운드 메탈 라인(50)은 회로패턴(10)의 재질과 같은 재질 예를 들면 구리박막으로 형성함이 바람직하며, 때에 따라서는 그 위에 구리 도금을 적어도 1회 이상 더 형성하거나 또는 별도의 스퍼터링(sputtering)을 더 실시하여 그 두께를 증가시킬 수도 있다. 또한, 상기 그라운드 메탈 라인(50)의 높이는 커버코트(6) 높이와 같거나 또는 더 높게 형성할 수 있으며, 이는 제한적이지 않다. 심지어 상기 그라운드 메탈 라인(50)의 높이가 커버코트(6) 보다 낮을 경우라도, 상기 커버코트(6)의 높이는 무시할 수 있고, 또한 장비의 압력이나 자중에 의해 상기 그라운드 메탈 라인(50)은 자연스럽게 장비에 접지된다.

또한, 상기 그라운드 메탈 라인(50)에는 인덱스홀(16)이 위치되어 있으며, 상기 인덱스홀(16)과 그라운드 메탈 라인(50)은 통전 가능하게 되어 있다. 또한, 상기 인덱스홀(16)은 회로패턴(10)중 접지용 회로패턴(10)과 연결된 채 도금되어 있음으로써, 결국 모든 접지 신호는 상기 그라운드 메탈 라인(50)에 연결되고, 또한 정전기 역시 상기 그라운드 메탈 라인(50)쪽으로 흐르게 된다.

더불어, 상기 그라운드 메탈 라인(50)에는 접지용, 신호용, 파워용 등의 모든 회로패턴(10)이 통과함으로써, 접지용 회로패턴(10)뿐만 아니라, 반도체칩과 연결된 모든 신호용 회로패턴(10) 및 파워용 회로패턴(10)을 통하여서도 정전기가 상기 그라운드 메탈 라인(50)으로 전달되도록 할 수 있다.

도2는 본 발명의 제2실시예인 반도체패키지용 회로기판의 저면도이다.

도시된 바와 같이 본 발명의 제2실시예는 상기 제1실시예와 동일하며, 다만 상기 그라운드 메탈 라인(50)이 회로기판 스트립(100)의 가장자리 전체를 따라서 대략 사각띠 모양으로 형성되어 있다. 따라서, 제1실시예에서보다 장비와 접촉되는 그라운드 메탈 라인(50)의 면적이 더 넓어지게 됨으로써, 회로기판이나 반도체칩에 정전기를 축적시킬 확률을 그만큼 저하시키게 된다.

이상에서와 같이 본 발명은 비록 상기의 실시예에 한하여 설명하였지만 여기예만 한정되지 않으며, 본 발명의 범주 및 사상을 벗어나지 않는 범위내에서 여러가지로 변형된 실시예도 가능할 것이다. 예를 들면, 상기의 설명에서는 주로 인쇄회로기판을 예로 설명하였지만 회로패턴을 갖는 필름을 실시예로 할 수도 있을 것이다.

따라서, 본 발명에 의한 반도체패키지용 회로기판에 의하면 일면의 가장 자리에 도전성의 그라운드 메탈 라인이 형성되어 있음으로써 반도체패키지의 제조 공정중 그 회로기판이 해당 장비에 완벽히 접지되어, 반도체패키지의 제조 공정중 발생되는 정전기가 각종 제조 장비를 통해 즉각적으로 방출되는 효과가 있다.

따라서, 결국 상기 회로기판이나 그것에 탑재된 반도체칩은 정전기 축적 및 일시적 방출로 인한 파손 현상을 미연에 방지할 수 있는 효과가 있다.

Claims (4)

1. 양측의 가장자리에 일정 구경의 인덱스홀이 구비된 수지층과; 상기한 수지층의 상면에 차후 반도체칩이 탑재될 수 있도록 형성된 칩탑재부와; 상기한 칩탑재부의 외주연에 방사상으로 미세하게 형성되어 가장자리까지 연장된 다수의 회로패턴과; 상기한 수지층의 하면에 차후 도전성볼이 융착되도록 어레이(array)되어 형성된 다수의 볼랜드와; 상기한 수지층 상면의 회로패턴과 수지층 하면의 볼랜드를 연결하는 도전성 비아홀과; 상기 수지층의 상,하면에 코팅되어 회로패턴을 외부환경으로부터 보호하고, 볼랜드는 외부로 오픈되도록 하는 커버코트로 이루어진 회로기판에 있어서,

   상기 회로기판의 볼랜드가 형성된 면으로서 반도체패키지 제조 공정중 해당 장비와 접촉되는 일측의 가장자리 전체에는 그 가장자리를 따라서 일정폭의 그라운드 메탈 라인이 형성되어, 해당 장비에 넓은 면적으로 접지 가능하게 된 것을 특징으로 하는 반도체패키지용 회로기판.
2. 제1항에 있어서, 상기 그라운드 메탈 라인은 회로기판의 양측 가장자리에 형성된 것을 특징으로 하는 반도체패키지용 회로기판.
3. 제1항에 있어서, 상기 인덱스홀은 회로패턴중 접지라인과 연결되어 도금되어 있고, 상기 인덱스홀은 그라운드 메탈 라인 내측에 위치되어 상호 통전됨을 특징으로 하는 반도체패키지용 회로기판.
4. 제1항에 있어서, 상기 그라운드 메탈 라인에는 접지용, 신호용, 파워용 등의 모든 회로패턴이 연결된 것을 특징으로 하는 반도체패키지용 회로기판.