KR100325179B1 - 마이크로 비지에이 패키지 - Google Patents

마이크로 비지에이 패키지 Download PDF

Info

Publication number
KR100325179B1
KR100325179B1 KR1019990005378A KR19990005378A KR100325179B1 KR 100325179 B1 KR100325179 B1 KR 100325179B1 KR 1019990005378 A KR1019990005378 A KR 1019990005378A KR 19990005378 A KR19990005378 A KR 19990005378A KR 100325179 B1 KR100325179 B1 KR 100325179B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
elastomer
circuit board
adhesive member
package
Prior art date
Application number
KR1019990005378A
Other languages
English (en)
Other versions
KR20000056240A (ko
Inventor
김성광
서만철
Original Assignee
이중구
삼성테크윈 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이중구, 삼성테크윈 주식회사 filed Critical 이중구
Priority to KR1019990005378A priority Critical patent/KR100325179B1/ko
Publication of KR20000056240A publication Critical patent/KR20000056240A/ko
Application granted granted Critical
Publication of KR100325179B1 publication Critical patent/KR100325179B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)
  • Adhesives Or Adhesive Processes (AREA)

Abstract

마이크로 비지에이(μBGA; micro Ball Grid Array) 패키지(Package)가 개시된다. 개시된 마이크로 비지에이 패키지는, 반도체 칩이 장착되는 회로기판과, 상기 회로기판과 상기 반도체 칩 사이에 개재된 엘라스토머를 구비하는 마이크로 비지에이 패키지에 있어서, 상기 엘라스토머는, 상기 회로기판 위에 접착된 하부 접착부재와; 상기 반도체 칩의 하부면에 접착된 상부 접착부재와; 상기 상, 하부 접착부재 사이에 개재되고 적어도 하나 이상의 관통공이 형성된 베이스 필름;을 포함하는 것을 그 특징으로 한다. 본 발명에 따르면, 반도체 칩의 신뢰성 향상에 기여한다.

Description

마이크로 비지에이 패키지{Micro BGA package}
본 발명은 마이크로 비지에이(μBGA; micro Ball Grid Array) 패키지(Package) 제조방법에 관한 것으로서, 보다 상세하게는 엘라스토머(elastomer)의 구조가 개선된 마이크로 비지에이 패키지에 관한 것이다.
마이크로 비지에이 패키지는 플래시 메모리 분야에서 사용되고 있는 엘오시 패키지(LOC Package)의 대체용으로 사용되고 있다. 상기 마이크로 비지에이 패키지에서 특히 엘라스토머는 액상의 형태와, 필름(film)의 형태로 대별된다. 상기 액상 형태의 엘라스토머는 도팅(dotting) 형태로 부착되고, 상기 필름 형태의 엘라스토머는 펀칭(punching)으로 가공하여 부착된다.
도 1에는 마이크로 비지에이 패키지에 구비되는 엘라스토머(10)의 단면도가 개략적으로 도시되어 있다.
도면을 참조하면, 마이크로 비지에이 패키지에는, 일면에 소정의 회로 패턴과, 이 회로 패턴과 전기 도통 가능하게 솔더볼(solder ball)(미도시)이 형성되고, 타면에 반도체 칩(미도시)이 부착되는 회로기판(20)이 구비된다. 통상적으로 상기 회로기판(20)은 탭 테이프(TAB tape)를 스트립(strip) 크기로 커팅하여 사용된다. 그리고 상기 반도체 칩과 회로기판(20) 사이에는 엘라스토머(10)가 개재된다. 상기 엘라스토머(10)는 도 2에 도시된 바와 같이 소정의 베이스 필름(11)(base film)의 전후면에 부착된 상, 하부 접착부재(12, 13)가 부착된 형태로 즉 양면 테이프형태의 3층(three layers)으로 이루어진다.
그런데 마이크로 비지에이 패키지의 열 실험(heating test)시 예컨대 175℃/30sec로 상기 3층 형태의 엘라스토머(10)에 대해 열 실험을 실시하였다. 그 결과 도 1에 도시된 바와 같이 접착부재 특히 상기 회로기판(20)과 인접되어 부착된 하부 접착부재(13)에 다량의 버블(bubble)(14)이 발생한다. 이러한 버블(14)의 발생은 엘라스토머(10) 내부에 잔존하는 습기나, 상기 상, 하부 접착부재(12, 13)에 특히 상기 하부 접착부재에 함유된 용제(solvent)가 소정의 열을 받으면 버블(14)로 발전된다. 그리고 이러한 버블(14)은 하부 접착부재(13)와 베이스 필름(11)의 경계면에서 주로 발생한다.
한편 상기 하부 접착부재(13)의 위층에 설치된 베이스 필름(11)이 베리어(barrier) 역할을 하므로서 하부 접착부재(13)에 계속 잔존한다. 왜냐하면, 상부 접착부재(12)에 발생된 버블(14)은 대기중으로 방출되어 소실되는 반면에, 상기 하부 접착부재(13)에 발생한 버블(14)은 베이스 필름(11)의 베리어 역할로 인하여 방출되지 못하기 때문이다. 이로서 상기 엘라스토머(10)는 버블(14)로 인하여 부풀어오르게 됨에 따라 상기 반도체 칩의 신뢰성 문제에 나쁜 영향을 준다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 창출된 것으로서, 엘라스토머에 버블이 발생되지 않도록 하여 반도체 칩의 신뢰성을 확보할 수 있도록 하는 마이크로 비지에이 패키지를 제공하는데 그 목적이 있다.
도 1은 종래의 기술에 따른 마이크로 비지에이 패키지에 구비된 엘라스토머의 개략적인 단면도.
도 2는 도 1의 엘라스토머의 구성을 나타내 보인 분해 사시도.
도 3은 본 발명에 따른 마이크로 비지에이 패키지의 구성을 개략적으로 나타내 보인 단면도.
도 4는 도 3의 마이크로 비지에이 패키지에 구비된 엘라스토머의 구성을 나타내 보인 분해 사시도.
도 5 내지 도 7은 엘라스토머에 구비되는 베이스 필름의 다른 실시예들을 각각 나타내 보인 평면도.
<도면의 주요부분에 대한 부호의 설명>
30. 회로기판 31. 회로 패턴
32. 솔더볼 40. 엘라스토머
41. 상부 접착부재 42. 하부 접착부재
43, 44, 45, 46. 베이스 필름 43a, 44a, 45a, 46a. 관통공
51. 반도체 칩 52. 본딩 와이어
53. 몰딩재
상기와 같은 목적을 달성하기 위한 본 발명의 마이크로 비지에이 패키지는, 반도체 칩이 장착되는 회로기판과, 상기 회로기판과 상기 반도체 칩 사이에 개재된 엘라스토머를 구비하는 마이크로 비지에이 패키지에 있어서, 상기 엘라스토머는, 상기 회로기판 위에 접착된 하부 접착부재와; 상기 반도체 칩의 하부면에 접착된 상부 접착부재와; 상기 상, 하부 접착부재 사이에 개재되고 적어도 하나 이상의 관통공이 형성된 베이스 필름;을 포함하는 것을 그 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명하기로 한다.
도 3에는 본 발명에 따른 마이크로 비지에이 패키지의 구성을 나타낸 개략적인 단면도가 도시되어 있다.
도면을 참조하면, 본 발명에 따른 마이크로 비지에이 패키지는, 통상적으로 소정의 탭 테이프를 스트립 크기로 커팅하므로서 이루어진 회로기판(30)의 일면에는 소정의 회로 패턴(31)이 다수 형성되고, 상기 회로 패턴(31)과 전기 도통 가능하게 연결된 솔더볼(32)을 구비하며, 타면에는 엘라스토머(40)가 부착된다. 상기 엘라스토머(40)의 상부에는 소정의 정보가 저장된 반도체 칩(51)이 장착된다. 상기 반도체 칩(51)과 상기 회로기판(30)을 와이어 본딩에 의해 연결 가능하게 하는 본딩 와이어(52)가 설치된다. 상기 본딩 와이어(52)는 소정의 압착과 열을 재원으로 부착한다. 그리고 상기 반도체 칩(51)과 본딩 와이어(52)를 회로기판(30)상에 고정되게 하고 외부로부터 보호될 수 있도록 하는 몰딩재(53)가 상기 회로기판(30)상에 성형된다.
상기 엘라스토머(40)는 도 4에 도시된 분해도와 같이, 상기 회로기판(30)에 부착된 하부 접착부재(42)와, 상기 반도체 칩을 회로기판(30)상에 장착 가능하게 반도체 칩(51)의 하면과 접착되는 상부 접착부재(41)와, 상기 상, 하부 접착부재(41, 42) 사이에 개재되는 베이스 필름(43)으로 이루어진다. 즉 상기 엘라스토머(40)는 3층 형태로 이루어져 상기 반도체 칩(51)을 회로기판(30)상에 장착된다. 그리고 상기 베이스 필름(43)은 적어도 하나 이상의 관통공(43a)이 형성된다. 상기 관통공(43a)은 어떠한 형상으로도 성형이 가능하나, 가공이 용이하고 변형이 잘 되지 않도록 하기 위하여 원형으로 이루어지는 것이 바람직하다. 또한 상기 베이스 필름(43)에 형성된 관통공(43a)의 다른 실시예들로써, 도 5 내지 도 7에 도시된 바와 같이, 베이스 필름(44, 45, 46) 다양한 형태로 이루어질 수 있고, 상기 베이스 필름(44, 45, 46)에 형성된 관통공(44a, 45a, 46a)의 수량과 관통공(44a, 45a, 46a)의 형성 위치는 제한 받지 않는다. 따라서 도면에 도시된 상기의 실시예들은 각각의 실시예에 불과하며 또 다른 실시예가 얼마든지 가능하다.
상술한 바와 같이 구성된 본 발명에 따른 마이크로 비지에이 패키지에는 도 3 내지 도 4에 도시된 바와 같이, 적어도 하나 이상의 관통공(43a)이 형성된 베이스 필름(43)이 설치된 엘라스토머(40)가 구비되므로서 도 1에 도시된 바와 같이 상기 하부 접착부재(42)에 발생되는 버블(도 1의 14)이 억제될 뿐만 아니라 제거된다. 이를 보다 상세히 설명하면 다음과 같다.
상기 회로기판(30)상에 부착된 엘라스토머(40)에 회로기판(30)이나 반도체 칩(51)으로부터 발생된 열이 상기 상, 하부 접착부재(41, 42)에 다수의 버블(14)을 발생시킨다. 상기 상부 접착부재(41)에 발생된 버블(14)은 대기중으로 방출되고, 상기 하부 접착부재(42)에 발생된 버블(14)은 상기 베이스 필름(43)에 형성된 관통공(43a)을 통하여 상기 상부 접착부재(41)와 마찬가지로 대기중으로 방출된다. 따라서 상기 베이스 필름(43)에 형성된 관통공(43a)이 하부 접착부재(42)에 발생되는 버블(14)의 방출 경로가 된다.
상술한 바와 같은 본 발명에 따른 마이크로 비지에이 패키지는 다음과 같은 효과를 갖는다.
엘라스토머의 베이스 필름에 적어도 하나 이상의 관통공을 형성함으로써, 상기 엘라스토머의 접착부재에 발생되는 버블의 발생을 억제하거나 방출시킨다.
따라서 상기 엘라스토머가 버블로 인하여 부풀어오르는 현상이 억제됨으로써 엘라스토머상에 장착된 반도체 칩이 회로기판상에 안정되게 장착될 수 있도록 하며, 결과적으로 상기 반도체 칩의 신뢰성을 향상시키는데 효과가 있다.
본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 보호 범위는 첨부된 특허청구범위에 의해서만 정해져야 할 것이다.

Claims (1)

  1. 반도체 칩이 장착되는 회로기판과, 상기 회로기판과 상기 반도체 칩 사이에 개재된 엘라스토머를 구비하는 마이크로 비지에이 패키지에 있어서,
    상기 엘라스토머는,
    상기 회로기판 위에 접착된 하부 접착부재와;
    상기 반도체 칩의 하부면에 접착된 상부 접착부재와;
    상기 상, 하부 접착부재 사이에 개재되고 적어도 하나 이상의 관통공이 형성된 베이스 필름;을 포함하는 것을 특징으로 하는 마이크로 비지에이 패키지.
KR1019990005378A 1999-02-18 1999-02-18 마이크로 비지에이 패키지 KR100325179B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990005378A KR100325179B1 (ko) 1999-02-18 1999-02-18 마이크로 비지에이 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990005378A KR100325179B1 (ko) 1999-02-18 1999-02-18 마이크로 비지에이 패키지

Publications (2)

Publication Number Publication Date
KR20000056240A KR20000056240A (ko) 2000-09-15
KR100325179B1 true KR100325179B1 (ko) 2002-02-25

Family

ID=19574488

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990005378A KR100325179B1 (ko) 1999-02-18 1999-02-18 마이크로 비지에이 패키지

Country Status (1)

Country Link
KR (1) KR100325179B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100568767B1 (ko) * 2003-06-23 2006-04-07 앰코 테크놀로지 코리아 주식회사 박리 방지용 다층 접착필름

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH098186A (ja) * 1995-06-22 1997-01-10 Hitachi Ltd 半導体集積回路装置およびその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH098186A (ja) * 1995-06-22 1997-01-10 Hitachi Ltd 半導体集積回路装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100568767B1 (ko) * 2003-06-23 2006-04-07 앰코 테크놀로지 코리아 주식회사 박리 방지용 다층 접착필름

Also Published As

Publication number Publication date
KR20000056240A (ko) 2000-09-15

Similar Documents

Publication Publication Date Title
KR100618892B1 (ko) 와이어 본딩을 통해 팬 아웃 구조를 달성하는 반도체패키지
KR100546374B1 (ko) 센터 패드를 갖는 적층형 반도체 패키지 및 그 제조방법
US6798049B1 (en) Semiconductor package and method for fabricating the same
KR101146973B1 (ko) 패키지 프레임 및 그를 이용한 반도체 패키지
KR20020078931A (ko) 반도체패키지용 캐리어프레임 및 이를 이용한반도체패키지와 그 제조 방법
KR20060136262A (ko) 패키지 프레임 및 그를 이용한 반도체 패키지
US7554194B2 (en) Thermally enhanced semiconductor package
KR100325179B1 (ko) 마이크로 비지에이 패키지
KR100905786B1 (ko) 반도체 소자 및 이를 갖는 반도체 패키지
KR100393094B1 (ko) 지지각을 갖는 기판을 이용한 반도체 패키지
KR100474193B1 (ko) 비지에이패키지및그제조방법
JP2000082762A (ja) 半導体装置
KR100729080B1 (ko) 인쇄회로기판 및 이를 이용한 반도체패키지
KR100464562B1 (ko) 반도체 패키지
KR100400673B1 (ko) 반도체패키지용 인쇄회로기판
KR20060000729A (ko) 반도체 칩 패키지
KR100401141B1 (ko) 반도체 패키지 제조용 부재
KR100357879B1 (ko) 반도체 패키지용 인쇄회로기판
KR100357884B1 (ko) 반도체패키지용 회로기판
KR100388291B1 (ko) 반도체패키지 구조
KR100747996B1 (ko) 반도체 패키지
KR100235750B1 (ko) 반도체패키지
KR100222294B1 (ko) 반도체 패키지
KR100649865B1 (ko) 반도체 패키지 제조용 부재
KR200179997Y1 (ko) 반도체패키지의 히트슬러그 구조

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090202

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee