KR100357879B1 - 반도체 패키지용 인쇄회로기판 - Google Patents

Abstract

반도체 패키지용 정전 제거형 인쇄회로기판은, 반도체칩이 위치되도록 다수의 관통공이 행과 열을 지어 일정거리 이격된 채 군집되어 하나의 서브-스트립을 이루며, 상기 서브-스트립은 일정길이로 관통된 슬롯을 경계로 다수가 연결되어 하나의 메인-스트립을 형성하는 수지 기판과; 상기 각 서브-스트립의 수지기판의 상하면에 소정의 회로 패턴을 이루며 적어도 그라운드용 트레이스가 포함된 다수의 도전성 트레이스와; 상기 각 서브-스트립의 수지 기판의 상면 및 하면의 상기한 회로 패턴을 전기적으로 연결하며 적어도 하나의 그라운드용 비아홀을 포함하는 다수의 도전성 비아홀과; 상기 각 서브-스트립의 수지 기판의 회로 패턴상에 코팅되어 상기 다수의 도전성 트레이스 상호간을 절연 및 보호하는 커버코트와; 상기 그라운드용 트레이스에 의해 전기적으로 연결되며 상기 각 서브-스트립의 수지 기판 하면의 상기 다수의 관통공 외주연에 형성되는 다수의 그라운드 링과; 상기 하나의 그라운드 링과 그와 인접하는 그라운드 링을 각각 전기적으로 연결하는 연결수단과; 상기 그라운드 링과 전기적으로 연결되며 반도체 제조공정시 정전하의 축적을 회피하기 위한 상기 수지 기판의 가장자리에 위치하는 도전성 패드로 구성되며, 반도체 패키지로의 수지 몰딩시 고온고압의 용융된 몰딩 수지의 유입에 의하여 발생되는 정전하를 몰드로 즉시 방출시킬 수가 있으므로, 정전하의 축적에 따른 급격한 정전 방전에 의한 반도체 칩의 손상을 효과적으로 방지할 수 있다.

Description

반도체패키지용 인쇄회로 기판{Printed Circuit Board for Semiconductor Packages}

본 발명은 반도체 패키지용 인쇄회로기판에 관한 것이며, 더욱 상세하게는, 반도체 패키지로의 제조 공정시 정전하(static charge)의 축적을 방지함으로써 급격한 정전 방전(static discharge)에 의한 반도체 칩의 손상을 효과적으로 방지할 수 있는 반도체 패키지용 정전 제거형(static eliminating) 인쇄회로기판에 관한 것이다.

최근, 반도체칩의 급속한 고집적 소형화 및 고성능화 추세에 따라 전자 기기나 가전 제품들도 소형화 및 고성능화되어 가고 있으므로, 이러한 추세에 따라 반도체 패키지에 있어서도 고집적 소형화 및 고성능화된 반도체 칩의 성능이 최적하게 구현될 수 있도록 우수한 전기적 성능, 고방열성 및 입출력 단자 수의 대용량화가 요구되고 있다.

이러한 요구에 부응하여, 근년들어, 볼 그리드 어레이(BGA : Ball Grid Array) 반도체 패키지가 각광받고 있다. 이러한 BGA 반도체 패키지는 인쇄회로기판을 이용함으로써 전체적인 전기 회로의 길이를 단축시킬 수 있을 뿐만 아니라 파워나 그라운드 본딩 영역을 용이하게 도입할 수 있으므로 우수한 전기적 성능을 발현시키기에 용이하며, 입출력 단자수의 설계시 QFP(Quad Flat Package)의 경우보다 여유있는 간격으로 훨씬 많은 입출력 단자수를 제공할 수 있어서 패키지의 소형화에 적합한 장점을 갖고 있다.

도 2a 및 도 2b 는, 각각, 상기한 바와 같은 BGA 반도체 패키지의 제조에 이용되는 통상적인 인쇄회로기판(10′)의 평면도 및 저면도로서, 이를 참조하여 그 구조를 간단히 설명하기로 한다.

통상적으로, 인쇄회로기판(10′)은, 열경화성 수지 기판(도 3 의 도면 부호 6)과, 수지 기판(6)의 상하면에 소정의 회로 패턴을 이루는 다수의 도전성 트레이스(12)와, 수지 기판(6) 상면 중앙부의 반도체칩 탑재부(17)와, 수지 기판(6) 상하면의 다수의 도전성 트레이스(12)를 상호간에 각각 전기적으로 연결하는 다수의 도전성 비아홀(13)과, 수지 기판(6) 하면의 다수의 도전성 트레이스(12)에 각각 형성되는 다수의 솔더볼 랜드(14)와, 수지 기판(6) 상면 일측 코너부로부터 반도체칩 탑재부(17)까지 용융된 몰딩 컴파운드의 유입로가 되는 도전성 금속 박막으로 형성되는 몰드 런너 게이트(15)와, 다수의 도전성 트레이스(12)의 반도체칩 탑재부(17)에 인접한 단부 및 솔더볼 랜드(14)를 제외한 전 영역상에 코팅되어 다수의 도전성 트레이스(12) 상호간을 절연시킴과 아울러 유해한 외부 환경으로부터 보호하는 비도전성인 카버코트(16)로 구성된다.

여기서, 상기한 인쇄회로기판(10′)의 몰드 런너 게이트(15)는 소정의 그라운드용 도전성 트레이스(22)를 경유하여 반도체칩 탑재부(17) 외주연에 형성되는 그라운드용 링(25)에 전기적으로 연결되며, 반도체칩의 모든 그라운드부는 와이어에 의하여 그라운드용 링(25)에 전기적으로 연결된다. 이와 같이, 몰드 런너 게이트(15)에 반도체칩의 그라운드 신호를 전달하는 것에 의하여, 전압 강하 폭의 정밀 측정에 의한 도전성 트레이스(12)와 반도체칩의 와이어 본딩 불량 여부를 판정하거나 또는 공통의 그라운드 영역의 형성에 의한 회로 패턴의 최적한 확보가 가능하게된다.

도 2a 및 도 2b 중, 미설명 부호 18 은 스트립 형태의 인쇄회로기판(10′)을 장치내에서 용이하게 이송시키거나 고정시키기 위한 툴링 홀이고, 19 는 독립된 낱개의 반도체 패키지로 싱귤레이션(singulation)할 때의 기준점으로 이용되는 싱귤레이션용 홀이며, 19′는 싱귤레이션시의 가상 절단선이다.

위에서 설명한 바와 같은 일반적인 인쇄회로기판(10′)을 이용한 통상적인 볼 그리드 어레이 반도체 패키지(1)를 도 3 에 나타내며, 그 제조 방법을 통하여 그 구조를 간략히 설명하기로 한다.

이미 앞에서 설명한 바와 같은 구조의 스트립 형태로 된 인쇄회로기판(10′)상의 각각의 반도체칩 탑재부(17)에 접착층(도면부호 미부여)을 개재하여 반도체칩(40)을 접착시키는 반도체칩 실장 단계후, 커버코오트(16)가 코팅되어 있지 않은 도전성 트레이스(12)의 내측 단부와 반도체칩(40)을 전기적으로 연결하는 와이어 본딩 단계, 반도체칩(40) 및 와이어(50) 등을 외부 환경으로부터 보호하기 위한 수지 봉지부(70)를 형성시키는 몰딩 단계, 솔더볼 랜드(14)상에 외부 입출력 단자로서의 솔더볼(80)을 융착시키는 솔더볼 융착 단계 및, 스트립 형태로 된 인쇄회로기판(10′)상에 형성된 다수의 반도체 패키지를 소정의 크기로 절단하여 낱개의 완성된 반도체 패키지(1)로 분리하는 싱귤레이션 단계 등을 순차적으로 수행하는 것에 의하여, 도 3 에 나타낸 바와 같은 볼 그리드 어레이 반도체 패키지(1)가 구성된다.

상기한 바와 같은 반도체 패키지(1)의 제조를 위한 여러 단계중 몰딩 단계에있어서, 고온고압의 용융된 몰딩 수지(도면부호 미부여)는 캐비티(도면부호 미부여)내에 위치하는 인쇄회로기판(10′)상의 반도체 칩(40) 및 도전성 와이어(50) 등에 강하게 마찰된다. 따라서, 이러한 강한 마찰로 인해 반도체 칩(40), 도전성 와이어(50), 인쇄회로기판(10′)의 표면 등에는 정전기가 유도되어 많은 양의 정전하가 축적되는 현상이 필연적으로 발생한다.

종래와 같이 반도체 칩의 구동 전압이 높거나 허용되는 구동 전압의 오차가 큰 경우 또는 반도체 칩내의 회로 패턴이 비교적 미세하지 않은 경우에는 상기한 바와 같은 정전하의 축적 및 급격한 방전이 별 영향을 미치지 않았지만, 현재와 같이 반도체칩의 구동 전압이 상당히 낮거나 구동 전압의 허용 오차가 상당히 작고, 회로 패턴이 대단히 미세한 경우에는 상기한 바와 같은 정전하의 축적에 따른 급격한 방전은 즉각적인 반도체칩의 손상으로 이어지게 된다.

즉, 반도체 칩이나 도전성 와이어 등에 축적되어 있던 정전하가 완성된 반도체 패키지를 몰드로부터 꺼낼 때 또는 다른 공정에서의 작업 설비와 접촉시 상기 한 정전하가 일시에 방전됨으로써 반도체 칩의 전극이 타버리거나 또는 반도체 칩내의 미세한 회로 패턴이 타버리게 되는 심각한 문제가 발생하게 되며, 이러한 문제는 반도체칩의 고집적 소형화 및 고성능화가 더욱 더 요구되고 있는 오늘날, 더욱 더 중요한 문제로 대두되고 있다.

또한, 수지 몰딩시, 용융수지와의 마찰에 인한 정전하 출력을 방지하기 위하여, 반도체칩이 위치되도록 다수의 관통공이 행과 열을 지어 일정거리 이격된 채 군집되어 스트립 형태로 된 메트릭스 타입의 회로기판에 적용하는 디자인은 아직개발 되어 있지 않은 상태이다.

본 발명의 목적은, 상기한 바와 같은 종래의 문제점을 해소하기 위한 것으로서, 매트릭스 타입의 회로 기판에 있어서, 서브-스트립의 하나의 그라운드 링과 그와 인접하는 각각의 그라운드 링을 전기적 연결수단에 의해 전기적으로 연결하는 것에 의해, 반도체 패키지로의 제조 공정시 정전하의 축적을 방지함으로써 급격한 정전 방전에 의한 반도체 칩의 손상을 효과적으로 방지할 수 있는 반도체 패키지용 정전 제거형 인쇄회로기판을 제공하는 것이다.

본 발명의 다른 목적은, 서브-스트립의 하나의 그라운드 링과 그와 인접하는 각각의 서브-스트립의 그라운드 링을 전기적으로 연결하는 것에 의해, 제조공정이 보다 단축되고 생산성의 향상을 도모할 수 있으며, 원가 절감을 이룰 수 있는 정전 제거형 인쇄 회로 기판을 제공하는 것이다.

도1a 및 도 1b는 본 발명에 의한 반도체패키지용 인쇄회로 기판을 도시한 평면도 및 저면도이다.

도 2a 및 2b는 각각 종래의 인쇄회로기판의 평면도 및 저면도

도 3은 종래의 인쇄회로기판이 적용된 볼 그리드 어레이 반도체 패키지의 단면도

- 도면중 주요부에 대한 부호의 설명 -

- 도면중 주요 부호에 대한 설명 -

100; 섭스트레이트(substrate) 2; 서브-스트립(sub-strip)

4; 메인-스트립(main-strip) 6; 수지층

8; 관통공 12; 본드핑거(bond finger)

14; 볼랜드(ball land) 16; 커버코트(cover coat)

22; 그라운드플랜(ground plane) 24; 도전성 연결수단

25; 그라운드링(ground ring) 26; 슬롯(slot)

28; 인덱스홀(index hole)

상기한 목적을 달성하기 위해 본 발명에 의한 반도체패키지용 인쇄회로 기판은 반도체칩이 위치되도록 다수의 관통공이 행과 열을 지어 일정거리 이격된 채 군집되어 하나의 서브-스트립을 이루며, 상기 서브-스트립은 일정길이로 관통된 슬롯을 경계로 다수가 연결되어 하나의 메인-스트립을 형성하는 수지 기판과; 상기 각 서브-스트립의 수지기판의 상하면에 소정의 회로 패턴을 이루며 적어도 그라운드용 트레이스가 포함된 다수의 도전성 트레이스와; 상기 각 서브-스트립의 수지 기판의 상면 및 하면의 상기한 회로 패턴을 전기적으로 연결하며 적어도 하나의 그라운드용 비아홀을 포함하는 다수의 도전성 비아홀과; 상기 각 서브-스트립의 수지 기판의 회로 패턴상에 코팅되어 상기 다수의 도전성 트레이스 상호간을 절연 및 보호하는 커버코트와; 상기 그라운드용 트레이스에 의해 전기적으로 연결되며 상기 각 서브-스트립의 수지 기판 하면의 상기 다수의 관통공 외주연에 각각 형성되는 다수의 그라운드 링과; 상기 하나의 그라운드 링과 그와 인접하는 그라운드 링을 각각 전기적으로 연결하는 연결수단과; 상기 그라운드 링과 전기적으로 연결되며 반도체 제조공정시 정전하의 축적을 회피하기 위한 상기 수지 기판의 가장자리에 위치하는 도전성 패드로 구성되는 것을 특징으로 한다.

상기 연결 수단은 상기 그라운드 링의 각 코너부에서 그라운드 링과 그라운드 링을 연결되며, 그 연결 형태가 X 자형을 이루는 것이 바람직하다.

상기와 같이 하여 본 발명에 의한 정전 제거형 인쇄회로 기판에 의하면 하나의 그라운드 링과 그와 인접하는 그라운드 링을 각각 전기적으로 연결하는 연결수단을 구비하고, 서브-스트립의 상기 링과 전기적으로 연결되는 상기 수지 기판의 가장자리에 위치하는 도전성 패드를 구비하는 것에 의해 정전기의 일시적 방전에 의한 반도체칩의 파손 및 인쇄회로 기판의 회로패턴 파손 등 여러 문제를 제거할 수 있다.

이하 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.

도1a 및 도 1b는 본 발명에 의한 반도체패키지(200)용 인쇄회로 기판(100)를도시한 평면도 및 저면도이다.

먼저 대략 직사각형 모양의 수지 기판(6)을 기본 재료로 하여, 반도체칩(도시되지 않음)이 위치되도록 다수의 관통공(8)이 매트릭스(matrix) 형상으로 행과 열을 지어 일정 거리 이격된 채 군집되어 하나의 서브-스트립(2)을 이루고 있다. 다시 상기 서브-스트립(2)은 세로 방향으로 일정 길이 관통된 슬롯(26)을 경계로 다수가 가로 방향으로 연결되어 하나의 메인-스트립(4)을 이루고 있다.

상기 각각의 서브-스트립(2)내의 관통공(8) 외주연인 수지 기판(6) 표면에는 차후 반도체칩(도면부호 미부여)과 접속수단(도면부호 미부여), 예를 들면 골드와이어(gold wire)나 알루미늄와이어(aluminum wire) 같은 전기적 접속수단으로 접속되도록 본드핑거(12)가 형성되어 있고, 또한 차후 도전성볼(48) 예를 들면 솔더볼(solder ball) 등이 융착되도록 상기 본드핑거(12)에 연결되어 볼랜드(14)가 형성되어 있다. 여기서 상기 본드핑거(12) 및 볼랜드(14) 등을 도전성 트레이스로 정의한다.

상기 수지 기판(6) 및 회로패턴의 표면에는 상기 본드핑거(12) 및 볼랜드(14)가 외부로 오픈(open, 개방)되도록 고분자 수지인 커버코트(16)가 코팅되어 있으며, 이러한 커버코트(16)는 회로패턴을 외부 환경으로부터 보호함은 물론 전체적인 인쇄회로 기판(100)의 강성을 확보하게 된다.

한편, 상기 각 관통공(8)의 외주연인 수지 기판(6)에 도전성 그라운드 링(25)이 대략 사각링 모양으로 형성되어 있으며, 이 그라운드링(25)은 적어도 한개 이상의 그라운드용 도전성 트레이스와 전기적으로 연결되어 있으며, 각 그라운드 링 사이를 도전성 연결수단(24)에 의해 전기적으로 연결되어 있다. 이를 좀더 자세히 설명하면, 상기 그라운드링(25)은 상기 본드핑거(12) 및 볼랜드(14)를 포함하는 도전성 트레이스가 형성된 면의 반대면에 형성되어 있으며, 회로패턴과 비아홀(도시되지 않음) 등으로 연결되어 있고, 하나의 그라운드 링(25)의 네 개의 코너부에서 인접하는 그라운드 링 사이를 도전성 연결수단(24)에 의해 X자 형태로 연결되어 있다. 이와 같은 다수의 그라운드링(25) 및 다수의 X자형 도전성 연결수단(24)은 반도체칩(42)의 접지는 물론 전체적인 인쇄회로 기판(100)의 강성을 향상시키게 된다. 또한 상기 그라운드링(25)은 그 표면을 커버코트(16)로 코팅하거나, 또는 코팅하지 않은 채 다만 접착제로 수지 기판(6) 표면에 접착시켜 놓을 수도 있으며, 이는 당업자의 선택사항에 불과하다.

더불어, 상기 인쇄회로 기판(100)의 가장자리에 위치하는 수지 기판(6)의 표면의 가장자리에는 일정면적을 갖는 도전성 APMP(Au Plated Metal Plane) 패드(22)이 형성되어 있고, 상기 APMP(Au Plated Metal Plane) 패드(22)는 커버코트에 의해 오픈되어 있으며, 또한 다수의 X자형 도전성 연결수단(24)에 의해 전기적으로 연결된 상기 그라운드링(25)과 전기적으로 연결되어 있다. 상기 APMP(Au Plated Metal Plane) 패드(22)는 상기 그라운드링(25)과 다르게 수지 기판(6)의 양면에 형성할 수 있다. 따라서, 상기 APMP 패드는 반도체 제조 공정중, 특히, 몰딩시 몰드와 당접되어 정전기를 보다 용이하게 외부로 방출시킬 수 있게 된다.

여기서, 상기 본드핑거(12) 및 볼랜드(14)를 포함하는 도전성 트레이스, 그라운드링(25), 도전성 연결수단(24) 및 APMP(Au Plated Metal Plane) 패드(22) 등은 구리(Cu) 박막으로 형성함이 바람직하지만, 상기 재질로만 한정하는 것은 아니며 도전성 물질이면 어떤 것을 사용하여도 무방하다.

도면중 미설명 부호 28은 인쇄회로 기판(100)를 각종 제조 장비에 로딩(loading) 및 고정하기 위한 인덱스홀이다.

이상에서와 같이 본 발명은 비록 상기의 실시예에 한하여 설명하였지만 여기예만 한정되지 않으며, 본 발명의 범주 및 사상을 벗어나지 않는 범위내에서 여러가지로 변형된 실시예도 가능할 것이다.

상기와 같이 하여 본 발명에 의한 반도체패키지용 정전제거형 인쇄회로 기판 에 의하면,하나의 그라운드 링과 그와 인접하는 그라운드 링을 각각 전기적으로 연결하는 연결수단을 구비하고, 서브-스트립의 상기 링과 전기적으로 연결되는 상기 수지 기판의 가장자리에 위치하는 도전성 패드를 구비하는 것에 의해 정전기의 일시적 방전에 의한 반도체칩의 파손 및 인쇄회로 기판의 회로패턴 파손 등 여러 문제를 제거할 수 있다.

Claims (2)

1. 반도체칩이 위치되도록 다수의 관통공이 행과 열을 지어 일정거리 이격된 채 군집되어 하나의 서브-스트립을 이루며, 상기 서브-스트립은 일정길이로 관통된 슬롯을 경계로 다수가 연결되어 하나의 메인-스트립을 형성하는 수지 기판과;

   상기 각 서브-스트립의 수지기판의 상하면에 소정의 회로 패턴을 이루며 적어도 그라운드용 트레이스가 포함된 다수의 도전성 트레이스와;

   상기 각 서브-스트립의 수지 기판의 상면 및 하면의 상기한 회로 패턴을 전기적으로 연결하며 적어도 하나의 그라운드용 비아홀을 포함하는 다수의 도전성 비아홀과;

   상기 각 서브-스트립의 수지 기판의 회로 패턴상에 코팅되어 상기 다수의 도전성 트레이스 상호간을 절연 및 보호하는 커버코트와;

   상기 그라운드용 트레이스에 의해 전기적으로 연결되며 상기 각 서브-스트립의 수지 기판 하면의 상기 다수의 관통공 외주연에 각각 형성되는 다수의 그라운드 링과;

   상기 하나의 그라운드 링과 그와 인접하는 그라운드 링을 각각 전기적으로 연결하는 연결수단과;

   상기 그라운드 링과 전기적으로 연결되며 반도체 제조공정시 정전하의 축적을 회피하기 위한 상기 수지 기판의 가장자리에 위치하는 도전성 패드로 구성되는 것을 특징으로 하는 반도체패키지용 인쇄회로 기판.
2. 제1항에 있어서, 상기 연결 수단이 상기 그라운드 링의 각 코너부에서 그라운드 링과 그라운드 링을 연결하여, 그 연결 형태가 X 자형을 이루는 것을 특징으로 하는 반도체패키지용 인쇄회로 기판.