KR100331071B1 - 반도체 패키지용 인쇄회로기판의 몰딩 방법 - Google Patents

Abstract

본 발명은 반도체 패키지용 인쇄회로기판의 몰딩 방법에 관한 것으로, 대략 사각 형상의 수지기판 외주연에는 중앙부를 향하여 몰딩컴파운드가 흘러가도록 골드 게이트가 형성되어 있고, 상기 골드 게이트의 연장선인 수지기판의 중앙부에는 반도체 칩이 접착되어 있는 인쇄회로기판을 준비하는 단계와; 상기 인쇄회로기판의 반도체 칩이 위치하도록 사각 홈 형태의 캐비티가 형성되고, 상기 캐비티 일측에서 외주연을 향하여는 인쇄회로기판의 골드 게이트에 대응하는 위치에 홈 형태로 런너가 형성되고, 상기 런너의 외주연에는 하부로 돌출된 돌기부가 형성된 대략 사각 형상의 상금형과 인쇄회로기판이 탑재되는 평면상의 하금형을 준비하는 단계와; 상기 하금형상에 인쇄회로기판을 탑재하고, 상기 인쇄회로기판 상부에는 상금형을 위치시키되, 상기 상금형의 캐비티에 반도체 칩이 위치하도록 하고 상기 상금형의 런너에 인쇄회로기판의 골드 게이트가 위치하도록 하며, 상기 상금형의 런너에 형성된 돌기부는 인쇄회로기판의 골드 게이트에 접촉하도록 한 상태에서, 상기 런너를 통하여 캐비티로 몰딩컴파운드를 주입하여 몰딩하는 단계로 이루어짐으로써, 상기 반도체 칩에 유기되는 정전기가 상기 골드 게이트, 돌기부 및 상금형을 통하여 외부로 유출되도록 한 것을 특징으로 한다.

Description

반도체 패키지용 인쇄회로기판의 몰딩 방법

본 발명은 반도체 패키지용 인쇄회로기판의 몰딩 방법에 관한 것으로, 보다 상세하게 설명하면 반도체 패키지용 인쇄회로기판의 몰딩시에 정전기 축적 현상을 제거함으로써 급격한 정전기 방전에 의한 반도체 칩의 손상을 방지할 수 있는 반도체 패키지용 인쇄회로기판의 몰딩 방법에 관한 것이다.

통상 반도체 패키지는 보다 빠르게, 보다 작게, 아울러 보다 싸게라는 삼각축안에서 발전하고 있다. 회로가 더욱 미세화됨과 동시에 고성능화되어 가는 반도체 칩의 성능을 효율적으로 발현시키기 위해서는 통상적으로 전기적 성능이 우수하고, 고방열성이며, 대용량의 입출력핀수를 수용할 수 있는 반도체 패키지가 요구되고 있다. 이중에서도 특히 대용량의 입출력핀수를 갖는 인쇄회로기판을 이용한 BGA 반도체 패키지나 PBGA 반도체 패키지가 최근 많이 이용되고 있는 반도체 패키지중의 하나이다. 상기 BGA 또는 PBGA 반도체 패키지는 인쇄회로기판을 이용함으로써전체적인 전기회로의 길이를 단축시킬 수 있을 뿐만 아니라 파워나 그라운드 본딩 영역을 용이하게 도입할 수 있음으로써 탁월한 전기적 성능을 발현시킬 수 있고, 또한 입출력핀수의 설계시에 QFP(Quad Flat Package)와 같은 제약없이 보다 여유있는 간격으로 보다 많은 입출력핀수를 제공할 수 있는 장점이 있음으로써 차세대 반도체 패키지로 부각되고 있다.

이러한 반도체 패키지 및 인쇄회로기판의 일반적인 구조를 도1 내지 도4에 도시하였으며, 이를 참조하여 그 구조를 간단히 설명하면 다음과 같다.

먼저 인쇄회로기판(10)은 열경화성의 수지기판(11)과, 상기 수지기판(11)의 상,하부에 구리 박막으로 형성된 소정의 회로패턴(12)과, 상기 수지기판(11)의 상부 중앙에 반도체 칩(21)이 접착되도록 대략 사각형으로 형성된 칩 탑재부(16)와, 상기 수지기판(11) 상,하부의 회로패턴(12)을 연결하는 전도성 비아홀(13)과, 상기 수지기판(11) 하부의 회로패턴(12)에 형성된 다수의 솔더 볼 랜드(14)와, 상기 수지기판(11)의 상면 외주연에서 칩 탑재부(16)까지 몰딩컴파운드가 용이하게 주입될 수 있도록 형성된 골드 게이트(17)와, 상기 회로패턴(12)의 소정부분 및 골드 게이트(17)와 하부의 솔더 볼 랜드(14) 등을 제외한 전체 영역이 코팅되어 인쇄회로기판(10)을 외부의 열이나 화학 용액 등으로부터 보호하는 비전도성의 솔더 마스크(15)로 이루어져 있다.

도1중 미설명부호 18은 스트립 형태의 인쇄회로기판(10)을 장비내에서 용이하게 이송시키기 위한 가이드 홀이고, 19는 독립된 반도체 패키지(20)로 싱귤레이션할 때 기준위치로 이용되는 싱귤레이션 홀이며, 17은 차후에 몰딩 컴파운드가 흘러들어가는 통로 및 반도체 칩의 그라운드 영역과 접지되는 골드 게이트이다.

이러한 인쇄회로기판(10)을 이용한 한 예로서 BGA 반도체 패키지(20)의 구조를 도2에 도시하였으며, 이것의 구조는 인쇄회로기판(10)과, 상기 인쇄회로기판(10)의 칩 탑재부(16)에 접착제로 접착된 반도체 칩(21)과, 상기 반도체 칩(21)과 인쇄회로기판(10)의 회로패턴(12)을 전기적으로 연결하는 전도성 와이어(22)와, 마더보드 등에의 입출력 단자로 사용하기 위해 인쇄회로기판(10)의 솔더 볼 랜드(14)에 융착된 솔더 볼(24)과, 상기 인쇄회로기판(10)상의 반도체 칩(21), 전도성 와이어(22), 회로패턴(12) 등을 외부의 환경으로부터 보호하기 위해 상면을 몰딩컴파운드로 몰딩하여 형성된 몸체(23)로 이루어져 있다.

한편, 상기 인쇄회로기판(10)을 이용한 반도체 패키지(20)의 제조 방법을 간단히 설명하면 반도체 웨이퍼 상에 형성된 다수의 반도체 칩(21)들을 개개의 칩으로 절단하여 그 중에서 양품의 반도체 칩(21)과 불량의 반도체 칩(21)을 분류하는 절단 공정과, 분류된 양품의 반도체 칩(21)들을 접착제가 도포된 인쇄회로기판(10) 상의 칩 탑재부(16)에 접착시키는 반도체 칩(21) 접착 공정과, 상기 칩 탑재부(16) 상에 접착된 반도체 칩(21)과 인쇄회로기판(10)상의 회로패턴(12)들을 전기적으로 본딩시키는 와이어 본딩 공정과, 와이어 본딩이 완료된 상기 반도체 칩(21)과 인쇄회로기판(10)을 금형에 안치시킨 상태에서 몰딩컴파운드로 소정 영역을 몰딩하여 몸체(23)를 형성하는 몰딩 공정과, 몰딩이 완료된 인쇄회로기판(10)의 저면 등에 솔더 볼(24)을 고온에서 융착시킴으로써 외부 입/출력 단자로 사용하는 솔더볼 융착 공정과, 상기 인쇄회로기판(10)에서 각 몸체(23)를 중심으로 소정 부분을 절단하여, 다수의 독립된 반도체 패키지(20)로 완성시키는 싱귤레이션 공정등으로 이루어져 있다.

여기서 상기 몰딩 공정은 도5 및 도6에 도시한 바와 같이 상금형(30)과 하금형(40)을 이용하게 된다.

통상 상금형(30)에는 인쇄회로기판(10)의 반도체 칩(21), 전도성 와이어(22) 등이 위치하도록 사각 홈 형태의 캐비티(31)가 형성되어 있고, 상기 캐비티(31)의 일측에는 몰딩컴파운드가 그 캐비티(31)로 용이하게 주입되도록 외주연을 향하여 길게 연장된 홈 형태의 런너(32)가 형성되어 있다. 상기 런너(32)는 인쇄회로기판(10)의 골드 게이트(17)와 대응하는 위치에 형성되어 있음으로써 몰딩컴파운드는 상기 상금형(30)의 런너(32)와 인쇄회로기판(10)의 골드 게이트(17) 상에 형성된 공간을 통해서 각각의 캐비티(31)로 주입된다.

한편, 상기 인쇄회로기판(10)의 상,하부는 전술한 바와 같이 비전도성의 솔더 마스크(15)가 코팅되어 있음으로써, 상,하 금형과는 전기적으로 오픈되어 있는 상태이다. 예를 들면, 도6에 도시한 바와 같이 전도성의 골드 게이트(17) 두께가 비전도성의 솔더 마스크(15) 두께보다게 형성되어 있음으로써 반도체 칩(21)의 그라운드 영역과 연결되어 있는 골드 게이트(17)는 금형과 전기적으로 오픈되어 있는 상태이다.

한편, 상기 몰딩 공정에 있어서, 몰딩컴파운드는 고온고압으로 상금형(30)의 런너(32)와 인쇄회로기판(10)의 골드 게이트(17) 사이에 구비된 통로를 따라서 각각의 캐비티(31)로 흘러들어가게 됨으로써, 상기 몰딩컴파운드는 캐비티(31) 내측에 위치되는 인쇄회로기판(10)상의 반도체 칩(21), 전도성 와이어(22) 등에 강하게 마찰된다. 이때 상기 마찰로 인해 반도체 칩(21), 전도성 와이어(22), 인쇄회로기판(10)의 표면 등에는 많은 량의 정전기가 유도 및 축적되는 현상이 발생한다.

종래와 같이 반도체 칩의 구동 전압이 높거나 허용되는 구동 전압의 오차가 큰 경우 또는 반도체 칩내의 회로패턴 굵기가 클 경우에는 상기와 같은 정전기 축적이 별 영향을 미치지 않았지만, 현재와 같이 반도체 칩의 구동 전압이 낮거나 또는 허용되는 구동 전압의 오차가 작고, 회로패턴이 미세한 상태에서는 상기 정전기 축적으로 반도체 칩이 쉽게 파손되는 문제점이 대두되고 있다.

즉, 상기 반도체 칩이나 전도성 와이어 등에 축적되어 있던 정전기가 금형에서 꺼내어질 때 또는 타공정에서 다른 장비와 접촉하여 상기 정전기가 일시에 방전됨으로써 반도체 칩의 전극이 타버리거나 또는 반도체 칩내의 미세한 회로패턴이 타버리는 문제가 빈번하게 발생하게 된 것이다.

이와 같은 정전기 축적 문제는 반도체 칩의 설계 기술이 고도로 발전할수록 더욱 큰 문제점으로 대두되고 있으며, 현재 시급히 해결하여할 할 과제 중의 하나이다.

본 발명의 목적은, 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로, 인쇄회로기판의 골드 게이트가 반도체 칩의 그라운드(최저전위기준)와 연결되어 있는 점에 착안하여 금속성의 금형(이 금형은 대지의 그라운드에 접지됨)이 상기 골드 런너에 전기적으로 접지되도록 함으로써, 반도체 패키지용 인쇄회로기판의몰딩중에 정전기가 유기되지 않토록 하여 급격한 정전기의 방전에 의한 반도체 칩의 손상을 방지함은 물론 다른 공정에서도 정전기에 의한 영향을 초기에 제거할 수 있는 반도체 패키지용 인쇄회로기판의 몰딩 방법을 제공하는데 있다.

도1은 일반적인 반도체 패키지용 인쇄회로기판을 도시한 평면도이다.

도2는 일반적인 인쇄회로기판을 이용한 반도체 패키지의 한예를 도시한 단면도이다.

도3은 인쇄회로기판의 골드 게이트 주변부를 확대 도시한 평면도이다.

도4는 인쇄회로기판의 골드 게이트 주변부를 확대 도시한 단면도이다.

도5는 인쇄회로기판을 몰딩하는 금형중 상금형을 도시한 저면 사시도이다.

도6은 하금형과 상금형 사이에 위치한 인쇄회로기판의 골드 게이트 주변부를 확대 도시한 단면도이다.

도7은 본 발명에 의한 금형중 상금형을 도시한 저면 사시도이다.

도8은 본 발명에 의한 하금형과 상금형 사이에 위치한 인쇄회로기판의 골드 게이트 주변부를 확대 도시한 단면도이다.

- 도면중 주요 부분에 대한 부호의 설명 -

10 ; 인쇄회로기판 11; 수지기판

12 ; 회로패턴 13 ; 전도성 비아홀

14 ; 솔더 볼 랜드 15 ; 솔더 마스크

16 ; 칩 탑재부 17 ; 골드 게이트

18 ; 가이드 홀 19 ; 싱귤레이션 홀

20 ; 반도체 패키지 21 ; 반도체 칩

22 ; 전도성 와이어 23 ; 몸체

24 ; 솔더 볼 30 ; 상금형

31 ; 캐비티 32 ; 런너

33 ; 돌기부 40 ; 하금형

상기한 목적을 달성하기 위해 본 발명은 대략 사각 형상의 수지기판 외주연에는 중앙부를 향하여 몰딩컴파운드가 흘러가도록 골드 게이트가 형성되어 있고, 상기 골드 게이트의 연장선인 수지기판의 중앙부에는 반도체 칩이 접착되어 있는 인쇄회로기판을 준비하는 단계와; 상기 인쇄회로기판의 반도체 칩이 위치하도록 사각 홈 형태의 캐비티가 형성되고, 상기 캐비티 일측에서 외주연을 향하여는 인쇄회로기판의 골드 게이트에 대응하는 위치에 홈 형태로 런너가 형성되고, 상기 런너의 외주연에는 하부로 돌출된 돌기부가 형성된 대략 사각 형상의 상금형과 인쇄회로기판이 탑재되는 평면상의 하금형을 준비하는 단계와; 상기 하금형상에 인쇄회로기판을 탑재하고, 상기 인쇄회로기판 상부에는 상금형을 위치시키되, 상기 상금형의 캐비티에 반도체 칩이 위치하도록 하고 상기 상금형의 런너에 인쇄회로기판의 골드 게이트가 위치하도록 하며, 상기 상금형의 런너에 형성된 돌기부는 인쇄회로기판의 골드 게이트에 접촉하도록 한 상태에서, 상기 런너를 통하여 캐비티로 몰딩컴파운드를 주입하여 몰딩하는 단계로 이루어짐으로써, 상기 반도체 칩에 유기되는 정전기가 상기 골드 게이트, 돌기부 및 상금형을 통하여 외부로 유출되도록 한 것을 특징으로 한다.

여기서, 상기 돌기부는 금형의 가장 바깥쪽에 위치되는 런너 영역에 형성함으로써 만약에 있을 수 있는 인쇄회로기판의 기계적 충격을 방지하도록 한다.

이하 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.

도7은 본 발명에 의한 금형중 상금형(30)을 도시한 저면 사시도이고, 도8는 본 발명에 의한 상금형(30)과 하금형(40) 사이에 위치한 인쇄회로기판(10)의 골드 게이트(17) 주변부를 확대 도시한 단면도이다.

먼저 상금형(30)에는 인쇄회로기판(10)의 칩 탑재부(16)에 접착된 반도체 칩(21)과 전도성 와이어(22) 등이 위치하도록 대략 사각홈 형태로서 다수의 캐비티(31)가 형성되어 몰딩컴파운드가 채워질수 있도록 되어 있다. 상기와 같이 하여 몰딩컴파운드가 채워지게 되면 이부분이 반도체 패키지(20)의 몸체(23)가 되는 것이다.

상기 각각의 캐비티(31) 일측에서 외주연까지 즉, 상금형(30)의 바깥둘레에 까지 연장되어서는 고온고압의 몰딩컴파운드가 상기 캐비티(31)로 주입되도록 홈 형태의 런너(32)가 형성되어 있다. 상기 런너(32)는 인쇄회로기판(10)에 형성된 골드 게이트(17)와 대응하는 위치에 형성되어 있으며, 대략 상기 골드 게이트(17)와 비슷한 모양을 한다.

한편, 상기 런너(32)의 가장 자리 즉, 상금형(30)의 가장자리에는 상기 인쇄회로기판(10)의 골드 게이트(17)를 향하는 돌기부(33)가 돌출 형성되어 있음으로써 그 골드 게이트(17)와 접촉하도록 되어 있다. 상기 돌기부(33)는 런너(32)의 둘레전체에 형성할 수도 있으며, 만약에 있을 수 있는 상금형(30)의 인쇄회로기판(10)에 대한 기계적 충격을 완화하기 위해 런너(32)와 상금형(30)의 가장자리가 접하는 부분에 형성하는 것이 바람직하다. 또한 상기 돌기부(33)의 두께는 인쇄회로기판(10)에 형성된 골드 게이트(17)와 솔더 마스크(15)의 높이차에 해당하는 두께로 하거나 약간 크게 형성하는 것이 바람직하다.

상기 상금형(30)의 하부에 위치되어 인쇄회로기판(10)이 안착되는 하금형(40)은 종래와 동일한 형상으로 구비된다.

이와 같은 상금형(30) 및 하금형(40)은 도8에 도시된 바와 같이 인쇄회로기판(10)의 상,하부에 각각 위치하게 된다. 이때, 상금형(30)의 런너(32)에 형성된 돌기부(33)는 인쇄회로기판(10)에 형성된 골드게이트(17)에 접촉됨으로서, 반도체 칩(21)의 그라운드 영역과 접지된 골드 게이트(17)는 상금형(30)과 전기적으로 쇼트된 상태가 된다. 물론 상기 상금형(30)은 대지의 그라운드 영역과 접지되어 있음으로써, 반도체 칩(21)이나 전도성 와이어(22) 등으로 유기되는 정전기가 상기 골드 게이트(17)와 접촉된 상금형(30)을 통하여 대지로 전도된다.

이와 같은 구성을 하는 본 발명은 상기 상금형(30)의 게이트(32)와 인쇄회로기판(10)의 골드 게이트(17) 사이에 형성되는 공간을 통해 고온고압의 몰딩 컴파운드가 캐비티(31)로 주입될 때 반도체 칩(21)이나 전도성 와이어(22) 등에 유기 및 축적되는 정전기를 미연에 흡수하여 제거한다. 그럼으로써, 상금형(30)과 하금형(40) 사이에서 몰딩이 완료된 후, 인쇄회로기판(10)이 제거되는 도중에 인쇄회로기판(10)의 골드 게이트(17)같은 전도성 영역이 금형에 접촉되어 축적된 정전기의 갑작스런 방전 현상을 제거하고, 또한 상기 인쇄회로기판(10)이 다른 장비로 이송되어 발생할 수 있는 정전기 방전 현상을 초기에 제거하게 된다.

한편, 본 발명은 외주연에 몰딩컴파운드가 흘러가는 골드 게이트(17)가 형성되고, 상기 골드 게이트(17)의 연장선인 중앙부에는 반도체 칩(21)이 접착된후 와이어 본딩이 완료된 인쇄회로기판(10)을 금형에 안착시킨 채 몰딩 컴파운드로 몰딩하는 방법에 있어서, 상기 금형에는 소정 부분에 상기 인쇄회로기판(10)의 골드 게이트(17)와 접촉하도록 전도성 접촉수단을 더 형성한 채 몰딩함으로써, 정전기가 상기 골드 게이트(17), 전도성 접촉수단 및 금형을 통하여 외부로 유출되도록 할 수 있다.

상기 전도성 접촉수단은 예를 들면, 몰딩 컴파운드가 통과하는 금형의 런너(32)에 인쇄회로기판(10)의 골드 게이트(17)를 향하여 돌출된 돌기부(33)를 형성하여 실시하거나 또는 별도로 금형에 접지된 전도성 접촉 수단을 구비하고 이것이 상기 인쇄회로기판(10)의 골드 게이트(17)에 접지될 수 있도록 함으로써 가능하다.

이상에서와 같이 본 발명은 비록 상기의 실시예에 한하여 설명하였지만 여기에만 한정되지 않으며 본 발명의 범주와 사상을 벗어나지 않는 범위내에서 여러 가지로 변형된 실시예도 가능할 것이다. 예를 들면, 상기의 설명에서는 상금형(30)에 캐비티(31), 런너(32) 및 돌기부(33) 등을 형성하였지만 이와 같은 구성은 하금형(40)에 형성될 수도 있다.

따라서 본 발명에 의한 반도체 패키지(20)용 인쇄회로기판(10)의 그라운드 접지를 위한 금형 및 그라운드 접지 방법에 의하면, 인쇄회로기판(10)의 골드 게이트(17)가 반도체 칩(21)의 그라운드와 연결되어 있는 점에 착안하여 금속성의 금형이 상기 골드 게이트(17)에 전기적으로 전도되도록 함으로써, 반도체 패키지(20)용 인쇄회로기판(10)의 몰딩중에 정전기가 유도되지 않토록 하여 급격한 정전기의 방전에 의한 반도체 칩(21)의 손상을 방지함은 물론 다른 공정에서도 정전기에 의한 영향을 초기에 제거할 수 있는 반도체 패키지(20)용 인쇄회로기판(10)의 그라운드 접지를 위한 금형 및 그라운드 접지 방법을 제공하는 효과가 있다.

Claims (2)

1. 대략 사각 형상의 수지기판 외주연에는 중앙부를 향하여 몰딩컴파운드가 흘러가도록 골드 게이트가 형성되어 있고, 상기 골드 게이트의 연장선인 수지기판의 중앙부에는 반도체 칩이 접착되어 있는 인쇄회로기판을 준비하는 단계와;

   상기 인쇄회로기판의 반도체 칩이 위치하도록 사각 홈 형태의 캐비티가 형성되고, 상기 캐비티 일측에서 외주연을 향하여는 인쇄회로기판의 골드 게이트에 대응하는 위치에 홈 형태로 런너가 형성되고, 상기 런너의 외주연에는 하부로 돌출된 돌기부가 형성된 대략 사각 형상의 상금형과 인쇄회로기판이 탑재되는 평면상의 하금형을 준비하는 단계와;

   상기 하금형상에 인쇄회로기판을 탑재하고, 상기 인쇄회로기판 상부에는 상금형을 위치시키되, 상기 상금형의 캐비티에 반도체 칩이 위치하도록 하고 상기 상금형의 런너에 인쇄회로기판의 골드 게이트가 위치하도록 하며, 상기 상금형의 런너에 형성된 돌기부는 인쇄회로기판의 골드 게이트에 접촉하여 그라운드시킨 상태에서, 상기 런너를 통하여 캐비티로 몰딩컴파운드를 주입하여 몰딩하는 단계로 이루어짐으로써, 상기 반도체 칩에 유기되는 정전기가 상기 골드 게이트, 돌기부 및 상금형을 통하여 외부로 유출되도록 한 것을 특징으로 하는 반도체 패키지용 인쇄회로기판의 몰딩 방법.
2. 제1항에 있어서, 상기 돌기부는 인쇄회로기판의 외주연과 접하는 골드 게이트 영역에 접촉되도록 한 것을 특징으로 하는 반도체 패키지용 인쇄회로기판의 몰딩 방법.