KR100236633B1 - 인쇄회로기판 스트립 구조와 이를 이용한 반도체 패키지 제조방법 - Google Patents

인쇄회로기판 스트립 구조와 이를 이용한 반도체 패키지 제조방법 Download PDF

Info

Publication number
KR100236633B1
KR100236633B1 KR1019960046948A KR19960046948A KR100236633B1 KR 100236633 B1 KR100236633 B1 KR 100236633B1 KR 1019960046948 A KR1019960046948 A KR 1019960046948A KR 19960046948 A KR19960046948 A KR 19960046948A KR 100236633 B1 KR100236633 B1 KR 100236633B1
Authority
KR
South Korea
Prior art keywords
printed circuit
circuit board
board unit
semiconductor chip
semiconductor package
Prior art date
Application number
KR1019960046948A
Other languages
English (en)
Other versions
KR19980028019A (ko
Inventor
하선호
허영욱
한병준
Original Assignee
김규현
아남반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김규현, 아남반도체주식회사 filed Critical 김규현
Priority to KR1019960046948A priority Critical patent/KR100236633B1/ko
Priority to US08/951,062 priority patent/US5897334A/en
Priority to JP9304957A priority patent/JP2860651B2/ja
Publication of KR19980028019A publication Critical patent/KR19980028019A/ko
Application granted granted Critical
Publication of KR100236633B1 publication Critical patent/KR100236633B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/22—Connection or disconnection of sub-entities or redundant parts of a device in response to a measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/0909—Preformed cutting or breaking line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1545—Continuous processing, i.e. involving rolls moving a band-like or solid carrier along a continuous production path
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/225—Correcting or repairing of printed circuits

Abstract

본 발명은 인쇄 회로 기판 스트립 구조와 이를 이용한 반도체 패키지 제조 방법에 관한 것으로, 반도체 칩 안착 영역과, 상기 반도체 칩 안착 영역의 주변에 방사상으로 회로 패턴이 형성된 카파 트레이스와, 상기 카파 트레이스에 형성된 전도성 비아 홀과, 상기 전도성 비아 홀의 외측으로 형성된 사각 형상의 싱귤레이션부로 구성된 다수의 인쇄 회로 기판 유닛이 일체로 연결되어서 이루어진 인쇄 회로 기판 스트립에 있어서, 상기 각각의 인쇄 회로 기판 유닛에 사각 형상의 컷팅부가 적어도 한개 이상 형성된 것과, 상기 컷팅부가 형성된 개별 인쇄 회로 기판 유닛이 인쇄 회로 기판 스트립에서 착탈 가능하도록 형성된 인쇄 회로 기판 스트립 구조와 이를 이용한 반도체 패키지 제조 방법을 제공함으로서 생산성 및 수율을 향상 시킬 수 있는 효과가 있다.

Description

인쇄회로기판 스트립 구조와 이를 이용한 반도체 패키지 제조방법
본 발명은 인쇄 회로 기판 스트립 구조와 이를 이용한 반도체 패키지 제조 방법에 관한 것으로, 보다 상세하게 설명하면 반도체 패키지의 한 구성 재료인 인쇄 회로 기판 스트립에서 불량의 인쇄 회로 기판 유닛을 양품의 인쇄 회로 기판 유닛으로 용이하게 교체할 수 있는 인쇄 회로 기판 스트립 구조를 제공함으로서 반도체 패키지의 생산성 및 수율을 향상시킬 수 있는 인쇄 회로 기판 스트립 구조와 이를 이용한 반도체 패키지 제조 방법에 관한 것이다.
일반적으로 인쇄 회로 기판(Printed Circuit Board)은 반도체 칩의 회로 설계에 입각하여 반도체 칩의 입/출력 패드(Input/Output Pad)가 접속되는 전기 배선등을 카파 트레이스(Copper Trace)라는 수단을 이용하여 포토 에칭(Photo Etching)등의 기술에 의해 강체 또는 유연성(세라믹 또는 유기질)의 섭스트레이트(Substrate) 위에 적층시킨 기판으로 그 용도는 메인 보드(Main Board)로의 전기 배선과 반도체 칩 장착의 두 기능을 동시에 수행하는 자재를 말한다. 이러한 인쇄 회로 기판은 섭스트레이트 재료에 얇은 카파 트레이스를 적층시킨 섭스트레이트를 출발 재료로 하여 불필요한 카파 트레이스 부분을 에칭 등으로 제거함으로서 카파 트레이스 패턴(Pattern)을 형성하는 에치드 포일(Etched Foil) 방법 또는 섭스트레이트 재료의 필요한 카파 트레이스 부분에만 선택적으로 카파를 도금하여 전도성 배선 패턴을 형성하는 애디티브(Additive) 방법 등이 있다.
이러한 인쇄 회로 기판은 IC(Integrated Circuit), LSI(Large Scale Integrated Circuit)등 고밀도의 입/출력 핀 수를 가진 반도체 칩의 요구를 만족할 수 있도록 배선의 고밀도화와 배선의 고신뢰성을 기대할 수 있기 때문에 최근의 볼 그리드 어레이 패키지(Ball Grid Array Package), 핀 그리드 어레이 패키지(Pin Grid Array Package), 칩 사이즈 패키지(Chip Size Package) 등에 주로 이용되는 추세에 있다.
실제로 상기한 인쇄 회로 기판은 제1도의 평면도에 도시된 바와 같이, 우선 다수의 인쇄 회로 기판 유닛(210)이 연결되어 하나의 인쇄 회로 기판 스트립(200)을 구성하고 있으며, 상기 각각의 인쇄 회로 기판 유닛(210)은 다음과 같이 이루어져 있다.
중앙부에는 다수의 전도성 비아 홀(120)이 형성된 사각의 반도체 칩 안착 영역(100)과, 상기 반도체 칩 안착 영역(100)의 주변에 방사상으로 그리고 고밀도로 형성된 카파 트레이스(140)(배선 영역)와, 상기 카파 트레이스(140)의 중간 지점에 형성된 전도성 비아 홀(120)과, 상기 인쇄 회로 기판의 가장 자리에 형성된 로딩홀(130) 등을 포함하여 이루어져 있다. 여기서 상기 반도체 칩 안착 영역(100) 근처의 카파 트레이스(140)에는 나중에 반도체 칩과의 와이어 본딩을 용이하게 하기 위해 금(Au) 또는 은(Ag)으로 도금된 도금 영역(110)이 형성되어 있고, 상기한 인쇄 회로 기판 유닛(210)은 보통 4~8개가 연결되어 하나의 인쇄 회로 기판 스트립(200)을 이루고 있다. 또한 부호 230 은 반도체 패키지 제조 단계의 마지막 단계에서 각각의 반도체 패키지로 절단되어 싱귤레이션 될 영역인 싱귤레이션부를 나타낸 것이다.
이러한 구조의 인쇄 회로 기판 유닛을 이용하여 종래에 반도체 패키지가 제조되는 과정을 간단히 설명하면 다음과 같다.
1. 다수의 인쇄 회로 기판 유닛으로 이루어진 인쇄 회로 기판 스트립에 반도체 칩이 접착제에 의해 반도체 칩 안착 영역에 안착되는 반도체 칩 접착 공정.
2. 상기 반도체 칩의 입/출력 패드와 인쇄 회로 기판 유닛에 형성된 카파 트레이스를 전도성 금속 세선을 이용하여 본딩하는 와이어 본딩(Wire Bonding) 공정.
3. 상기 반도체 칩과 와이어 등을 외부의 환경으로부터 보호하기 위해 에폭시 몰딩 컴파운드(Epoxy Molding Compound) 또는 액상 봉지재(Glob Top)를 이용하여 봉지하는 몰딩(Molding) 공정.
4. 상기 자재에서 메인 보드로의 신호 입/출력 단자인 솔더 볼(Solder Ball)을 융착 시키는 솔더 볼 융착 공정.
5. 상기 인쇄 회로 기판 스트립에서 각각의 반도체 패키지로 절단하는 싱귤레이션(Singulation) 공정 등으로 이루어져 있다.
여기서 주목할 만한 것은, 상기 모든 단계에서의 인쇄 회로 기판 유닛은 반도체 패키지의 수율 향상을 위하여 다수의 인쇄 회로 기판 유닛이 연결되어 형성된 인쇄 회로 기판 스트립 채로 취급된다는 것이다. 그러나 제조 단계에 있어서, 인쇄 회로 기판 스트립에서 어느 하나의 인쇄 회로 기판 유닛에 불량이 발생한다면 그 인쇄 회로 기판 유닛에 불량 표식만을 할 뿐 반도체 칩 접착 공정, 와이어 본딩 공정, 몰딩공정은 동일하게 이루어진다는 것이다. 즉 제조 공정상에 발생되는 불량 인쇄 회로 기판 유닛이 정상 자재와 동일하게 취급되고 공정이 완료된 후에나 그 불량 인쇄 회로 기판 유닛 즉, 불량 반도체 패키지만을 골라내어 폐기 처분함으로서 오히려 반도체 패키지의 수율 저하 및 생산성을 저하시키는 문제점이 발생하는 것이다.
본 발명은 상기와 같은 문제점을 해결하기 위해 발명한 것으로 반도체 패키지 제조 공정상의 한 구성 재료인 인쇄 회로 기판 스트립에서 불량의 인쇄 회로 기판 유닛을 양품의 인쇄 회로 기판 유닛으로 용이하게 교체할 수 있는 인쇄 회로 기판 스트립 구조를 마련하여 반도체 패키지를 제조함으로서 반도체 패키지의 생산성 및 수율을 향상시킬 수 있는 인쇄 회로 기판 스트립과 이를 이용한 반도체 패키지 제조 방법을 제공하는데 있다.
제1도는 일반적인 인쇄 회로 기판 스트립 구조를 나타낸 평면도이다.
제2도는 본 발명의 제1실시예인 인쇄 회로 기판 스트립 구조를 나타낸 평면도이다.
제3(a)도 및 제3(b)도는 본 발명의 제2실시예인 인쇄 회로 기판 스트립 구조를 나타낸 평면도이다.
제4도는 본 발명에 의한 인쇄 회로 기판 유닛의 교체 상태를 나타낸 상태도이다.
제5(a)도 내지 제5(h)도는 본 발명의 제3실시예인 반도체 패키지 제조 방법을 나타낸 상태도이다.
* 도면의 주요부분에 대한 부호의 설명
100 : 반도체 칩 안착 영역 120 : 전도성 비아 홀
140 : 카파 트레이스 150 : 솔더 마스크
200 : 인쇄 회로 기판 스트립 210 : 인쇄 회로 기판 유닛
220 : 컷팅부 230 : 싱귤레이션부
300 : 반도체 패키지 310 : 반도체 칩
320 : 전도성 와이어 330 : 봉지재
340 : 솔더 볼
상기한 목적을 달성하기 위하여 본 발명에 의한 인쇄 회로 기판 스트립은, 반도체 칩 안착 영역과, 상기 반도체 칩 안착 영역의 주변에 방사상으로 회로 패턴이 형성된 카파 트레이스와, 상기 카파 트레이스에 형성된 전도성 비아 홀과, 상기 전도성 비아 홀의 외측으로 형성된 사각 형상의 싱귤레이션부로 구성된 다수의 인쇄 회로 기판 유닛이 일체로 연결되어서 이루어진 인쇄 회로 기판 스트립에 있어서, 상기 각각의 인쇄 회로 기판 유닛에 사각 형상의 컷팅부를 적어도 한 개 이상 형성하고, 상기 컷팅부가 형성된 개별 인쇄 회로 기판 유닛이 인쇄 회로 기판 스트립에서 착탈 가능하도록 형성한 것을 그 특징으로 한다.
여기서, 상기 컷팅부의 영역은 싱귤레이션부보다 크거나 같게 형성하며, 그 컷팅부에는 적어도 하나 이상의 요철들을 서로 대칭으로 형성하거나 비대칭으로 형성하여 본 발명의 목적을 달성할 수도 있다.
상기한 목적을 달성하기 위하여 상기 인쇄 회로 기판 스트립을 이용한 반도체 패키지 제조 방법은, 먼저 상기 인쇄 회로 기판 스트립을 검사하는 단계와, 상기 인쇄 회로 기판 스트립에서 불량 인쇄 회로 기판 유닛을 확인하여 컷팅하는 단계와, 상기 컷팅된 불량 인쇄 회로 기판 유닛을 인쇄 회로 기판 스트립으로부터 제거 한후, 별도의 양호한 인쇄 회로 기판 유닛으로 상기 인쇄 회로 기판 스트립에 교체하는 단계와, 상기 각각의 인쇄 회로 기판 유닛에 반도체 칩을 부착하는 반도체 칩 부착 단계와, 상기 반도체 칩과 회로 패턴인 카파 트레이스를 전도성 와이어로 본딩하는 와이어 본딩 단계와, 상기 반도체 칩과 전도성 와이어 등을 봉지재로 감싸는 몰딩 단계와, 상기 각각의 인쇄 회로 기판 유닛에 솔더 볼을 부착하는 솔더볼 부착 단계와, 상기 인쇄 회로 기판 스트립으로부터 각각의 반도체 패키지로 절단하는 싱귤레이션 단계로 이루어진 것을 그 특징으로 한다.
여기서 상기 교체되는 불량 인쇄 회로 기판 유닛의 형상과 양호한 인쇄 회로 기판 유닛의 형상은 동일하게 형성한다.
또한 상기 반도체 칩 부착 단계 후에 인쇄 회로 기판 유닛상의 반도체 칩 부착 상태를 검사하여 불량 인쇄 회로 기판 유닛을 제거하고, 양호한 인쇄 회로 기판 유닛 또는 반도체 칩이 양호하게 부착된 양호한 인쇄 회로 기판 유닛중 어느 하나를 선택하여 교체할 수 있다.
또한, 상기 와이어 본딩 단계 후에 인쇄 회로 기판 유닛상의 와이어 본딩 상태를 검사하여 불량 인쇄 회로 기판 유닛을 제거하고, 양호한 인쇄 회로 기판 유닛, 반도체 칩이 양호하게 부착된 양호한 인쇄 회로 기판 유닛, 또는 와이어 본딩이 양호하게 된 양호한 인쇄 회로 기판 유닛중 어느 하나를 선택하여 교체할 수도 있다.
더불어, 상기 솔더 볼 부착 단계전 솔더 볼 랜드를 전기적으로 검사하여 불량 인쇄 회로 기판 유닛을 제거하고, 몰딩이 완료된 양호한 인쇄 회로 기판 유닛으로 교체할 수도 있다.
상기와 같이 교체되는 양호한 인쇄 회로 기판 유닛은 제거되는 불량 인쇄 회로 기판 유닛과 동일한 반도체 패키지 제조 단계의 상태에 있는 것을 사용함이 바람직하다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명에 의한 인쇄 회로 기판 스트립 구조와 이를 이용한 반도체 패키지 제조 방법을 용이하게 실시할 수 있을 정도로 첨부된 도면을 참조하여 본 발명의 가장 바람직한 실시예를 상세하게 설명하면 다음과 같다.
제2도는 본 발명의 제1실시예인 인쇄 회로 기판 스트립(200)의 구조를 나타낸 평면도이다.
인쇄 회로 기판 스트립(200)은 보통 4~8개의 개별 인쇄 회로 기판 유닛(210)이 연결되어 이루어져 있으며 그 각각의 인쇄 회로 기판 유닛(210)의 구조는 다음과 같다.
중앙부에는 반도체 칩 안착 영역(100)이 형성되어 있으며, 상기 반도체 칩안착 영역(100)의 주변으로는 방사상으로 세밀하게 카파 트레이스(140)로서 회로 패턴이 형성되어 있다. 상기 반도체 칩 안착 영역(100)에는 반도체 칩에 그라운드 또는 파워 제공을 위해 다수의 전도성 비아 홀(120)이 형성되어 있으며 카파 트레이스(140)에도 반도체 칩으로부터의 시그널을 메인 보드에 전달시키기 위해 전도성 비아 홀(120)이 다수 형성되어 있다. 또한 상기 카파 트레이스(140)의 전도성 비아홀(120) 외측으로는 사각 형상의 싱귤레이션부(230)가 형성되어 있으며, 그 싱귤레이션부(230) 외곽으로는 상기 인쇄 회로 기판 유닛(210)이 불량으로 확인될 경우 양호한 인쇄 회로 기판 유닛(210)으로 교체하기 위해 적어도 하나 이상의 컷팅부(220)가 형성되어 있다. 상기 컷팅부(220)는 그 인쇄 회로 기판 유닛(210)이 불량으로 확인될 경우에만 실시하는 것으로 양품의 인쇄 회로 기판 유닛(210)에는 형성하지 않는다.
여기서 상기 컷팅부(220)가 형성된 인쇄 회로 기판 유닛(210)은 인쇄 회로 기판 스트립(200)에서 착탈 가능한 구조로 되어 있으며, 상기 컷팅부(220)의 영역은 싱귤레이션부(230)보다 크거나 같게 형성할 수 있다. 또한 상기 컷팅부(220)에는 적어도 하나 이상의 요철들을 서로 대칭시켜 형성함이 바람직하다.
한편, 당업자는 상기 불량의 인쇄 회로 기판 유닛(210)의 컷팅 수단으로, 싱귤레이션 작업에 이용되는 장비를 이용하여 실시할 수 있음을 쉽게 알 수 있을 것이다.
제3(a)도 및 제3(b)도는 본 발명의 제2실시예인 인쇄 회로 기판 스트립(200)의 구조를 나타낸 평면도로서 상기 인쇄 회로 기판 스트립(200)에서 절단되는 불량의 인쇄 회로 기판 유닛(210)의 형태는 한 방향에만 요철을 형성하거나 또는 비대칭의 요철을 갖는 형태로 컷팅된 것을 알 수 있다. 한편 상기 컷팅된 불량 인쇄 회로 기판 유닛(210)의 자리에는 양품의 인쇄 회로 기판 유닛(210)이 삽입되어 고정될 수 있도록 동일한 모양으로 절단된 양품의 인쇄 회로 기판 유닛(210)을 준비하는 것은 당연하다.
상기한 바와 같이 한 방향으로 또는 비대칭으로 요철을 형성한 이유는 양품의 인쇄 회로 기판 유닛(210)을 삽입하여 교체시 그 방향성을 유지시키기 위함이다. 즉 상기 인쇄 회로 기판 유닛(210)이 불량의 인쇄 회로 기판 유닛(210)이 제거된 인쇄 회로 기판 스트립(200)에 삽입될 때에 전, 후 또는 좌, 우 면이 바뀌지 않은 상태에서 삽입될 수 있도록 구별하여 반도체 패키지(300) 제조 공정중에 불량이 발생하지 않토록 하기 위함인 것이다. 또한 그 양품의 인쇄 회로 기판 유닛(210)이 삽입되어 접촉되는 면적을 최대로 함으로서 그 접착력을 더욱 향상시키기 위함이기도 하다.
제4도는 본 발명에 의한 인쇄 회로 기판 유닛(210)의 교체 상태를 나타낸 상태도로서 불량의 인쇄 회로 기판 유닛(210)이 제거된 자리에 양품의 인쇄 회로 기판 유닛(210)이 삽입되어 고정되는 것을 나타낸 것이다.
상기한 양품의 인쇄 회로 기판 유닛(210)은 한 번 삽입되어 고정되면 어느 정도의 힘이 가해지기 전까지는 상기 인쇄 회로 기판 스트립(200)에서 분리되지 않는 데 그 이유는 상기 인쇄 회로 기판 유닛(210)의 재료인 솔더 마스크(150), 섭스 트레이트, 카파 트레이스(140)의 컷팅되는 면이 불규칙적이고 까칠까칠하게 약간 돌출되어 형성되기 때문에 양품의 인쇄 회로 기판 유닛(210)이 삽입되었을 경우 그 인쇄 회로 기판 유닛(210)을 용이하게 고정시키는 것이다. 또한 상기와 같은 성질로 인해 반도체 칩 접착 공정, 와이어 본딩 공정, 몰딩 공정 등에서 상기 교체된 인쇄 회로 기판 유닛(210)이 인쇄 회로 기판 스트립(200)에서 분리되지 않고 원활하게 공정이 수행 될 수 있는 것이다.
이제까지의 설명에서는 인쇄 회로 기판 유닛이 착탈식으로 교체되는 것에 한하여 설명하였으나, 본 발명은 이러한 실시예에 의해 한정되는 것은 아니며 다양한 변형된 실시예를 가질 수 있다. 예컨데, 인쇄 회로 기판 스트립에서 불량 인쇄 회로 기판 유닛 전체를 일정 모양으로 컷팅하여 제거하고, 양호한 인쇄 회로 기판 유닛 전체를 접착제를 이용하여 접착하여 사용할 수도 있다. 즉, 인쇄 회로 기판 스트립에서 유닛과 유닛의 경계 부분을 따라 일단 또는 양단을 완전히 컷팅하여 불량 인쇄 회로 기판 유닛을 제거한 후, 상기 인쇄 회로 기판 스트립의 컷팅된 면과 대응하는 모양으로 컷팅된 양호한 인쇄 회로 기판 유닛을 접착제로 접착하여 사용할 수 있을 것이다. 이때, 상기 컷팅된 면의 면적은 최대한 넓게 확보함으로써 접착제와의 접착력이 향상되도록 함이 바람직하다. 즉, 유닛과 유닛의 경계 부분을 따라서 대략 “S”자형으로 컷팅하거나, 또는 다수회 절곡된 라인 형태로 컷팅함으로써 그 컷팅된 면의 면적을 최대한 확보함이 바람직하다.
제5(a)도 내지 제5(h)도는 본 발명의 제3실시예로 상기 인쇄 회로 기판 스트립(200)을 이용하여 반도체 패키지(300)를 제조하는 방법을 도시한 것이며, 본 발명에 의한 반도체 패키지(300)의 제조 방법은 다음과 같이 이루어져 있다.
1. 반도체 칩 안착 영역(100)과, 상기 반도체 칩 안착 영역(100)의 주변에 방사상으로 회로 패턴이 형성된 카파 트레이스(140)와, 상기 카파 트레이스(140)에 형성된 전도성 비아 홀(120)과, 상기 전도성 비아홀(120)의 외측으로 형성된 사각 형상의 싱귤레이션부(230)로 구성된 다수의 인쇄 회로 기판 유닛(210)이 일체로 연결되어서 이루어진 인쇄 회로 기판 스트립(200)에 있어서 상기 각 구성 요소의 불량 여부를 검사하는 단계(제5(a)도).
2. 상기 인쇄 회로 기판 스트립(200)에서 불량 인쇄 회로 기판 유닛(210)을 확인하여 싱귤레이션부(230)보다 크거나 같은 크기로 컷팅부(220)를 형성하고 컷팅하여 제거하는 단계(제5(b)도).
3. 상기 컷팅된 불량 인쇄 회로 기판 유닛(210)의 영역에 별도의 양호한 인쇄 회로 기판 유닛(210)을 준비하여 상기 인쇄 회로 기판 스트립(200)에서 교체하는 단계(제5(c)도).
4. 상기 인쇄 회로 기판 스트립(200)의 반도체 칩 안착 영역(100)에 접착제로서 반도체 칩(310)을 부착하는 반도체 칩 부착 단계(제5(d)도).
5. 상기 반도체 칩(310)의 입/출력 패드와 회로 패턴인 카파 트레이스(140)를 전도성 와이어(320)로 본딩하는 와이어 본딩 단계(제5(e)도).
6. 상기 반도체 칩(310)과 전도성 와이어(320) 등을 외부의 환경으로부터 보호하기 위해 에폭시 몰딩 컴파운드나 액상 봉지재등의 봉지재(330)를 이용하여 감싸는 몰딩 단계(제5(f)도).
7. 상기 인쇄 회로 기판 스트립(200)의 저면에 반도체 칩(310)의 입/출력 수단인 솔더 볼(340)을 리플로우 하여 융착하는 솔더 볼 융착 단계(제5(g)도).
8. 상기 인쇄 회로 기판 스트립(200)에서 각각의 반도체 패키지(300)로 싱귤 레이션부(230)를 따라서 싱귤레이션 시키는 단계(제5(h)도).
여기서, 상기 교체되는 양호한 인쇄 회로 기판 유닛(210)의 형상은 컷팅되는 불량 인쇄 회로 기판의 형상과 동일한 것을 사용한다.
또한, 상기 각 구성 요소의 불량 여부를 검사하는 단계는 각 단계 즉, 반도체칩 부착 단계(제5(d)도), 와이어 본딩 단계(제5(e)도), 몰딩 단계(제5(f)도), 솔더 볼 융착 단계(제5(h)도) 등에서 실시될 수 있고, 상기 검사 결과 불량으로 판정된 인쇄 회로 기판 유닛(210)은 각 단계에 상응하는 인쇄 회로 기판 유닛 또는 그 이전 단계의 것으로 교체될 수 있다.
이를 보다 상세히 설명하면, 상기 제조 단계에서 반도체 칩 부착 단계후에 인쇄 회로 기판 유닛(210)상의 반도체 칩(310) 부착 상태를 검사하여, 불량 인쇄 회로 기판 유닛(210)(즉, 반도체 칩의 부착 상태가 불량인 것)으로 확인되면 이를 제거하고, 양호한 인쇄 회로 기판 유닛(210) 또는 반도체 칩(310)이 양호하게 부착된 양호한 인쇄 회로 기판 유닛(210)중 어느 하나를 선택하여 교체할 수 있다. 이때, 상기 반도체 칩(310)의 불량은 통상 반도체 칩(310)이 규정치 이상으로 틸트(Tilt)되어 부착되었거나, 또는 접착제가 반도체 칩(310)의 상면까지 타고 올라와 와이어 본딩될 부분을 오염시켰거나, 접착제가 인쇄 회로 기판 유닛(210)에 형성된 카파 트레이스를 오염시켜 와이어 본딩이 불가능한 것 등을 감지하고, 이를 불량 인쇄 회로 기판 유닛(210)으로 확인하여 제거한다.
또한, 상기 와이어 본딩 단계 후에 인쇄 회로 기판 유닛(210)상의 와이어 본딩 상태를 검사하여 불량 인쇄 회로 기판 유닛(210)을 제거하고, 양호한 인쇄 회로 기판 유닛(210), 반도체 칩(310)이 양호하게 부착된 양호한 인쇄 회로 기판 유닛(210), 또는 와이어 본딩이 양호하게 된 양호한 인쇄 회로 기판 유닛(210)중 어느 하나로 교체할 수 있다. 즉, 반도체 칩(310)과 인쇄 회로 기판 유닛(210)의 카파 트레이스를 전기적으로 연결하는 와이어가 서로 쇼트되었거나, 또는 불완전하게 와이어 본딩되었거나, 또는 단란된 와이어가 있을 경우 이를 불량 인쇄 회로 기판 유닛(210)으로 판단하여 제거하게 된다.
더불어, 상기 솔더 볼(340) 부착 단계전에 상기 솔더 볼이 부착될 인쇄 회로 기판 유닛(210)의 솔더 볼 랜드를 전기적으로 검사하여 인쇄 회로 기판 유닛(210)의 불량 여부를 판단하게 되는데 이때 불량으로 판단된 인쇄 회로 기판 유닛(210)을 제거하고, 이 제거된 부분에 몰딩이 완료된 양호한 인쇄 회로 기판 유닛(210)을 끼워 넣을 수도 있으며, 이렇게 하여 불필요한 솔더 볼(340)의 낭비를 방지할 수 있게 된다.
한편, 상술한 것 외에 상기 교체되는 양호한 인쇄 회로 기판 유닛(210)은 제거되는 불량 인쇄 회로 기판 유닛(210)과 동일한 반도체 패키지(300) 제조 단계의 상태에 있는 것 또는 상술한대로 그 이전 단계에 있는 것을 사용함이 바람직하다.
본 발명은 비록 이상에서와 같은 실시예들에 한하여만 설명하였지만, 여기에 만 한정되지 않으며 본 발명의 범주와 사상에서 벗어남 없이 여러 가지의 변형과 수정이 이루어 질 수 있을 것이다.
따라서 본 발명은, 다수의 인쇄 회로 기판 유닛으로 이루어진 인쇄 회로 기판 스트립에서 불량 인쇄 회로 기판 유닛을 사각 모양의 컷팅부를 형성하여 컷팅한 다음 양호한 인쇄 회로 기판 유닛으로 교체한 것과 이를 이용한 반도체 패키지 제조 방법을 제공함으로서, 반도체 패키지의 생산성 및 수율 향상의 효과를 가져온다.

Claims (10)

  1. 반도체 칩 안착 영역과, 상기 반도체 칩 안착 영역의 주변에 방사상으로 회로 패턴이 형성된 카파 트레이스와, 상기 카파 트레이스에 형성된 전도성 비아 홀과, 상기 전도성 비아 홀의 외측으로 형성된 사각 형상의 싱귤레이션부로 구성된 다수의 인쇄 회로 기판 유닛이 일체로 연결되어서 이루어진 인쇄 회로 기판 스트립에 있어서, 상기 각각의 인쇄 회로 기판 유닛에 사각 형상의 컷팅부가 적어도 한 개 이상 형성된 것과, 상기 컷팅부가 형성된 개별 인쇄 회로 기판 유닛이 인쇄 회로 기판 스트립에서 착탈 가능하도록 형성된 것을 특징으로 하는 인쇄 회로 기판 스트립 구조.
  2. 제1항에 있어서, 상기 컷팅부의 영역은 싱귤레이션부보다 크거나 같게 형성된 것을 특징으로 하는 인쇄 회로 기판 스트립 구조.
  3. 제1항 또는 제2항 중 어느 한 항에 있어서, 상기 컷팅부에는 적어도 하나 이상의 요철들이 서로 대칭으로 형성된 것을 특징으로 하는 인쇄 회로 기판 스트립 구조.
  4. 제1항 또는 제2항 중 어느 한 항에 있어서, 상기 컷팅부에는 적어도 하나 이상의 요철들이 서로 비대칭으로 형성된 것을 특징으로 하는 인쇄 회로 기판 스트립 구조.
  5. 반도체 칩 안착 영역과, 상기 반도체 칩 안착 영역의 주변에 방사상으로 회로 패턴이 형성된 카파 트레이스와, 상기 카파 트레이스에 형성된 전도성 비아 홀과, 상기 전도성 비아 홀의 외측으로 형성된 사각 형상의 싱귤레이션부로 구성된 다수의 인쇄 회로 기판 유닛이 일체로 연결되어서 이루어진 인쇄 회로 기판 스트립을 검사하는 단계와, 상기 인쇄 회로 기판 스트립중 불량 인쇄 회로 기판 유닛을 확인하여 컷팅하는 단계와, 상기 컷팅된 불량 인쇄 회로 기판 유닛을 인쇄 회로 기판 스트립으로부터 제거 한 후, 별도의 양호한 인쇄 회로 기판 유닛으로 상기 인쇄 회로 기판 스트립에서 교체하는 단계와, 상기 각각의 인쇄 회로 기판 유닛에 반도체 칩을 부착하는 반도체 칩 부착 단계와, 상기 반도체 칩과 회로 패턴인 카파 트레이스를 전도성 와이어로 본딩하는 와이어 본딩 단계와, 상기 반도체 칩과 전도성 와이어 등을 봉지재로 감싸는 몰딩 단계와, 상기 각각의 인쇄 회로 기판 유닛에 솔더 볼을 부착하는 솔더 볼 부착 단계와, 상기 인쇄 회로 기판 스트립에서 각각의 반도체 패키지로 절단하는 싱귤레이션 단계로 이루어진 것을 특징으로 하는 반도체 패키지 제조 방법.
  6. 제5항에 있어서, 상기 교체되는 불량 인쇄 회로 기판 유닛의 형상과 양호한 인쇄 회로 기판의 형상은 동일한 것을 특징으로 하는 반도체 패키지 제조 방법.
  7. 제5항에 있어서, 상기 반도체 칩 부착 단계 후에 인쇄 회로 기판 유닛상의 반도체 칩 부착 상태를 검사하여 불량 인쇄 회로 기판 유닛을 제거하고 양호한 인쇄 회로 기판 유닛으로 교체하는 단계를 더 포함하여 이루어진 것을 특징으로 하는 반도체 패키지 제조 방법.
  8. 제5항에 있어서, 상기 와이어 본딩 단계 후에 인쇄 회로 기판 유닛상의 와이어 본딩 상태를 검사하여 불량 인쇄 회로 기판 유닛을 제거하고 양호한 인쇄 회로 기판 유닛으로 교체하는 단계를 더 포함하여 이루어진 것을 특징으로 하는 반도체 패키지 제조 방법.
  9. 제5항에 있어서, 상기 솔더 볼 부착 단계전 솔더 볼 랜드를 전기적으로 검사하여 불량 인쇄 회로 기판 유닛을 제거하고, 몰딩이 완료된 양호한 인쇄 회로 기판 유닛으로 교체하는 단계를 더 포함하여 이루어진 것을 특징으로 하는 반도체 패키지 제조 방법.
  10. 제5항 내지 제9항 중 어느 한 항에 있어서, 상기 교체되는 양호한 인쇄 회로 기판 유닛은 제거되는 불량 인쇄 회로 기판 유닛과 동일한 반도체 패키지 제조 단계 또는 그 이전 단계의 상태에 있는 것을 특징으로 하는 반도체 패키지 제조 방법.
KR1019960046948A 1996-10-19 1996-10-19 인쇄회로기판 스트립 구조와 이를 이용한 반도체 패키지 제조방법 KR100236633B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019960046948A KR100236633B1 (ko) 1996-10-19 1996-10-19 인쇄회로기판 스트립 구조와 이를 이용한 반도체 패키지 제조방법
US08/951,062 US5897334A (en) 1996-10-19 1997-10-15 Method for reproducing printed circuit boards for semiconductor packages including poor quality printed circuit board units and method for fabricating semiconductor packages using the reproduced printed circuit boards
JP9304957A JP2860651B2 (ja) 1996-10-19 1997-10-20 不良印刷回路基板ユニットを具備する半導体パッケージ用印刷回路基板ストリップの再生方法及びこれを用いる半導体パッケージの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960046948A KR100236633B1 (ko) 1996-10-19 1996-10-19 인쇄회로기판 스트립 구조와 이를 이용한 반도체 패키지 제조방법

Publications (2)

Publication Number Publication Date
KR19980028019A KR19980028019A (ko) 1998-07-15
KR100236633B1 true KR100236633B1 (ko) 2000-01-15

Family

ID=19478118

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960046948A KR100236633B1 (ko) 1996-10-19 1996-10-19 인쇄회로기판 스트립 구조와 이를 이용한 반도체 패키지 제조방법

Country Status (3)

Country Link
US (1) US5897334A (ko)
JP (1) JP2860651B2 (ko)
KR (1) KR100236633B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100386209B1 (ko) * 2001-06-28 2003-06-09 동부전자 주식회사 볼 그리드 어레이 패키지용 반도체 기판

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6574858B1 (en) 1998-02-13 2003-06-10 Micron Technology, Inc. Method of manufacturing a chip package
EP1071365A1 (en) * 1998-04-14 2001-01-31 Global Vascular Concepts, Inc. Iontophoresis, electroporation and combination catheters for local drug delivery to arteries and other body tissues
US6219577B1 (en) 1998-04-14 2001-04-17 Global Vascular Concepts, Inc. Iontophoresis, electroporation and combination catheters for local drug delivery to arteries and other body tissues
US6428641B1 (en) * 1998-08-31 2002-08-06 Amkor Technology, Inc. Method for laminating circuit pattern tape on semiconductor wafer
US6479887B1 (en) 1998-08-31 2002-11-12 Amkor Technology, Inc. Circuit pattern tape for wafer-scale production of chip size semiconductor packages
JP3055104B2 (ja) * 1998-08-31 2000-06-26 亜南半導体株式会社 半導体パッケ―ジの製造方法
US6285558B1 (en) * 1998-09-25 2001-09-04 Intelect Communications, Inc. Microprocessor subsystem module for PCB bottom-side BGA installation
TW499825B (en) 1999-02-23 2002-08-21 Samsung Electro Mech Method and device for coupling PCB sheet
KR100378093B1 (ko) * 1999-09-07 2003-03-29 앰코 테크놀로지 코리아 주식회사 반도체 패키지용 회로기판 및 이를 이용한 불량 회로기판의 감지방법
US6319750B1 (en) * 2000-11-14 2001-11-20 Siliconware Precision Industries Co., Ltd. Layout method for thin and fine ball grid array package substrate with plating bus
TW515891B (en) * 2001-05-31 2003-01-01 Delta Electronics Inc Device for printed circuit board testing
US6884663B2 (en) * 2002-01-07 2005-04-26 Delphon Industries, Llc Method for reconstructing an integrated circuit package using lapping
US6813828B2 (en) 2002-01-07 2004-11-09 Gel Pak L.L.C. Method for deconstructing an integrated circuit package using lapping
AU2003261625A1 (en) * 2002-09-03 2004-03-29 Pcb Plus, Inc. Apparatus and method for replacing defective pcb of pcb panel
DE102004001956B4 (de) * 2004-01-13 2007-02-01 Infineon Technologies Ag Umverdrahtungssubstratstreifen mit mehreren Halbleiterbauteilpositionen
US20050258552A1 (en) * 2004-05-18 2005-11-24 Kim Sung J Semiconductor molding method and structure
JP4637677B2 (ja) * 2005-08-09 2011-02-23 富士フイルム株式会社 積層指示装置、多層基板製造システム、及び多層基板製造方法
TWI312558B (en) * 2006-08-21 2009-07-21 Ase Shanghai Inc Packaging substrate board and method of manufacturing the same
JP5033079B2 (ja) * 2008-08-07 2012-09-26 日本メクトロン株式会社 集合基板のユニット配線板差し替え方法、及び集合基板
US8698004B2 (en) * 2008-10-27 2014-04-15 Ibiden Co., Ltd. Multi-piece board and fabrication method thereof
WO2010140270A1 (ja) * 2009-06-04 2010-12-09 イビデン株式会社 多ピース基板の製造方法、及び多ピース基板
TWI419278B (zh) * 2010-10-26 2013-12-11 Unimicron Technology Corp 封裝基板及其製法
CN103369862A (zh) * 2012-04-09 2013-10-23 富葵精密组件(深圳)有限公司 连片电路板以及连片电路板的制作方法
JP5463435B1 (ja) * 2013-11-14 2014-04-09 株式会社フジクラ 製品シートのプリント配線板の差し替え方法
TWI655656B (zh) * 2016-12-20 2019-04-01 日商 Tdk 股份有限公司 Substrate with film capacitor sheet
CN113923870B (zh) * 2021-09-18 2023-06-09 宏华胜精密电子(烟台)有限公司 线路板的制备方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4830985A (en) * 1985-12-13 1989-05-16 Xerox Corporation Method of replacing an image sensor array
US5149662A (en) * 1991-03-27 1992-09-22 Integrated System Assemblies Corporation Methods for testing and burn-in of integrated circuit chips
US5137836A (en) * 1991-05-23 1992-08-11 Atmel Corporation Method of manufacturing a repairable multi-chip module
US5700697A (en) * 1993-02-01 1997-12-23 Silicon Packaging Technology Method for packaging an integrated circuit using a reconstructed package
JP2991010B2 (ja) * 1993-09-29 1999-12-20 富士電機株式会社 半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100386209B1 (ko) * 2001-06-28 2003-06-09 동부전자 주식회사 볼 그리드 어레이 패키지용 반도체 기판

Also Published As

Publication number Publication date
US5897334A (en) 1999-04-27
JPH10247656A (ja) 1998-09-14
KR19980028019A (ko) 1998-07-15
JP2860651B2 (ja) 1999-02-24

Similar Documents

Publication Publication Date Title
KR100236633B1 (ko) 인쇄회로기판 스트립 구조와 이를 이용한 반도체 패키지 제조방법
KR100319609B1 (ko) 와이어 어래이드 칩 사이즈 패키지 및 그 제조방법
KR101022907B1 (ko) 마이크로 전자 장치, 적층된 마이크로 전자 장치, 그러한 장치를 제조하는 방법
US7087461B2 (en) Process and lead frame for making leadless semiconductor packages
US5817535A (en) LOC SIMM and method of fabrication
US6664615B1 (en) Method and apparatus for lead-frame based grid array IC packaging
US7169651B2 (en) Process and lead frame for making leadless semiconductor packages
US9117815B2 (en) Method of fabricating a packaged semiconductor
US20050248011A1 (en) Flip chip semiconductor package for testing bump and method of fabricating the same
US7268422B2 (en) Method of making a semiconductor device adapted to remove noise from a signal
JP2895022B2 (ja) チップスケールパッケージの製造方法
US6133629A (en) Multi-chip module package
US6507118B1 (en) Multi-metal layer circuit
US6177722B1 (en) Leadless array package
US7750465B2 (en) Packaged integrated circuit
JP3478139B2 (ja) リードフレームの製造方法
KR100519657B1 (ko) 테스트 패드를 갖는 반도체 칩과 그를 이용한 테이프캐리어 패키지
US6627986B2 (en) Substrate for semiconductor device and semiconductor device fabrication using the same
US20090146299A1 (en) Semiconductor package and method thereof
KR100384336B1 (ko) 반도체패키지용 인쇄회로기판 스트립의 구조 및 불량 유닛이 제거된 양호한 인쇄회로기판 스트립의 제조방법
US6551855B1 (en) Substrate strip and manufacturing method thereof
JP2006196734A (ja) 半導体装置及びその製造方法
KR100533761B1 (ko) 반도체패키지
KR100233864B1 (ko) 리드프레임을 이용한 에어리어 어레이 범프드 반도체 패키지의 입출력 범프 형성방법
JP2002329813A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131002

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20141006

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20151005

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20161004

Year of fee payment: 18

EXPY Expiration of term