JP4637677B2 - 積層指示装置、多層基板製造システム、及び多層基板製造方法 - Google Patents

積層指示装置、多層基板製造システム、及び多層基板製造方法 Download PDF

Info

Publication number
JP4637677B2
JP4637677B2 JP2005230413A JP2005230413A JP4637677B2 JP 4637677 B2 JP4637677 B2 JP 4637677B2 JP 2005230413 A JP2005230413 A JP 2005230413A JP 2005230413 A JP2005230413 A JP 2005230413A JP 4637677 B2 JP4637677 B2 JP 4637677B2
Authority
JP
Japan
Prior art keywords
substrate
substrates
unit
information
combination
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005230413A
Other languages
English (en)
Other versions
JP2007048868A (ja
Inventor
敦 菅沼
裕司 下山
孝 岡安
正孝 宮西
記孝 仲田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Corp
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Priority to JP2005230413A priority Critical patent/JP4637677B2/ja
Publication of JP2007048868A publication Critical patent/JP2007048868A/ja
Application granted granted Critical
Publication of JP4637677B2 publication Critical patent/JP4637677B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、多層基板を積層する際の積層指示装置、多層基板製造システム、及び多層基板製造方法に係り、特に、複数の単位基板が配設された構成基板を積層して成る多層基板を製造する際の積層指示装置、多層基板製造システム、及び多層基板製造方法に関するものである。
電子回路を稼動するため、素子を実装する配線基板が用いられている。この配線基板に形成される配線パターンは、微細化や高密度化の傾向にあり、高精度な配線形成技術が求められている。
最近では、携帯電話やデジタルカメラ等の小型化が進み、各種部品の小型化及び高性能化が図られて複数の基板を積層した多層基板が多用されており、このような多層基板においては、各層の面上に形成される配線パターンの他に、積層された各層の配線パターン間を接続する配線パターン(ビアホールやディスクリート部品のリード挿入穴等)も形成されるので、多層基板の配線形成には更なる高精度が要求される。
一般的に、配線基板の配線パターンは、以下のような工程により形成される。
即ち、露光前基板の表面にエッチングレジスト(例えば、ドライフィルム型、液状型、電着型等)を形成し、次いで、所望のパターンが描かれた露光マスクを介して露光することにより、前記エッチングレジストに露光パターンを焼付ける。
次に、現像処理によって、前記露光前基板に所望のエッチングレジストパターンを形成した後、エッチング処理にて露出している導体層をエッチング除去し、次いで、前記エッチングレジストパターンを剥離することによって、所望の配線パターンを得るというものである。
しかし、配線パターンが高密度になるほど、露光、現像、エッチングの各工程において不良(パターン欠け、パターン太り、突起等)が発生する確率が高くなる。
このため、プリント配線基板の製造工程において、配線パターンの不良箇所を目視や検査装置(AOI:Automatic Optical Inspection)によって検出することが行われている(例えば特許文献1及び特許文献2参照)。
ところで、携帯電話等に使用されるプリント配線基板はサイズが小さいため、複数個まとめて製造されるのが通常である。例えば、実装単位のプリント配線基板を1ピースとして、複数のピースが配置されたシートがワークと呼ばれる基板上に複数個配置されたプリント配線基板を製造する。この場合、不良箇所の検出は、最終製品であるピース単位で行われる。
上記特許文献1には、不良を検出した場合、その箇所にカッター等によってキズを付けたり、インクを塗布したりすることによりマーキングすることで不良箇所を識別する方法が記載されている。
また、上記特許文献2には、不良が検出されたシートサイズの基板をカットして良品のシートサイズの基板に取り替えて積層する方法が記載されている。
特開2002−329813号公報 特開2003−8210号公報
しかしながら、多層基板の場合、内層の基板に不良が検出されて、その位置にマーキングがされても、外層の基板を積層した後は内層の不良箇所を識別することができない。また、上記特許文献1に記載されたように、不良箇所にカッター等によってキズを付けることでマーキングしたり、上記特許文献2に記載されたように、不良の基板をカットして良品に置き換えるようにした場合、切り屑等が基板上に残り不良の原因となる場合がある。
さらに、複数のピースが配設された多層基板の場合において、内層及び外層の両方に不良のピースが存在した場合、これらのピースの位置が異なる場合には、各層の不良のピースの数だけ積層後の最終製品も不良となり、歩留まりが悪化する、という問題があった。
本発明は、上記事情に鑑み、複数の単位基板が配設された多層基板の製造において歩留まりが悪化するのを防ぐことができる積層指示装置、多層基板製造システム、及び多層基板製造方法を提供することを目的とする。
上記目的を達成するために、請求項1記載の積層指示装置は、形成パターンが形成された単位基板が複数配設されて成る構成基板を複数個積層する際に、積層する前記構成基板の組み合わせを指示する積層指示装置において、前記構成基板に配設された単位基板のうち、前記形成パターンに不良が存在する不良の単位基板の位置に関する情報を含む不良情報を入力する入力手段と、入力した前記不良情報に基づいて、前記構成基板を積層した時に前記不良の単位基板の位置が一致するような前記構成基板の組み合わせに関する組み合わせ情報を生成する生成手段と、を備えたことを特徴とする。
本発明に係る積層指示装置は、複数の単位基板が配設された構成基板を複数個積層して多層基板を製造する際に、最終的に不良の製品の数がなるべく減るように積層する構成基板の組み合わせを指示するものである。
このため、入力手段は、構成基板に配設された単位基板のうち、形成パターンに不良が存在する不良の単位基板の位置に関する情報を含む不良情報を入力する。
生成手段は、入力した不良情報に基づいて、構成基板を積層した時に不良の単位基板の位置が一致するような構成基板の組み合わせに関する組み合わせ情報を生成する。
この生成された組み合わせ情報を用いて、不良の単位基板の位置が一致するように積層する構成基板を選択することが容易となり、歩留まりが悪化するのを防ぐことができる。
請求項2記載の多層基板製造システムは、形成パターンが形成された単位基板が複数配設されて成る構成基板を複数個積層して多層基板を製造する多層基板製造システムにおいて、前記単位基板に形成された形成パターンの不良を単位基板毎に検査して、不良の単位基板の位置に関する情報を含む不良情報を生成する検査手段と、前記不良情報に基づいて、前記構成基板を積層した時に前記不良の単位基板の位置が一致するような前記構成基板の組み合わせに関する組み合わせ情報を生成する生成手段と、生成した組み合わせ情報を出力する出力手段と、を備えたことを特徴とする。
この発明によれば、検査手段によって、単位基板に形成された形成パターンの不良を単位基板毎に検査して、不良の単位基板の位置に関する情報を含む不良情報を生成し、生成手段によって、不良情報に基づいて、構成基板を積層した時に不良の単位基板の位置が一致するような構成基板の組み合わせに関する組み合わせ情報が生成される。生成された組み合わせ情報は出力手段によって出力される。
これにより、生成された組み合わせ情報を用いて、不良の単位基板の位置が一致するように積層する構成基板を選択することが容易となり、歩留まりが悪化するのを防ぐことができる。
なお、請求項3に記載したように、前記出力手段は、前記組み合わせ情報を用紙に印刷する印刷手段及び前記組み合わせ情報を表示する表示手段の少なくとも一方を含む構成とすることができる。
また、請求項4に記載したように、前記構成基板に識別符号を付与する付与手段をさらに備え、前記不良情報が、前記不良の単位基板を含む構成基板の識別符号と前記不良の単位基板の位置を示す位置情報とを含み、前記組み合わせ情報が、前記不良の単位基板の位置が一致する組み合わせの構成基板の識別符号を含む構成とすることができる。
請求項5記載の多層基板製造方法は、形成パターンが形成された単位基板が複数配設されて成る構成基板を複数個積層して多層基板を製造する多層基板製造方法において、前記単位基板に形成された形成パターンの不良を単位基板毎に検査して、不良の単位基板の位置に関する情報を含む不良情報を生成し、前記不良情報に基づいて、前記構成基板を積層した時に前記不良の単位基板の位置が一致するような前記構成基板の組み合わせに関する組み合わせ情報を生成し、生成した組み合わせ情報を出力することを特徴とする。
この発明によれば、生成された組み合わせ情報を用いて、不良の単位基板の位置が一致するように積層する構成基板を選択することが容易となり、歩留まりが悪化するのを防ぐことができる。
本発明によれば、複数の単位基板が配設された多層基板の製造において歩留まりが悪化するのを防ぐことができる、という効果を有する。
以下、本発明の実施形態について図面を用いて説明する。
図1は、パターン製造システム1の概略構成を示す図であり、このパターン製造システム1により形成パターンの一例である回路パターンを製造する場合について説明する。
基板上に回路パターンを形成する場合には、まず、銅箔貼着工程Aにおいて基板上に回路形成材である銅箔を貼着し、整面工程Bにおいて貼着した銅箔の上面を機械研磨や化学研磨で整面処理し、ラミネーション工程Cにおいて、整面した銅箔上面にレジスト(レジスト材)をラミネートする。
次に、本発明のパターン製造システム1により、基板に塗布されたレジストを露光し、露光されたレジストを現像してレジストパターンを形成し、レジストパターンが形成された基板上の銅箔をエッチングして形成パターンを形成する。
上記パターン製造システム1は、ラミネートされたレジスト材にパターンを露光する直描型の露光装置(露光部)4、露光されたレジストを現像してレジストパターンを形成する現像装置(現像部)5、レジストパターンが形成された基板上の銅箔をエッチングして形成パターンを形成するエッチング装置(エッチング部)6、出力部10を備えている。
エッチング装置6には、銅箔をエッチングして形成された形成パターンをスキャンした画像情報が得られるように、CCDカメラを用いた光学式検査機(AOI)などの画像認識装置(画像認識手段)60が設けられ、画像認識装置60は露光装置4とネットワーク8で接続されて、画像情報200に基づいて生成された不良情報200が画像認識装置60から露光装置4に送信される。
CAD(Computer Aided Design)などを用いて設計された目標形成パターン(実際に形成しようとしている回路パターン)は、CAM(Computer Aided Manufacturing)7に取り込まれ、CAM7では、目標形成パターンの面付けレイアウト処理、位置合わせ用のマーキング、識別用のシンボルデータ、パターンの均一化用のダミーデータなどの付加情報の付加などを行った後に、回路パターンを加工するための座標値、線幅などを含む加工用パターンデータ100(例えば、Gerberデータなど)に変換されて露光装置4に出力される。
露光装置4は、図2に示すように、CAM7から入力された加工用パターンデータ100を加工に適した形式に変換するデータ変換手段41と、加工用パターンデータ100に従って基板両面の露光を行う露光制御手段(露光用光源を含む)44と、後述する不良情報200を記憶するメモリ46と、を備えている。
上記露光装置4として、レーザなどを用いてレジストに直接描画する直描装置が用いられる。例えば、図3に示すように、レーザ直描装置40はレーザ発生装置から発せられるレーザビームLBをビームスプリッターやビームセパレータを介して複数の描画用光束Lに分割し、分割された光束が一列状に並ぶ描画用光束LLとなって描画テーブルT上に到達するように構成され、描画テーブルTにセットされた基板S上を主走査方向(Y方向)と副走査方向(X方向)に描画用光束LLを走査させて基板Sに1列状に並んだドットで描画を行うものである。具体的には、特開平7−15993公報や特開平9−323180公報などに開示されている。あるいは、直描型の露光装置として、LCD(液晶表示素子)やDMD(デジタル・マイクロミラー・デバイス)などの空間光変調素子を用いるものであってもよい。
このようなレーザ直描装置40で基板上のレジストに描画を行う場合には、加工用パターンデータ100をラスタデータに変換したものを描画データとし、この描画データに基づいて露光制御手段44で露光が行われる。
本実施形態におけるパターン製造システム1で対象とするワークボード20(図4参照)は、基板製造メーカ等において製造された当初の材料基板がプリント配線基板用として所定サイズに切断されて供給されたものである。本実施形態に係るパターン製造システム1では、その基板製造メーカ等から供給されるワークボード20上に、複数の回路パターンを設計し、ワークボード20上の配線形成を一括して行い、配線形成後に基板を切断し、所望の配線パターンが形成された単位配線基板を複数同時に得る。すなわち、電子部品(IC)パッケージは、単位配線基板(ピース)にICチップ等の電子部品を搭載するものである。ICチップを搭載する位置に設けられるパッドや配線を備えた1つの電子部品パッケージの配線領域であるピース52を縦横複数配設した配線領域のシート50を設計し、同一ピース52のシート50または異なるピース52のシート50を縦横複数配設した配線領域のワークボード20を設計する。
次に、パターン製造システム1を用いて多層基板を構成する各プリント配線基板を製造する場合の作用について、図5のフローチャートに従って説明する。
なお、以下では、一例として多層基板を構成する各プリント配線基板を別々に作製してこれらを一括して積層することにより多層基板を製造する場合について説明するが、製造方法はこれに限られるものではない。
まず、回路パターンを製造するために、露光装置4はCAM7から基板の加工用パターンデータ100を受信し(S100)、露光装置4では受信したGerberデータ等のベクトルデータ形式の加工用パターンデータ100をデータ変換手段41でラスタデータ形式の加工用パターンデータ(描画データ)に変換する(S102)。
そして、露光制御手段44で図6に示すような露光処理を行う(S104)。この処理については後述する。
基板の銅箔上に塗布されたレジストが露光されると、現像装置5で現像を行って不要なレジストが除去され(ポジ型レジストの場合は露光されたレジストが除去され、ネガ型レジストの場合は露光されていないレジストが除去される)、銅箔の上面にレジストパターンが形成される(S106)。
さらに、レジストパターンが形成された基板上の銅箔をエッチング装置6でエッチングして形成パターンが形成される(S108)。
形成パターンが形成されると、画像認識装置60において、図7に示すような検査処理が行われ、不良情報200が生成される(S110)。不良情報200は、画像認識装置60の図示しないメモリに記憶されると共に露光装置4に出力され、露光装置4のメモリ46に記憶される。
所定ロット数分の多層基板を構成する内層及び外層の基板全てについて上記の処理が終了していない場合には(S112−N)、次の基板を上記と同様に処理する。
このようにして、所定ロット数分の多層基板を構成する外層基板及び内層基板が全て製造されると(S112−Y)、画像認識装置60において積層指示情報300が生成され出力部10に出力される(S114)。なお、この処理についての詳細は後述するが、積層指示情報300は、内層基板及び外層基板を積層する際に、不良製品が極力少なくなるような基板の組み合わせを指示した情報である。
出力部10は、例えばプリンタで構成され、画像認識装置60から出力された積層指示情報300を用紙に印刷する(S116)。なお、出力部10は、積層指示情報300を表示するディスプレイ等で構成してもよい。
また、外層基板及び内層基板を一括して積層する方法により多層基板を製造する場合には、各基板にレーザ等により穴あけ加工し、その穴に導電性材料を充填して所謂IVH(Interstitial Via Hole)と呼ばれるビアホールを形成する。
オペレータは、積層指示情報300が印刷された用紙を参照し、これに基づいて外層基板及び内層基板を組み合わせてプレス機に投入し、これらをプレスさせる。その後、ソルダレジストを施し、シルク印刷等の処理が施されて、多層基板が作製される。
なお、外層基板及び内層基板を一括積層することにより多層基板を製造する場合に限らず、回路パターンが形成されていない外層基板及び回路パターンが形成された複数の内層基板を積層してプレスし、ドリル等によって穴あけ加工した後にメッキ処理することによりスルーホールを形成し、外層基板上に回路パターンを形成した後、ソルダレジストを施す方法により多層基板を作製してもよい。なお、所謂ビルドアップ基板の場合には、上記のように内層基板を積層してコア基板を作製し、このコア基板上にビルドアップ層を形成する。この場合、レーザ加工等によりビルドアップ層にビアホールを形成する。
次に、露光装置4で実行される露光処理について図6に示すフローチャートを参照して説明する。
図6に示すように、露光処理では、ワークボード20を特定するためのワークIDをワークボード20上の回路パターン形成領域外(ピース52の形成領域外)の予め定めた所定位置、例えば基板端部に露光する(S200)。なお、ワークIDは、例えばワークボード20の種類を任意のアルファベットの組み合わせで表した第1の符号と、内層又は外層を示すと共に何層目かを示す第2の符号‘Ix’、又は‘Oy’と、シリアルNoを数字で表した第3の符号と、を組み合わせた識別符号とすることができる。なお、第2の符号の‘I'は内層を示し、‘x’は内層の例えば下から何層目かを示す数字が付与される。また、‘O’は外層を示し、‘y’は、外層のうち表面(A面)側を示す‘A’又は外層のうち裏面(B面)側を示す‘B’の文字が付与される。また、シリアルNoはワークボード1枚毎に固有の番号が付与され、例えば‘1’から順に連番で付与される。
例えばAAA−I1−1というワークIDの場合、ワークボードの種類が‘AAA’で、内層の1層目に使用され、シリアルNoが‘1’のワークボード20であることを示す。また、AAB−OA−3というワークIDの場合、ワークボードの種類が‘AAB’で、外層のA面に使用され、シリアルNoが‘3’のワークボード20であることを示す。
なお、同じ多層基板を構成するワークボード20に対しては、ワークボードの種類を示す第1の符号が同一となるようにワークIDを付す。ワークIDの付与の仕方はこれに限られるものではなく、ワークボード20の種類や、内層及び外層の区別並びに位置、シリアルNoが識別できるものであればよい。
また、露光しようとするワークボード20が外層用であるか内層用であるかは、加工用パターンデータ100に外層用か内層用かを示すデータを含めておき、これを露光制御44で識別してワークIDを露光するようにすればよいが、このような方法に限られるものではない。
そして、露光対象の外層用のワークボード20である場合には(S202−Y)、後述するように画像認識装置60による検査処理によって生成された不良情報200が記憶されたメモリ46から不良情報200を読み出す(S204)。この不良情報200は、内層用のワークボード20について、エッチング後の形成パターンの不良(配線パターンの欠け、太り等)をピース毎に検査した結果として、不良が検出されたピースのピース番号及びピース位置、ワークID等の情報が含まれている。なお、ワークボード20上の各ピースは、その位置に固有のピース番号が予め付与され、このピース番号と、そのピース番号のピース位置との対応関係が露光装置4のメモリ46や画像認識装置60の図示しないメモリに記憶されている。このため、ピース番号からピース位置を取得することができる。ピース位置は、例えばワークボード20上の座標データ等で表される。
そして、露光対象の外層用のワークボード20に対応する内層用のワークボード20に不良が検出されたピースが存在するか否かを不良情報200に基づいて判断する(S206)。すなわち、不良情報200に含まれるワークIDと、露光対象の外層用のワークボード20に対して露光したワークIDとを比較し、ワークIDの第1の符号が一致するワークIDが不良情報200に含まれるか否かを判断する。
そして、対応する内層用のワークボード20に不良のピース52が存在する場合には(S206−Y)、不良情報200からその不良ピースのピース位置を取得し、その位置に従って露光用の描画データを変更する。すなわち、不良ピースのピース位置に対応したピースに形成すべき回路パターンに代えて、不良であることを示す識別マークが露光されるように描画データを変更する。なお、識別マークは、例えば‘NG’等の文字でもよいし、予め定めた記号やマークでもよい。また、識別マークが露光されるように描画データを変更するのではなく、そのピースに形成すべき回路パターンが露光されないように、すなわち、その部分が空白となるように描画データを変更してもよい。また、その部分を全面露光するように(ベタパターンで塗りつぶすように)描画データを変更してもよい。
そして、描画データに基づいて、外層用のワークボード20を露光する。一方、露光対象のワークボード20が内層用のワークボード20である場合には(S202−N)、描画データを変更せずに内層用のワークボード20を露光する。
露光後は、前述したように現像、エッチングされ、回路パターン及びワークIDがワークボード20上に形成される。
このように、外層用のワークボード20を露光する際に、対応する内層用のワークボード20に不良ピースが存在する場合には、これを容易に識別できるように描画データを一部変更して露光するので、不良ピースの識別が容易となる。このため、不良ピースに部品を誤って実装してしまうのを防ぐことができる。
なお、外層露光時に識別マークを露光して不良ピースの位置に識別マークを形成するのではなく、さらに後工程のソルダーレジストを施す際やシルク印刷等の文字印刷時に不良ピースの位置に識別マークを形成するようにしてもよい。
次に、画像認識装置60で実行される検査処理について、図7に示すフローチャートを参照して説明する。
検査処理では、まずワークIDが読み取られる(S300)。そして、読み取ったワークIDの第2の符号に基づいて、検査対象のワークボード20が外層用か内層用かを判断し、外層用であった場合には(S302−Y)、検査対象の外層用のワークボード20に対応する内層用のワークボード20に不良が検出されたピースが存在するか否かを不良情報200に基づいて判断する(S306)。すなわち、不良情報200に含まれるワークIDと、検査対象の外層用のワークボード20に対して露光したワークIDとを比較し、ワークIDの第1の符号が一致するワークIDが不良情報200に含まれるか否かを判断する。
そして、対応する内層用のワークボード20に不良のピース52が存在する場合には(S306−Y)、不良情報200からその不良ピースのピース番号を取得し、そのピース52を除く全てのピース52の検査行う(S308)。なお、ピース52の検査は、種々の公知の手法を用いることができ、例えば特開平11−337498号公報に記載された方法等を用いることができる。
そして、外層用のワークボード20について不良ピースが存在する場合には(S310−Y)、所定の対応処理を行い(S312)、不良ピースが存在しない場合には(S310−N)、本ルーチンを終了する。なお、対応処理としては、不良ピースのピース番号やピース位置、ワークIDを外層のワークボード20の不良情報200として記憶する処理やインク等により不良ピースの位置にマーキングする等の処理がある。不良ピースの位置にマーキングする場合、外層検査後ではなく、さらに後工程であるソルダーレジストを施す際やシルク印刷等の文字印刷時に不良ピースの位置に識別マークを形成するようにしてもよい。
一方、検査対象のワークボード20に対応する内層用のワークボード20に不良ピースが存在しない場合には(S306−N)、全ピース検査する(S314)。
また、検査対象のワークボード20が内層用のワークボード20であった場合には(S302−N)、全ピース検査する(S316)。そして、不良ピースがあった場合には(S318−Y)、不良情報200を画像認識装置60内の図示しないメモリに記憶すると共に露光装置4へ出力し(S320)、不良ピースがない場合には(S318−N)、本ルーチンを終了する。なお、不良情報200には、前述したように不良ピースのワークIDの他、不良ピースの位置を特定する情報、すなわちピース番号やピース位置の情報を含める。ピース位置を座標データとした場合、例えば不良ピースの中心位置の座標データでもよいし、不良ピースの形状やサイズを特定できるように不良ピースの角部全ての座標データを含めるようにしてもよい。なお、不良ピースの位置を特定できるものであれば上記に限られない。
このように、内層用のワークボード20に不良ピースが存在する場合には、そのピースのワークIDやピース番号及びピース位置の情報を不良情報200として露光装置4に出力するようにしたため、露光装置4側で不良ピースの位置を容易に識別することができる。
従って、露光装置4で外層用のワークボード20を露光する際に、不良ピースの位置に不良であることを示す識別マークを容易に露光することができる。また、本実施形態では、不良ピースにキズを付けたりすることなく不良ピースの位置を識別可能としているため、切り屑等による不良を防ぐことができる。
また、外層用のワークボード20の検査においては、不良ピースが存在する位置については検査を実行しないので、無駄な検査を省くことができ、検査時間を短縮することができる。
なお、本実施形態では、ワークIDを露光してパターンとして形成した場合について説明したが、これに限らず、基板の端部にワークIDに対応した切り欠き等を入れるようにしてもよく、インク等で印刷してもよい。
このようにして内層基板及び外層基板について、不良ピースのピース番号及びピース位置、ワークIDを含む不良情報200が生成され、図5に示すように、所定ロット数分の多層基板を構成する外層基板及び内層基板が全て製造されると(S112−Y)、画像認識装置60において積層指示情報300が生成され出力部10に出力される(S114)。
画像認識装置60では、内層基板及び外層基板の不良情報200に基づいて、積層指示情報300を生成する。不良情報200には、不良ピースが存在するワークボード20のワークIDと不良ピースのピース番号との対応関係が含まれる。画像認識装置60では、各基板を積層した際に不良ピースが重なるように、すなわち不良ピースのピース番号が一致する内層基板及び外層基板の組み合わせを求め、求めた組み合わせの基板のワークIDを積層指示情報300とする。
以下、積層指示情報300の生成の一例について説明する。例えば図8に示すようにピース番号が付与されているものとし、図9(A)に示すような不良情報200が画像認識装置60により生成されたものとする。
この場合、ワークIDが‘AAA−I1−1’である内層基板とワークIDが‘AAA−OA−1’である外層基板とを組み合わせ、不良ピースの存在しない他の基板と積層して多層基板を製造した場合、図10(A)に示すように、最終的に不良となるピースは、ピース番号が1,4,7,10の合計4個となる。
また、ワークIDが‘AAA−I1−2’である内層基板とワークIDが‘AAA−OA−2’である外層基板とを組み合わせ、不良ピースの存在しない他の基板と積層して多層基板を製造した場合、図10(B)に示すように、最終的に不良となるピースは、ピース番号が7,10の合計2個となる。従って、この場合は、2つの多層基板で合計6個の不良ピースが存在することとなる。
このように、組み合わせた基板に存在する不良ピースの位置がばらばらの場合には、最終的に不良となるピースが増加し、歩留まりが悪化する。
このため、画像認識装置60では、ピース番号が一致する不良ピースが存在する組み合わせとして、ワークIDが‘AAA−I1−1’である内層基板とワークIDが‘AAA−OA−2’である外層基板とを組み合わせると共に、ワークIDが‘AAA−I1−2’である内層基板とワークIDが‘AAA−OA−1’である外層基板とを組み合わせ、これらワークIDの組み合わせを図9(B)に示すような積層指示情報300として生成する。
これにより、図11(A)に示すように、ワークIDが‘AAA−I1−1’である内層基板とワークIDが‘AAA−OA−2’である外層基板とを組み合わせて製造された多層基板における最終的な不良ピースは、ピース番号が1,7の合計2個となる。
また、図11(B)に示すように、ワークIDが‘AAA−I1−2’である内層基板とワークIDが‘AAA−OA−1’である外層基板とを組み合わせて製造された多層基板における最終的な不良ピースは、ピース番号が4,7の合計2個となる。従って、この場合は、2つの多層基板で合計4個の不良ピースが存在することとなり、図10の場合と比較して、最終的な不良ピースの数を2個減らすことができる。
なお、上記では、外層基板と内層基板の組み合わせについて説明したが、内層基板同士の組み合わせについても同様である。
このようにして生成された積層指示情報300は用紙に印刷される(S116)。オペレータは、この用紙に印刷された積層指示情報300に従って内層基板及び外層基板を選択して組み合わせてプレス機に投入することにより、最終的な不良ピースを減らすことができ、歩留まりを向上させることができる。
なお、本実施形態では、積層指示情報300を出力部10に出力して印刷する場合について説明したが、これに限らず、積層指示情報300をプレス機に出力し、プレス機側でこれを表示して積層させるべき基板の組み合わせを指示するようにしてもよい。
また、本実施形態では、エッチング部6に設けられた画像認識装置60において不良情報200に基づいて積層指示情報300を生成する場合について説明したが、これに限らず、不良情報200を入力する入力手段を備え、入力した不良情報200に基づいて積層指示情報300を生成する装置を独立して設けても良い。
また、本実施形態では、多層基板を構成する構成基板(外層基板及び内層基板)を所定ロット数分全て製造及び検査した後に積層指示情報300を生成する場合について説明したが、これに限らず、一部の複数の構成基板が所定ロット数分製造及び検査された時点で、積層指示情報300を生成するようにしてもよい。すなわち、例えば30層を積層する多層基板のような場合、10層分の構成基板が製造及び検査される毎に積層指示情報300を生成するようにしてもよい。
パターン製造システムの構成を説明するための図である。 露光装置のブロック図である。 レーザ直描装置の図である。 補正テーブル作成処理を表すフローチャートである。 パターン製造システムの動作を表すフローチャートである。 露光装置の動作を表すフローチャートである。 画像認識装置60の動作を表すフローチャートである。 ピース番号の付与について説明するための図である。 (A)は不良情報の一例を示す図、(B)は積層指示情報300の一例を示す図である。 従来例に係る基板の組み合わせで発生する不良ピースの位置について説明するための図である。 本発明に係る基板の組み合わせで発生する不良ピースの位置について説明するための図である。
符号の説明
A 銅箔貼着工程
B 整面工程
C ラミネーション工程
1 パターン製造システム
4 露光装置
5 現像装置
6 エッチング装置
7 CAM
8 ネットワーク
10 出力部(出力手段)
20 ワークボード
40 レーザ直描装置
41 データ変換手段
44 露光制御手段
46 メモリ
50 シート
52 ピース
60 画像認識装置(検査手段、生成手段)
100 加工用パターンデータ
200 不良情報
300 積層指示情報(組み合わせ情報)

Claims (5)

  1. 形成パターンが形成された単位基板が複数配設されて成る構成基板を複数個積層する際に、積層する前記構成基板の組み合わせを指示する積層指示装置において、
    前記構成基板に配設された単位基板のうち、前記形成パターンに不良が存在する不良の単位基板の位置に関する情報を含む不良情報を入力する入力手段と、
    入力した前記不良情報に基づいて、前記構成基板を積層した時に前記不良の単位基板の位置が一致するような前記構成基板の組み合わせに関する組み合わせ情報を生成する生成手段と、
    を備えたことを特徴とする積層指示装置。
  2. 形成パターンが形成された単位基板が複数配設されて成る構成基板を複数個積層して多層基板を製造する多層基板製造システムにおいて、
    前記単位基板に形成された形成パターンの不良を単位基板毎に検査して、不良の単位基板の位置に関する情報を含む不良情報を生成する検査手段と、
    前記不良情報に基づいて、前記構成基板を積層した時に前記不良の単位基板の位置が一致するような前記構成基板の組み合わせに関する組み合わせ情報を生成する生成手段と、
    生成した組み合わせ情報を出力する出力手段と、
    を備えたことを特徴とする多層基板製造システム。
  3. 前記出力手段は、前記組み合わせ情報を用紙に印刷する印刷手段及び前記組み合わせ情報を表示する表示手段の少なくとも一方を含むことを特徴とする請求項2記載の多層基板製造システム。
  4. 前記構成基板に識別符号を付与する付与手段をさらに備え、前記不良情報が、前記不良の単位基板を含む構成基板の識別符号と前記不良の単位基板の位置を示す位置情報とを含み、前記組み合わせ情報が、前記不良の単位基板の位置が一致する組み合わせの構成基板の識別符号を含むことを特徴とする請求項2又は請求項3記載の多層基板製造システム。
  5. 形成パターンが形成された単位基板が複数配設されて成る構成基板を複数個積層して多層基板を製造する多層基板製造方法において、
    前記単位基板に形成された形成パターンの不良を単位基板毎に検査して、不良の単位基板の位置に関する情報を含む不良情報を生成し、
    前記不良情報に基づいて、前記構成基板を積層した時に前記不良の単位基板の位置が一致するような前記構成基板の組み合わせに関する組み合わせ情報を生成し、
    生成した組み合わせ情報を出力する
    ことを特徴とする多層基板製造方法。
JP2005230413A 2005-08-09 2005-08-09 積層指示装置、多層基板製造システム、及び多層基板製造方法 Expired - Fee Related JP4637677B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005230413A JP4637677B2 (ja) 2005-08-09 2005-08-09 積層指示装置、多層基板製造システム、及び多層基板製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005230413A JP4637677B2 (ja) 2005-08-09 2005-08-09 積層指示装置、多層基板製造システム、及び多層基板製造方法

Publications (2)

Publication Number Publication Date
JP2007048868A JP2007048868A (ja) 2007-02-22
JP4637677B2 true JP4637677B2 (ja) 2011-02-23

Family

ID=37851465

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005230413A Expired - Fee Related JP4637677B2 (ja) 2005-08-09 2005-08-09 積層指示装置、多層基板製造システム、及び多層基板製造方法

Country Status (1)

Country Link
JP (1) JP4637677B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014056902A (ja) * 2012-09-12 2014-03-27 Tikuson Co Ltd 多層プリント基板の製造装置および製造方法、および、これに使用される演算装置
JP6114151B2 (ja) * 2013-09-20 2017-04-12 株式会社Screenホールディングス 描画装置、基板処理システムおよび描画方法
US9941219B2 (en) 2014-09-19 2018-04-10 Intel Corporation Control of warpage using ABF GC cavity for embedded die package
JP6805640B2 (ja) * 2016-08-29 2020-12-23 株式会社ニコン 積層装置、薄化装置、露光装置制御装置、プログラム及び積層体の製造方法
CN111340781A (zh) * 2020-02-26 2020-06-26 京东方现代(北京)显示技术有限公司 不良产品的复核方法及装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10247656A (ja) * 1996-10-19 1998-09-14 Anam Ind Co Inc 不良印刷回路基板ユニットを具備する半導体パッケージ用印刷回路基板ストリップの再生方法及びこれを用いる半導体パッケージの製造方法
JP2000101248A (ja) * 1998-09-24 2000-04-07 Ibiden Co Ltd 多数個取り多層プリント配線板
JP2000252605A (ja) * 1999-02-23 2000-09-14 Samsung Electro Mech Co Ltd 基板シートの結合方法および装置
JP2003008210A (ja) * 2001-06-20 2003-01-10 Clover Denshi Kogyo Kk 多層プリント配線基板の製造方法
JP2004087785A (ja) * 2002-08-27 2004-03-18 Dt Circuit Technology Co Ltd プリント配線板の製造方法、プリント配線板の製造装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10247656A (ja) * 1996-10-19 1998-09-14 Anam Ind Co Inc 不良印刷回路基板ユニットを具備する半導体パッケージ用印刷回路基板ストリップの再生方法及びこれを用いる半導体パッケージの製造方法
JP2000101248A (ja) * 1998-09-24 2000-04-07 Ibiden Co Ltd 多数個取り多層プリント配線板
JP2000252605A (ja) * 1999-02-23 2000-09-14 Samsung Electro Mech Co Ltd 基板シートの結合方法および装置
JP2003008210A (ja) * 2001-06-20 2003-01-10 Clover Denshi Kogyo Kk 多層プリント配線基板の製造方法
JP2004087785A (ja) * 2002-08-27 2004-03-18 Dt Circuit Technology Co Ltd プリント配線板の製造方法、プリント配線板の製造装置

Also Published As

Publication number Publication date
JP2007048868A (ja) 2007-02-22

Similar Documents

Publication Publication Date Title
US20030044248A1 (en) Circuit board production method and circuit board production data
JP4637677B2 (ja) 積層指示装置、多層基板製造システム、及び多層基板製造方法
CN106910417B (zh) 用于对金属-陶瓷基底进行单独编码的方法
JP2008016758A (ja) 多層回路基板製造におけるマーキング装置
CN109413881B (zh) 一种碳油线路板与防焊开窗的制作方法
CN106793583A (zh) 一种pcb板局部电厚金与非局部电金接线的制作方法
JP2010087168A (ja) 多層プリント配線板の製造方法
JP2006235762A (ja) プリント基板用cadシステム
US4571072A (en) System and method for making changes to printed wiring boards
JP4823605B2 (ja) 露光装置、露光方法、及びパターン製造システム
JP2001244601A (ja) プリント配線板の製造システム
KR101459503B1 (ko) 인쇄회로기판의 제조방법 및 그 방법으로 제조된 인쇄회로기판
JPH0918115A (ja) レジストパターンの形成方法
JP2002111204A (ja) 多層配線基板の製造方法
JP2008181998A (ja) ビルドアップ基板とその製造方法および検査方法
JP4446845B2 (ja) プリント回路基板の製造方法および製造装置
JP2007164059A (ja) ソルダーレジスト用露光システム及びプリント配線板の製造方法
JP2014092790A (ja) プリント回路基板のパネル露光装置
JP4980857B2 (ja) 穴明け加工機における加工不良防止方法
JP2001308545A (ja) 印刷回路基板の製作装置及びその方法
JP3711804B2 (ja) 回路板の製造方法及びマスクフィルム用取付孔穿設装置
KR102657751B1 (ko) 학습모델을 이용한 기판 검사 방법
JP2007033765A (ja) パターン製造システム、露光装置、及び露光方法
JP2006165106A (ja) 電子部品実装方法
JP4589163B2 (ja) 画像処理装置、基板配線露光システム及び基板配線形成システム

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20070203

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080305

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101102

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101124

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131203

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees