JP4589163B2 - 画像処理装置、基板配線露光システム及び基板配線形成システム - Google Patents

画像処理装置、基板配線露光システム及び基板配線形成システム Download PDF

Info

Publication number
JP4589163B2
JP4589163B2 JP2005104388A JP2005104388A JP4589163B2 JP 4589163 B2 JP4589163 B2 JP 4589163B2 JP 2005104388 A JP2005104388 A JP 2005104388A JP 2005104388 A JP2005104388 A JP 2005104388A JP 4589163 B2 JP4589163 B2 JP 4589163B2
Authority
JP
Japan
Prior art keywords
wiring
substrate
thickness
image processing
exposure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005104388A
Other languages
English (en)
Other versions
JP2006284894A (ja
JP2006284894A5 (ja
Inventor
孝 岡安
貞夫 関口
建二 高橋
敦 菅沼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Corp
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Priority to JP2005104388A priority Critical patent/JP4589163B2/ja
Publication of JP2006284894A publication Critical patent/JP2006284894A/ja
Publication of JP2006284894A5 publication Critical patent/JP2006284894A5/ja
Application granted granted Critical
Publication of JP4589163B2 publication Critical patent/JP4589163B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Description

本発明は、画像処理装置、基板配線露光システム及び基板配線形成システムにかかり、特に、マスクを用いずに配線基板の配線を形成するために、配線画像に対して画像処理する画像処理装置、基板配線露光システム及び基板配線形成システムに関する。
電子回路を稼動するため、素子を実装する配線基板が用いられている。この配線基板に形成される配線パターンは、微細化や高密度化の傾向にあり、高精度な配線形成技術が求められている。
最近では、各種部品の小型化及び高性能化が図られて複数の基板を積層した多層基板が多用されており、このような多層基板においては、各層の面上に形成される配線パターンの他に、積層された各層の配線パターン間を接続する配線パターン(ビアホールやディスクリート部品のリード挿入穴等)も形成されるので、多層基板の配線形成には更なる高精度が要求される。
一般的に、配線基板の配線パターンは、以下のような工程により形成される。
即ち、露光前基板の表面にエッチングレジスト(例えば、ドライフィルム型、液状型、電着型等)を形成し、次いで、所望のパターンが描かれた露光マスクを介して露光することにより、前記エッチングレジストに露光パターンを焼付ける。
次に、現像処理によって、前記露光前基板に所望のエッチングレジストパターンを形成した後、エッチング処理にて露出している導体層をエッチング除去し、次いで、前記エッチングレジストパターンを剥離することによって、所望の配線パターンを得るというものである。
しかし、このような従来の配線形成プロセスでは、基板の歪や露光マスクの伸縮などによって、部分的に配線パターンの細りや太りが発生し、ファインパターン(例えばパターン幅/パターン間隙=50μm/50μm以下の微細な配線パターン)を有する配線基板においては、形状不良が発生しやすいという不具合を有していた。
このような不具合を解消する手段として、設計データに一致する最適な配線パターンを形成することができる配線形成システムが提案されている(特許文献1参照)。
即ち、エッチング上がりのパターンデータ等を設計データ生成手段にフィードバックして当該設計データに補正をかけ、次いで、マスクレス露光手段にて露光することによって配線パターンを設計値に近い形で形成するというものである。
特開2004−56068号公報
しかしながら、実際の配線基板、特に配線パターン形成層と絶縁層とを複数積層してなる多層基板においては、製造過程で発生する材料の厚さばらつきや材料の納入時点での厚さばらつき等によって、当該多層基板を構成する材料の厚さ(絶縁層厚、導体層厚(銅箔や銅鍍金等)、ソルダーレジスト厚等)にばらつきが発生する。そのため、大容量データ伝送に伴う信号の高速化が進む中で、上記のような配線パターンのパターン幅のみを考慮した配線パターン形成を行っていたのではインピーダンスがばらつき、信号自体の劣化を抑制することができなかった。
本発明は、上記事実を考慮してなされたものであり、設計データに対応する電気特性の配線基板を得ることができる、画像処理装置、基板配線露光システム及び基板配線形成システムを提供することを目的とする。
上記目的を達成するために本発明の配線画像用の画像処理装置は、配線基板の配線パターンを形成するための配線画像に対して画像処理する配線画像用の画像処理装置において、前記配線基板の設計データに基づいて露光前基板を直接露光するための画像データを生成する生成手段と、前記露光前基板に直接露光されて現像された後にエッチングした形成基板の電気特性を入力する入力手段と、入力した前記電気特性に基づいて、予め定めた電気特性の配線パターンとなるように前記配線パターンの形状に関する前記設計データ及び前記画像データの少なくとも一方を補正する補正手段と、を備えたことを特徴とする。
本発明は、配線基板の配線を形成するための配線画像に対して画像処理する配線画像用の画像処理装置に適用される。生成手段は、配線基板の設計データに基づいて露光前基板を露光マスクを用いずに直接露光するための画像データを生成する。この画像データにより露光前基板を露光し現像することで、エッチングレジストパターンが得られ、その後にエッチングされて、配線パターンが形成された形成基板を得る。この配線パターンが形成された形成基板は、電気特性にばらつきを有する場合がある。そこで、入力手段は、露光前基板に直接露光されて現像された後にエッチングした形成基板の電気特性を入力する。入力した電気特性に基づいて、補正手段は、予め定めた電気特性の配線パターンとなるように配線パターンの形状に関する設計データ及び画像データの少なくとも一方を補正する。すなわち、補正手段は、電気特性と配線パターンの形状に関する設計データ及び画像データの少なくとも一方との対応関係を予め有している。従って、入力した電気特性に対応して設計データを補正すること、画像データを補正すること、及び設計データと画像データの双方を補正することの何れか1つを実行する。この補正された設計データ及び画像データの少なくとも一方によって、電気特性が保証された配線基板を得ることができる。
前記電気特性は、特性インピーダンスを採用することができる。配線基板の電気特性として要求されるものは、特性インピーダンスが一例としてあり、その特性インピーダンスを電気特性として採用することで、特性インピーダンスのばらつきを抑制することができる。
前記配線パターン形状は、前記配線パターンのパターン幅を採用することができる。配線基板の電気特性に起因するものとしては、配線パターンの形状であり、特に配線パターンのパターン幅である。従って、配線パターンの形状として配線パターンのパターン幅を採用することにより、さらに電気特性が保証された配線基板を得ることができる。
前記補正手段は、前記電気特性と前記配線パターンの形状との対応を表すテーブルを備え、入力した前記電気特性に対応する配線パターンの形状で補正することを特徴とする。補正手段が、電気特性と配線パターンの形状に関する設計データ及び画像データの少なくとも一方との対応関係を予め有する場合、その対応関係をテーブルとして記憶手段などに備えることによって、テーブルを参照するのみで、電気特性が保証された配線基板を得ることができる。
前記テーブルは、前記配線画像の位置に対応して補正値を定めたことを特徴とする。配線基板は、面内で一様な電気特性でない場合、任意の領域間で電気特性に差異が生じる。このため、配線画像の位置に対応して補正値を定めたテーブルを用いることで、面内で一様な電気特性でない場合であっても、容易に補正をすることができる。
前記入力手段は、電気特性として露光前基板の厚さを入力することを特徴とする。電気特性は、露光前基板の厚さで代替えできる場合がある。このため、電気特性として露光前基板の厚さを入力することによって、電気特性が保証された配線基板を得ることができる。
前記入力手段は、露光前基板の厚さをさらに入力し、前記補正手段は、入力した前記電気特性及び露光前基板の厚さに基づいて、補正することを特徴とする。露光前基板は、面内の位置により厚さのばらつきを有した場合、電気特性は、ばらつきを有する領域間で電気特性に差異が生じる。このため、露光前基板の厚さに対応して補正値を定めることで、厚さが一様でなく一様な電気特性でない場合であっても、容易に補正をすることができる。
なお、前記露光前基板の厚さは、前記露光前基板を構成する絶縁層及び導体層の少なくとも1つの材料厚を採用することができる。これらの材料厚のうち、電気特性に対する寄与度が大きいものを予め定めて、優先順位を付して用いても良い。
本発明の基板配線露光システムは、前記記載の画像処理装置と、前記配線基板に係る設計データに基づいて生成された画像データを用いて露光前基板を直接露光する露光手段と、を備えたことを特徴とする。
前記のように画像処理装置が、電気特性が保証された配線基板を得ることができる設計データ及び画像データの少なくとも一方を処理する。このデータを用いて露光手段では電気特性のばらつきを抑制することができる露光処理を実行することができる。
また、本発明の基板配線形成システムは、前記記載の画像処理装置と、前記配線基板に係る設計データに基づいて生成された画像データを用いて露光前基板を直接露光する露光手段と、前記露光前基板に直接露光されて現像された後の現像後基板をエッチングするエッチング手段と、前記エッチング処理後の配線基板に形成された配線パターン及び電気特性を検査する検査手段と、を備えたことを特徴とする。
前記のように画像処理装置が、電気特性が保証された配線基板を得ることができる設計データ及び画像データの少なくとも一方を処理する。この画像処理手段への入力は、検査手段の検査結果を用いることで、形成基板からのフィードバックが可能となる。従って、露光手段による露光後で、エッチング手段によるエッチング後の形成基板は、電気特性のばらつきを抑制することができる。
以上説明したように本発明によれば、入力した電気特性に基づいて、予め定めた電気特性の配線となるように配線のパターン形状に関する設計データや画像データを補正するので、形成される配線基板について電気特性のばらつきを抑制することができる、という効果がある。
以下、図面を参照して本発明の実施の形態の一例を詳細に説明する。本実施の形態では、電子部品(IC)パッケージの配線形成システムについて本発明を適用したものである。なお、本発明は、半導体パッケージの配線形成システムに限定されるものではなく、一般的な配線基板の製造にも適用することができる。
図2に示すように、本発明の実施の形態に係る基板配線形成システムで対象とするワークボード20は、基板製造メーカ等において製造された当初の材料基板46が半導体パッケージなどの配線基板用として所定サイズに切断されて供給されたものである。本実施の形態に係る基板配線形成システムでは、その基板製造メーカ等から供給されるワークボード20上に、複数の半導体パッケージを設計し、ワークボード20上の配線形成を一括して行い、配線形成後に基板を切断し、所望の配線パターンが形成された単位配線基板を複数同時に得る。すなわち、電子部品(IC)パッケージは、単位配線基板(ピース)にICチップを搭載するものである。ICチップを搭載する位置に設けられるパッドや配線を備えた1つの半導体パッケージの配線領域であるピース52を縦横複数配設した配線領域のシート50を設計し、同一ピース52のシート50または異なるピース52のシート50を縦横複数配設した配線領域のワークボード20を設計する。
図1に示すように、本発明の実施の形態に係る基板配線形成システム10は、基板設計装置12、RIP装置14、DI装置16、及びDES装置18が、データの流れに従って順に接続されている。
基板設計装置12は、レイアウト設計装置やCAMを含んでおり、ICチップを搭載する位置に設けられるパッドや配線のレイアウト情報が設計データとして生成される。このときの設計データは、標準的に用いられるガーバーデータ(Gerberフォーマットによるデータ)を出力する。この基板設計装置12では、設計データの入力で、エッチングによる配線寸法の変化を補正するエッチング補正を実行する。また、基板設計装置12では、ピース52に係るデータを、シート50を含めて、ワークボード20上にどのように配置するかを処理する、所謂「面付け」の処理を行う。すなわち、基板設計装置12における処理は、回路設計、ピース52のアートワーク設計、シート50のシート設計、そして面付け処理が実行される。
RIP装置14は、設計データをラスターイメージに変換処理(RIP処理;Raster Image Process)する装置であり、基板設計装置12から入力された設計データを処理してRIP処理済みのイメージデータ(例えばビットマップデータ)を出力する。RIP装置14は、コンピュータ構成とされ、機能ブロックとしては、RIP処理を行う変換部26を備えている。この変換部26には、取得部24を介して基板設計装置12から設計データが入力されるようになっている。変換部26は、RIP処理済みのイメージデータをインタフェース機能を有する出力部28を介してDI装置16へ出力するようになっている。詳細は後述するが、本実施の形態では、変換部26における処理において配線パターンのパターン幅について補正処理を施すようになっている。この補正処理を実行する補正部32は変換部26に接続されている。この補正部32は、後述する補正に関するテーブルを記憶したテーブルメモリ34に接続されている。また、取得部24には、キーボードなどの入力装置として入力部30が接続されている。
DI装置16は、RIP装置14から出力されたイメージデータを用いて、露光マスクを用いることなく直接ワークボード20に画像を露光し現像する装置であり、露光部36、現像部38、及び現像後検査部40を備えている。露光部36の一例としては、レーザビームなどの光ビームを走査露光する走査装置や、微小反射鏡の各々を偏向させるDMD(Digital Micro mirror Device)などがある。
このDI装置16には、ワークボード20が投入され、まず、投入されたワークボード20に図示しない穿孔装置で基準穴を設け、ついで、ドライフィルム型、液状型、電着型等のエッチングレジストを施した後に、配線等のパターンを露光部36で露光する。その露光されたパターンを残存させる(エッチングレジストを残存させる)現像処理を現像部38で行い、現像後のエッチングレジストパターンにおける欠けや局部的膨らみなどの形状検査を現像後検査部40において実行する。その検査データは別途収集する。
DES装置18は、現像後のエッチング処理を施す装置であり、エッチング部42,及びエッチング後検査部44を備えている。エッチング部42では、エッチングレジストパターン非形成部の銅(Cu)をエッチング除去し、エッチング後検査部44においてエッチング後の配線パターンにおける欠けや局部的膨らみなどの形状検査を実行する。その検査データは別途収集する。なお、図示は省略したが、DES装置18には、ソルダーレジスト関連の処理を施す装置を含んでいる。
積層基板の一例を説明する。まず、エッチング後検査部44により検査終了後の第1基板に、接着層(プリプレグ)を挟んで金属箔等(例えば銅箔等のグランド層(GND))を積層することで、積層基板を形成する。この積層基板に貫通スルーホールなどの穴あけ処理を施して、上記と同様に、露光、現像、エッチングを施して、最終的にソルダーレジストを施した後に、最終検査を行う。この最終検査は、外観検査はもとより、特性インピーダンス等の電気特性検査を含むものである。この検査終了後には、ワークボード20に配線が形成された製品22が得られる。
ここで、本発明の実施の形態に係る基板配線形成システムで対象とするワークボード20の電気特性としての特性インピーダンスZoを規定する材料厚やパターン幅について説明する。
図16(A)には、マイクロストリップラインの断面構造図を示した。特性インピーダンスZoは、絶縁層厚H、配線パターンのパターン幅W、材料厚T(配線パターンの厚さ:導体層厚)、誘電率εrにより(図中の関数fで)決定される。絶縁層厚Hは、グランド層または電源層から誘電率εrの絶縁材端部までの距離であり、材料厚Tは、絶縁材端部から配線パターンが形成される上端までの距離である。
図16(B)には、ストリップラインの断面構造図を示した。特性インピーダンスZoは、第1絶縁層厚H1、第2絶縁層厚H2、配線パターンのパターン幅W、材料厚T(配線パターンの厚さ:導体層厚)、誘電率εrにより(図中の関数fで)決定される。絶縁層厚H1は、一方のグランド層または電源層から配線パターンが形成された上端までの距離であり、第2絶縁層厚H2は他方のグランド層または電源層から絶縁材端部までの距離である。
なお、絶縁層厚は、絶縁層単体の厚さに限定されるものではなく、基板下部や他の導体層からの厚さ(例えば図6(B)の絶縁層厚H3)を採用する場合がある。
次に、本実施の形態の基板配線形成システム10における補正処理を説明する。
まず、ワークボード20は、その厚さが一様でない場合がある。図2に示すように、材料基板46から切り出した位置により基板厚にばらつきを有する場合がある。従って、ワークボード20の板厚にばらつきを有するときには、その面内、シート50、しいてはピース52の各々で板厚がばらつく場合がある。この板厚のばらつきは、特性インピーダンス等の電気特性にばらつきを大きく生じさせる原因となる。また、積層基板の場合には、接着層や銅厚のばらつきや各層間の厚さのばらつきによって、電気特性のばらつきを加速させる。さらに、外層の配線パターンを保護するソルダーレジストの厚さにばらつきがあっても、電気特性に影響が生じるため、ソルダーレジストの厚さについても考慮する必要がある。
そこで、本実施の形態では、基板の各所でばらつく板厚や材料厚に起因した電気特性のばらつきを抑制するため、基板の各所でばらつく板厚や材料厚に起因した電気特性のばらつきについて予め傾向を求めてテーブル化し、露光時までにフィードバックする。このテーブルは、次のようにして求めることができる。
図3は、電気特性のばらつきを抑制するテーブルの生成プロセスを示すものである。図3のプロセスルーチンは、(コンピュータ構成の)図示しない補正用テーブル作成装置において実行されるものである。この図示しない補正用テーブル作成装置は、RIP装置14、DI装置16及びDES装置18に接続可能とされ、各々にデータの入出力が可能な構成とされている。本実施の形態では、説明を簡単にするため、RIP装置14の補正部32において実行されるものとする。
図3のステップ100では、予め作成したテストチャートデータを読み取る。図4にはテストチャートデータによる、テストチャート54をイメージとして示したものであり、テストチャート54には予め定めたチャートパターン56が縦横に複数配設される。チャートパターン56は、複数のパターンがあり、テストチャート54には段階的に変化するチャートパターン56が配設される。また、チャートパターン56は、一定の向きに配設されるものではなく、所定角度毎に傾けた斜めのチャートも配設される。チャートパターン56の一例は、配線パターンのパターン幅/パターン間隙(L/S)で表現されるチャートパターンがある。なお、以下の説明では、配線パターンのパターン幅が20μmでかつパターン間隙が20μmのものを、チャートパターン幅が20μmであるL/S20によるチャートパターン56という。
次のステップ102では、物理量が既知のサンプル板をワークボード20として準備し、DI装置16に投入する。このサンプル板について、既知の物理量としては、面内位置における絶縁層厚及び導体層厚がある。これら異なる厚さの組み合わせを複数準備する。
次のステップ104では、DI装置16及びDES装置18によってサンプル板にテストチャート54を露光し、現像し、エッチングする等により、テストチャート54が形成されたサンプル基板を形成する。次のステップ106では、サンプル基板に形成されたチャートパターン56の形状や電気特性を計測する。チャートパターン56の形状としては、パターン幅であり、電気特性は、特性インピーダンスZoである。なお、積層基板を形成しながら行う場合には、積層時の面内位置における絶縁層厚及び導体層厚等を逐次測定して、既知の物理量としてもよい。
次のステップ108では、既知の物理量と、計測結果とから、物理量とパターン幅の関係及び物理量と電気特性(特性インピーダンス)の関係を導出する。この処理は、絶縁層厚及び導体層厚の変化量に対する、パターン幅Wの変化量と、特性インピーダンスZoの変化量との対応関係を求めるものである。
図5には、絶縁層厚及び導体層厚の一例に、銅厚と配線パターンのパターン幅Wの関係として、テストチャートデータによる形成されるべきチャートパターン幅について、銅厚を変化させたときに実際に形成された配線パターンのパターン幅の関係を示した。図から理解されるように、銅厚が厚くなるのに従って配線パターンのパターン幅が広く形成される傾向になる。また、図6には、銅厚が一定(任意の厚さ)で配線パターンのパターン幅を変化させたときの特性インピーダンスZoの関係について一例を示した。
ここで、銅厚の変動により得られる配線パターンのパターン幅が変動する(図5)。従って、銅厚に応じて設計データのパターン幅を調整することによって、得られるパターン幅を設計データに一致させることが可能となる。ところが、設計データに見合うパターン幅に調整することのみでは、電気特性である特性インピーダンスZoがばらつくことになる。これは、特性インピーダンスZoが銅厚など厚さに影響を受けるためと考えられる。
図6に示すように、任意厚さの銅厚tで固定した基板における特性インピーダンスZoが、規定値の配線パターンのパターン幅(例えば20μm)に対して予め設定した特性インピーダンスZoの範囲Zjの範囲外になる場合がある。この例では、銅厚を固定したが、銅厚の変動によりさらに特性インピーダンスが変動する場合がある。従って、この例(銅厚tの基板)では、規定値の配線パターンのパターン幅(例えば20μm)に調整するより、範囲Zjの範囲内の特性インピーダンスZoとなる配線パターンのパターン幅の範囲Jに設定することが好ましい。
そこで、特性インピーダンスZoを考慮した配線パターンのパターン幅の調整量を以下の関係として求める。この場合、上記計測結果から、銅厚tと、配線パターンのパターン幅Wと、特性インピーダンスZoとの対応関係を予め求める。
図7に示すように、任意厚さの銅厚toで固定したときのパターン幅Wと特性インピーダンスZoとの関係から、要求する特性インピーダンスZoとなる配線パターンのパターン幅Wを求める。この場合、(20μm+α)である。αは、理論的な中間の補正量である。この(20μm+α)のパターン幅Wは理論値であるので、実際の配線パターンのパターン幅Wを得ることができる値を求める。この場合、図8に示すように、銅厚と実際のパターン幅Wとの関係から、銅厚toの実際のパターン幅Wの分布th上に、上記求めた(20μm+α)のパターン幅Wを投影し、その交点の比率から要求特性インピーダンスZoとなる調整されたパターン幅Wを求める。図8の場合、(20μm+β)である。このβが、特性インピーダンスZoを考慮したパターン幅Wの補正量である。
従って、ステップ108では、物理量とパターン幅の関係及び物理量と電気特性(特性インピーダンス)の関係を導出したのちに、次の補正量の関係を導出できる。
β=g(W+α,t)
α=f(W,t,Zo)
但し、Wは、設計データによるパターン幅,tは銅厚や基板厚などの厚さ,Zoは要求する特性インピーダンスである。
以上のようにして、物理量とパターン幅Wや電気特性(特性インピーダンス)の関係、そして補正量の関係を導出した後に、実際のワークボード20に対するテーブル生成の処理へ移行する。すなわち、次のステップ110では、これから露光するワークボード20の板厚を計測する。このステップ110の計測処理は、材料基板46から分離されたワークボード20の厚さの分布、すなわち形状パターンの特定に相当する。これは、ワークボード20の厚さは、同一ロットでは、同一分布になると想定したためである。例えば、プレス工程後のワークボード20は、中央部分が膨らみ傾向で外周に移動するに従って、薄くなる厚さ分布となる傾向がある。
次のステップ112では、計測したワークボード20の板厚に応じたテーブルを生成する。このテーブルの生成は、上記式に基板の位置を付加したものである。
すなわち、
γ=h(x,y,W+α,t)
である。なお、γは補正量であり、x,yは座標値である。
なお、要求される特性インピーダンスZoが予め定められており、銅厚等の厚さが所定量として変動が微細な場合には、パターン幅Wに対する補正量をテーブルとして保持してもよい。図9及び図10には、この補正テーブルの一例をイメージとして示した。図9の例は、任意のパターン幅Wについてワークボード20の中心から外周へ向かうに従って同一傾向の厚さ分布となる場合で補正量が同心円の段階的な領域で分布する場合を示している。図10の例は、任意のパターン幅Wについてワークボード20の四隅の何れか近傍の位置から対向する隅へ向かうに従って同一傾向の厚さ分布となる場合で補正量が段階的な領域で分布する場合を示している。このような、段階的な領域で同一補正量とすることにより、任意の位置に対応する補正量を保持することよりデータ量を減少することができる。
また、テーブルは、ワークボード20の面単位で保持することが好ましい。この場合、ワークボード20を複数の領域で分割して、各分割領域毎に分割領域補正のテーブルを保持するようにしてもよい。
以上のようにして生成されたテーブルは、RIP装置14のテーブルメモリ34に格納される。
次に、本実施の形態にかかる基板配線形成システム10の作動を図11を参照して説明する。
まず、ステップ200では、基板設計装置12において、回路設計の処理が実施され、次のステップ202においてピース52のアートワーク設計の処理が実行され、次のステップ204においてシート50のシート設計の処理が実行される。シート設計が終了すると、ステップ206へ進み、面付け処理が実行される。この面付け処理が終了すると、次のステップ208において、ワークボード20に形成するための配線パターンに関する設計データがRIP装置14へ出力される。
ここで、RIP装置14には、入力部30から、補正対象とするデータが、設計データそのもの、またはRIP処理済みのイメージデータの何れかまたは両方のデータであることを指定する指定値が入力される。これは、パターン幅Wを調整する場合、設計データそのものであってもよく、またRIP処理済みのイメージデータであってもよいためである。なお、両方のデータを指定する場合には、各データに対してなされる補正量の比率や各データにおいて対象とするパターン幅Wをさらに入力する。なお、これらの指定値は、予め定めておいても良い。また、後述するデータ補正処理(図12)において用いるデータを予め入力するようにしてもよい。
ステップ210では、入力部30から入力された、補正対象とするデータが、設計データであるか否かを判断する。ステップ210で肯定されたときは、ステップ212でデータ補正を実行した後に、ステップ214へ進み、否定されたときはそのままステップ214へ進む。ステップ214では、設計データすなわちガーバーデータをビットマップデータ等のイメージデータに変換(生成)してステップ216へ進む。
ステップ212のデータ補正処理は、図12の補正処理ルーチンが実行される。
ステップ230では、オリジナルデータを読み取る。ここでは、設計データであるガーバーデータを読み取る。次のステップ232では、補正対象とする領域を設定する。この補正対象とする領域とは、ワークボード20が補正に傾向を有する材料基板46の何れの位置であるのかを設定するものである。なお、ここでは計測データを入力する。この計測データとは、配線基板を形成するために用いるワークボード20を予め計測した厚さのデータである。この厚さデータには、面内位置における絶縁層厚及び導体層厚のデータであり、一例としては、絶縁層厚、基板材料厚、積層後の板厚等の板厚、そして、銅厚、及びSR厚(ソルダーレジスト厚)がある。
また、特性インピーダンスZoは設計データ内に含まれており、予め定められているが、公差等を調整した場合には、ステップ232で入力値を読み取るようにしてもよい。すなわち、このステップ232では、設計データに含まれる特性インピーダンスZoを入力値として設定する、または入力部30で入力された値を設定する。以上の入力値により、補正対象の領域を設置する。例えば、図2に示すように、材料基板46内の左上隅の領域と設定される。
次のステップ234では、上記ステップ232で設定された対象領域に対応する補正テーブルを決定する。ここでは、上述のようにして生成され、テーブルメモリ34に格納されたテーブルを読み取る。上述の数式、または、ワークボード20の面単位で補正量が保持されたテーブルや、ワークボード20を複数の領域で分割して、各分割領域毎に保持された分割領域補正のテーブルを読み取る。
次のステップ236では、上記ステップ234で決定した補正テーブルで、設計データを補正し、次のステップ238において補正後設計データを出力する。この補正は、ガーバーデータに補正量を付加することでなされる。例えば、パターン幅Wを表す数値を補正量だけ増減する。このパターン幅Wを表す数値には、走査露光などの場合、スポット径などが対応する。このようにして、設計データが補正されると、図11のステップ214において、補正後設計データによるイメージデータが生成される。
図11のステップ216では、入力部30から入力された、補正対象とするデータが、イメージデータであるか否かを判断する。ステップ216で肯定されたときは、ステップ218でデータ補正を実行した後に、ステップ220へ進み、否定されたときはそのままステップ220へ進む。ステップ220では、イメージデータ例えばビットマップデータをDI装置16へ出力する。
ステップ218のデータ補正処理は、上記ステップ212と同様の処理であるが、本ステップ218の処理は、イメージデータを画像処理する点(ステップ236の処理)で異なる。このイメージデータを画像処理する一例としては、配線パターンのパターン幅Wを補正量に対応する画素を増加したり減少したりする膨張処理や収縮処理がある。この膨張処理や収縮処理を施すことにより、対象となる領域に対してパターン幅Wを調整することができる。
ステップ218においてイメージデータが補正されると、ステップ220において、補正後のイメージデータをDI装置16へ出力し、次のステップ222においてDI装置16及びDES装置18において配線パターンのパターン形成がなされる。
このように本実施の形態では、面内位置における絶縁層厚及び導体層厚(例えば、絶縁層厚や基板材料厚等の板厚、そして、銅厚、及びSR厚)のばらつきに応じて変動することが予測される特性インピーダンスが安定(保証)されるように、パターン幅を補正しているので、ワークボード20内の位置に関係なく、電気特性が良好な配線基板を得ることができる。
上記実施の形態のRIP装置14は、本発明の画像処理装置に対応する。変換部26は本発明の生成手段に対応し、入力部30は入力手段に対応し、補正部32は補正手段に対応する。また、テーブルメモリ34に記憶されるテーブルは、本発明のテーブルに対応する。
また、DI装置16、特に露光部36は本発明の露光手段に対応し、DES装置18、特にエッチング部42はエッチング手段に対応する。また、本実施の形態ではエッチング後検査部44がDES装置18に含まれる構成であるが、このエッチング後検査部44は本発明の検査手段に対応する。
次に、上記実施の形態の拡張例を説明する。上記実施の形態では、入力部30により、材料厚や特性インピーダンスの値を入力する場合を説明したが、本拡張例では、積層基板を形成する場合に、DI装置16及びDES装置18の各検査部から出力される検査データを補正部32へ直接フィードバックするものである。
図13に示すように、拡張例の基板配線形成システム10では、DI装置16の現像後検査部40、及びDES装置18のエッチング後検査部44の各々から出力される検査データが、RIP装置14の補正部32へ出力されるように接続されている。
図14には、DI装置16及びDES装置18を主体に、積層基板を形成する過程をプロセスとして示した。DI装置16にワークボード20が投入される(ステップ250)。そのワークボード20には図示しない穿孔装置で基準穴が設けられている。この後、ドライフイルムや液状等のエッチングレジストが施された後に(ステップ252)、材料厚の測定がなされる(ステップ254)。この材料厚は検査データとして、補正部32へフィードバックされ、上述のように、パターン幅が補正される。この補正された配線等のパターンによってワークボード20を露光部36で露光し、現像部38で現像処理し、現像後検査部40で形状を検査する(ステップ256)。
次に、DES装置18では、エッチング部42でエッチングし、エッチング後検査部44で形状検査する(ステップ258)。次に、プレス形成などによる積層処理、又は層間を絶縁する絶縁材を塗布等により絶縁層を形成し(ステップ260)、貫通スルーホール等の穴あけ、そして鍍金処理をする(ステップ262)。
次に、エッチングレジスト形成(ステップ264)した後に、絶縁層厚及び導体層厚(例えば、基板厚、絶縁間厚、鍍金厚)の測定がなされる(ステップ266)。これらの材料厚は検査データとして、補正部32へフィードバックされ、上述のように、パターン幅Wが補正される。この補正された配線等のパターンによって積層後のワークボード20を露光部36で露光し、現像部38で現像処理し、現像後検査部40で形状を検査し(ステップ268)、エッチング・検査した(ステップ270)後に、ソルダーレジスト処理し(ステップ272)、露光及び現像することにより(ステップ274)配線基板を得る。この配線基板について、外観検査及び布線検査を実施(ステップ276)した後に、電気特性の測定を行って(ステップ278)、搬出する(ステップ280)。ステップ278の電気特性についての検査データは、補正部32へフィードバックされ、次回のワークボード20に対する、パターン幅補正の情報とされる。次回のワークボード20は、補正された配線等のパターンによって積層後のワークボード20を露光部36で露光される。
なお、多層を積層する場合は、エッチングレジストからエッチング検査まで(ステップ264〜270)の処理に続いて、絶縁材を塗布して穴あけ・鍍金をする処理を繰り返す処理を追加すればよい。
RIP装置14の補正部32では、受け取った検査データを用いて、補正テーブルを決定し、設計データまたはイメージデータを補正する。このようにすることによって、リアルタイムでフィードバックが可能となる。
なお、上記実施の形態及び拡張例では、RIP装置14に入力部30,補正部32及びテーブルメモリ34を備えてデータ補正する場合を説明したが、図15に示すようにDI装置16に備えても良い。この場合、DI装置16では、面単位で補正したり、領域単位で補正したりすることができる。
以上、本発明を上述した特定の実施形態により詳細に説明したが、本発明はその実施形態に限定されるものではなく、本発明の範囲内にて他の種々の形態が実施可能である。
本発明の実施の形態に係る基板配線形成システムの概念ブロック図である。 本実施の形態において対象とする基板の説明図である。 電気特性のばらつきを抑制するテーブルの生成プロセスを示すフローチャートである。 テストチャートデータによる、テストチャートを示すイメージ図である。 基板の材料厚(銅厚)とパターン幅の関係として、入力値と実測値の関係を示す特性図である。 任意厚さの銅厚で固定した基板における特性インピーダンスと、パターン幅との関係を示す特性図である。 特性インピーダンスから、パターン幅を求める過程の説明図である。 基板の材料厚(銅厚)を考慮して、パターン幅を求める過程の説明図である。 同心円状となる補正分布を示す補正テーブルの概念図である。 四隅の一つから他方へ段階的に分布する補正分布を示す補正テーブルの概念図である。 本実施の形態にかかる基板配線形成システムの処理の流れを示すフローチャートである。 データ補正処理の流れを示すフローチャートである。 基板配線形成システムの拡張例の一例を示す概念ブロック図である。 基板配線形成システムの拡張例におけるプロセスの流れを示すフローチャートである。 基板配線形成システムの変形例の一例を示す概念ブロック図である。 特性インピーダンスZoを規定する材料厚やパターン幅の説明図である。
符号の説明
W…パターン幅
Zo…特性インピーダンス
t…銅厚
10…基板配線形成システム
14…RIP装置
16…DI装置
18…DES装置
20…ワークボード
26…変換部
30…入力部
32…補正部
34…テーブルメモリ
36…露光部
42…エッチング部
44…エッチング後検査部
46…材料基板
50…シート
52…ピース

Claims (10)

  1. 配線基板の配線パターンを形成するための配線画像に対して画像処理する配線画像用の画像処理装置において、
    前記配線基板の設計データに基づいて露光前基板を直接露光するための画像データを生成する生成手段と、
    前記露光前基板に直接露光されて現像された後にエッチングした形成基板の電気特性を入力する入力手段と、
    入力した前記電気特性に基づいて、予め定めた電気特性の配線パターンとなるように前記配線パターンの形状に関する前記設計データ及び前記画像データの少なくとも一方を補正する補正手段と、
    を備えたことを特徴とする配線画像用の画像処理装置。
  2. 前記電気特性は、特性インピーダンスであることを特徴とする請求項1に記載の画像処理装置。
  3. 前記配線パターンの形状は、前記配線パターンのパターン幅であることを特徴とする請求項1又は請求項2に記載の画像処理装置。
  4. 前記補正手段は、前記電気特性と前記配線パターンの形状との対応を表すテーブルを備え、入力した前記電気特性に対応する配線パターンの形状で補正することを特徴とする請求項1乃至請求項3の何れか1項に記載の画像処理装置。
  5. 前記テーブルは、前記配線画像の位置に対応して補正値を定めることを特徴とする請求項4に記載の画像処理装置。
  6. 前記入力手段は、電気特性として露光前基板の厚さを入力することを特徴とする請求項1乃至請求項5の何れか1項に記載の画像処理装置。
  7. 前記入力手段は、露光前基板の厚さをさらに入力し、前記補正手段は、入力した前記電気特性及び露光前基板の厚さに基づいて、補正することを特徴とする請求項1乃至請求項6の何れか1項に記載の画像処理装置。
  8. 前記露光前基板の厚さは、前記露光前基板を構成する絶縁層及び導体層の少なくとも1つの材料厚であることを特徴とする請求項6または請求項7に記載の画像処理装置。
  9. 請求項1乃至請求項8の何れか1項に記載の画像処理装置と、
    前記配線基板に係る設計データに基づいて生成された画像データを用いて露光前基板を直接露光する露光手段と、
    を備えたことを特徴とする基板配線露光システム。
  10. 請求項1乃至請求項8の何れか1項に記載の画像処理装置と、
    前記配線基板に係る設計データに基づいて生成された画像データを用いて露光前基板を直接露光する露光手段と、
    前記露光前基板に直接露光されて現像された後の現像後基板をエッチングするエッチング手段と、
    前記エッチング処理後の配線基板に形成された配線パターン及び電気特性を検査する検査手段と、
    を備えたことを特徴とする基板配線形成システム。
JP2005104388A 2005-03-31 2005-03-31 画像処理装置、基板配線露光システム及び基板配線形成システム Expired - Fee Related JP4589163B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005104388A JP4589163B2 (ja) 2005-03-31 2005-03-31 画像処理装置、基板配線露光システム及び基板配線形成システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005104388A JP4589163B2 (ja) 2005-03-31 2005-03-31 画像処理装置、基板配線露光システム及び基板配線形成システム

Publications (3)

Publication Number Publication Date
JP2006284894A JP2006284894A (ja) 2006-10-19
JP2006284894A5 JP2006284894A5 (ja) 2010-09-09
JP4589163B2 true JP4589163B2 (ja) 2010-12-01

Family

ID=37406902

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005104388A Expired - Fee Related JP4589163B2 (ja) 2005-03-31 2005-03-31 画像処理装置、基板配線露光システム及び基板配線形成システム

Country Status (1)

Country Link
JP (1) JP4589163B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6139197B2 (ja) * 2013-03-18 2017-05-31 株式会社Screenホールディングス Rip装置、画像記録装置、rip方法およびプログラム

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004056068A (ja) * 2002-05-28 2004-02-19 Shinko Electric Ind Co Ltd 配線形成システムおよびその方法
JP2004228228A (ja) * 2003-01-21 2004-08-12 Toshiba Corp 形状シミュレーション方法、形状シミュレーションプログラム及びマスクパターン作成方法
JP2004319899A (ja) * 2003-04-18 2004-11-11 Nikon Corp 露光装置及び露光方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10221851A (ja) * 1997-02-10 1998-08-21 Fujitsu Ltd パターン形成方法
JPH11112142A (ja) * 1997-10-01 1999-04-23 Kyocera Corp 多層配線基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004056068A (ja) * 2002-05-28 2004-02-19 Shinko Electric Ind Co Ltd 配線形成システムおよびその方法
JP2004228228A (ja) * 2003-01-21 2004-08-12 Toshiba Corp 形状シミュレーション方法、形状シミュレーションプログラム及びマスクパターン作成方法
JP2004319899A (ja) * 2003-04-18 2004-11-11 Nikon Corp 露光装置及び露光方法

Also Published As

Publication number Publication date
JP2006284894A (ja) 2006-10-19

Similar Documents

Publication Publication Date Title
EP1334810A1 (en) Circuit board production method and circuit board production data
JP2013520700A (ja) 複数の層についてのアライメント最適化のための方法および装置
JP2010162559A (ja) レーザ加工方法および加工装置並びに被加工物
US20070087457A1 (en) Method for inspecting and mending defect of photo-resist and manufacturing process of printed circuit board
JPH1041634A (ja) 多層パターン形成方法および電子部品
JP4589163B2 (ja) 画像処理装置、基板配線露光システム及び基板配線形成システム
JP3908610B2 (ja) 多層配線基板の製造方法
US8341833B2 (en) Method for manufacturing printed wiring board
JP4637677B2 (ja) 積層指示装置、多層基板製造システム、及び多層基板製造方法
KR100810724B1 (ko) 리지드 플렉서블 인쇄회로기판의 가공방법
JP4823605B2 (ja) 露光装置、露光方法、及びパターン製造システム
JP2001210540A (ja) 電磁コイルの製造方法、それを用いた荷電粒子線露光装置並びに半導体デバイスの製造方法
JP2009271174A (ja) マスクパターン作成方法及びパターン形成方法
JP2005347552A (ja) 基準点の位置決定方法
JP2017212381A (ja) データ補正装置、配線パターン形成システム、データ補正方法及び配線基板の製造方法
CN110650587A (zh) 柔性线路板及所述柔性线路板的制作方法
JP4893947B2 (ja) 半導体装置用テープキャリアの製造方法
US11683891B2 (en) Inspection method of printed wiring board
WO2016084978A1 (ja) 配線基板の製造方法、データ補正装置、配線パターン形成システム及びデータ補正方法
TWI772188B (zh) 多層電路板的穿孔成形方法、多層電路板製造方法、多層電路板及多層電路板製造系統
JP2017181613A (ja) 配線基板の製造方法、データ補正装置、配線パターン形成システム及びデータ補正方法
US11706873B2 (en) Method for manufacturing multilayer wiring substrate
WO2017123085A1 (en) Lithographic defined 3d lateral wiring
JP3371629B2 (ja) 設計寸法の設定方法
KR20100018513A (ko) 다층기판 금속배선 제조방법 및 그 구조

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20070223

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070822

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100712

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100728

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100817

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100909

R150 Certificate of patent or registration of utility model

Ref document number: 4589163

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130917

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees