KR20100018513A - 다층기판 금속배선 제조방법 및 그 구조 - Google Patents

다층기판 금속배선 제조방법 및 그 구조 Download PDF

Info

Publication number
KR20100018513A
KR20100018513A KR1020097024333A KR20097024333A KR20100018513A KR 20100018513 A KR20100018513 A KR 20100018513A KR 1020097024333 A KR1020097024333 A KR 1020097024333A KR 20097024333 A KR20097024333 A KR 20097024333A KR 20100018513 A KR20100018513 A KR 20100018513A
Authority
KR
South Korea
Prior art keywords
metal structure
metal
layer
dielectric layer
coating
Prior art date
Application number
KR1020097024333A
Other languages
English (en)
Other versions
KR101159514B1 (ko
Inventor
치광 양
Original Assignee
프린코 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 프린코 코포레이션 filed Critical 프린코 코포레이션
Publication of KR20100018513A publication Critical patent/KR20100018513A/ko
Application granted granted Critical
Publication of KR101159514B1 publication Critical patent/KR101159514B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/046Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer
    • H05K3/048Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer using a lift-off resist pattern or a release layer pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0154Polyimide
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0166Polymeric layer used for special processing, e.g. resist for etching insulating material or photoresist used as a mask during plasma etching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09809Coaxial layout
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/09Treatments involving charged particles
    • H05K2203/095Plasma, e.g. for treating a substrate to improve adhesion with a conductor or for cleaning holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0041Etching of the substrate by chemical or physical means by plasma etching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/244Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/381Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Laminated Bodies (AREA)

Abstract

다층기판 내 금속배선 제조방법과 구조를 제공한다. 이 방법과 구조는 동축 도체로 이용되는 금속배선을 제조하는 데 적합하다. 이 방법에는 다층기판(300)의 유전층에 감광층(304)을 코팅하는 단계 후 이 금속배선의 소정의 위치를 한정하도록 감광층(304)을 노광하는 단계와; 소정의 위치에서 감광층(304)을 제거하는 단계와; 소정의 위치에 금속배선(302)을 형성하는 단계를 거쳐 적어도 하나의 상면피복 금속층(306)을 금속배선(302)의 표면에 형성하는 단계가 포함된다. 단일 포토마스크 공정으로 금속배선의 상면과 양 측면, 그리고 저면 까지도 덮는 피복 금속층을 형성할 수 있다.
집적회로, 다층기판, 금속구조, 감광층, 단일 포토마스크, 피복 금속층, 동축 구조물

Description

다층기판 금속배선 제조방법 및 그 구조{A Structure and Manufacturing Method of Metal Wiring on Multilayered Board}
본 발명은 다층기판 내 금속구조물 제조방법 및 그 구조에 관한 것으로서, 특히 유연성 다층기판 안에서 금속층들을 제조하는 방법과 그 구조에 관한 것이다.
모든 전자제품의 소형화는 현대에서 피할 수 없는 추세이다. 반도체 칩의 스케일이 계속 작아지는 동안 관련 패키징 기술의 스케일도 이에 따라 불가피하게 초소형화되어야 하는 것이다. 오늘날, 집적회로의 집적도가 많이 증가했기 때문에 여러 종류의 기능을 통합하여 최종적으로 고성능 집적시스템을 확보하기 위해서는 상이한 유형의 칩 디바이스들의 패키징에 다층 기판을 이용할 필요가 있다. 패키징 기술분야에서 다층기판 안에 금속구조물을 제조하는데 식각법이나 빌드 업(build up) 공정이 현재 보통 이용되는 방법이다. 또한, 반도체 칩의 집적도가 높아질수록 더욱 정밀한 금속구조물의 수요도 커진다.
도 1을 참조하면, 종래기술에 따른 식각법으로 금속구조물을 제조하는 그림을 볼 수 있다. 다층기판의 유전층(dielectric layer)(100) 위에 금속층이 형성된다. 감광층(photoresist)(104)이 코팅되고 노광된 후 식각법에 의하여 금속구조물들(102)이 형성된다. 일반적으로, 금속구조물들(102)은 종전기술에 따라 습식 식각 법(wet etching)으로 형성된다. 습식 식각 기술의 등방성 때문에 금속구조물들(102)의 측면들도 식각되면서 거기에 도 1과 같이 아래가 잘려나간 언더컷이 발생한다. 그밖에, 특히 구리 같은 금속의 조직 크기(grain size) 때문에 측면이 거칠어지게 된다. 반도체 칩의 고집적화에 따라 더욱 정밀한 금속구조물의 수요가 커지면서 식각법은 언더컷과 측면 거칠음이라는 단점으로 인하여 이제 더 이상 정밀 금속구조물의 수요를 충족시킬 수 없다.
일반적으로, 구리는 다층기판을 제조할 때 금속구조물의 재료로 사용될 수 있다. 구리는 특히 폴리이미드를 유전층의 제조에 이용할 때 부식되기 쉽다. 금속구조물의 표면을 덮어 다층기판의 다른 재료로 인한 부식을 방지하고 금속구조물의 신뢰도를 높이기 위해 보호용 피복 금속층이 필요한 경우, 기존 식각법에 따르면 이러한 금속구조물 피복용 금속층들을 형성하는 데 추가적인 노광 및 식각공정들이 필요해지게 된다. 금속구조물과 피복 금속층의 위치결정의 정확도 문제로 인하여 다층기판 생산의 수율이 떨어지게 된다. 더구나, 금속구조물의 상면, 양 측면 및 저면까지도 덮게 되는 피복 금속층은 식각법에 따르면 단일 포토마스크로는 형성될 수 없다. 즉, 식각법은 구조물 신뢰도를 높일 정도로 금속구조물을 완전히 덮어주는 피복 금속층을 형성할 수 없다. 식각법으로는 금속구조물을 동축 구조로 실현할 수도 없다.
도 2A 내지 도 2D를 참고하면, 종래기술에 따른 빌드 업 공정으로 금속구조물을 제조하는 방법을 볼 수 있다. 도 2A는 매우 얇은 금속층, 즉 시드층(seed layer)(102)을 다층기판의 유전층(100)에 형성하는 단계를 보여준다. 도 2B는 소정 위치를 제외하고 감광층(104)을 코팅한 후 그 소정 위치에 금속층을 형성(전기도금 등으로)하는 단계를 보여준다. 도 2C는 감광층(104)을 제거하는 단계를 보여주는데, 그 후 유전층(100)과 금속층(102)이 남게 된다. 도 2D의 금속층(102) 식각단계에서는 소정 위치 바깥의 금속재료를 제거하도록 금속층(102)을 식각한다. 그러나, 습식 식각 공정의 등방성 때문에 금속구조물들(102)의 측면들은 도 1과 같이 식각된다. 게다가, 금속조직 크기의 한계 때문에 금속구조물들의 측면은 식각 공정 후 거칠어지게 된다.
금속조직 크기에 기인한 이러한 제한으로 인하여 금속구조물 측면이 거칠어지는 문제는 식각법이나 빌드 업 공정의 어느 것으로도 방지할 수 없다. 이러한 단점은 더욱 정밀한 금속구조를 원하는 필요성에 대해 치명적인 한계가 되는 것이다. 또한, 식각법이나 빌드 업 공정 어느 것으로도 금속구조물의 신뢰도 향상을 위해 금속구조물의 상면, 양 측면과 저면까지 완전히 단일 포토마스크로써 피복하는 것은 사실상 어렵다.
따라서, 다층기판 내에서 금속구조물을 제조하되, 단일 포토마스크로 금속구조물의 상면, 양 측면 및 저면 까지를 피복하는 금속층을 형성하는 금속구조물의 제조방법과 구조를 개발할 필요가 있다. 이러한 금속구조물은 더욱 정밀하며 높아진 신뢰성을 가지면서 동축 구조로 될 수 있다.
본 발명의 목적은 단일 포토마스크로 금속구조물의 상면, 양 측면 및 저면 까지를 피복하는 금속층을 형성하도록 다층기판 내에서 금속구조물을 제조하는 방법과 그 구조를 제공하는 것이다.
본 발명의 다른 목적은 다층기판 내에서 금속구조물을 제조하되, 금속구조물이 다층기판 내 다른 재료들 때문에 부식이나 오염되지 않도록 하고 더 높은 신뢰도의 고정밀 금속구조물을 제조할 수 있는 다층기판 내 금속구조물 제조방법 및 구조를 제공하는 것이다.
요약하면, 본 발명의 금속구조물 제조방법은,
유전층의 표면에 적어도 하나의 감광층을 코팅하는 단계;
금속구조물의 소정의 위치를 형성하도록 감광층을 노광하는 단계;
그 소정의 위치에서 감광층을 제거하는 단계(사진현상 과정과 같이);
그 소정의 위치에 금속구조물을 형성하는 단계; 및
금속구조물의 표면에 적어도 하나의 상면피복 금속층을 형성하는 단계
를 포함하여 구성된다.
금속구조물의 형성단계 전에, 본 발명의 제조방법은 금속구조물의 저면을 피복하도록 상기 소정의 위치에 저면피복 금속층을 형성하는 단계를 포함할 수 있다. 이 저면피복 금속층 형성단계 이후에 본 발명의 제조방법은 상기 저면피복 금속층에 저면피복 유전층을 형성하는 단계를 포함할 수 있다. 또한, 본 발명의 제조방법은 상기 상면피복 금속층 형성단계 이전에 상기 금속층의 상기 표면에 상면피복 유전층을 형성하는 단계를 포함한다. 따라서, 금속구조물, 상면피복 유전층 및 저면피복 유전층, 상면피복 금속층 및 저면피복 금속층은 동축 구조물로서 이용할 수 있게 된다.
본 발명의 다층기판 내 금속구조물은 금속구조물과 상면피복 금속층을 포함하여 구성된다. 이 금속구조물은 유전층 상의 소정 위치에 있게 된다. 상면피복 금속층은 금속구조물의 상면과 양 측면에 형성된다. 또한, 저면피복 금속층은 금속구조물의 저면에 배치되어 그러한 금속층들이 금속구조물을 보호할 수 있게 된다. 더욱이, 상기 금속구조물과 상기 상면피복 및 저면피복 금속층들과의 사이에 상면피복 유전층과 저면피복 유전층이 형성된다. 따라서, 동축 구조가 실현될 수 있다.
본 발명의 제조방법에 따르면, 단일 포토마스크로 금속구조물의 상면과 양 측면은 물론 저면 까지 피복하는 금속층을 형성하는 것이 가능하다. 종래기술의 식각이나 빌드 업 공정과 달리 본 발명의 제조방법은 금속층의 측면들이 식각되는 것을 방지하여 최신의 고정밀도 금속구조물의 수요를 만족한다. 또한, 상면피복 금속층과 저면피복 금속층이 형성되어 금속구조물이 부식이나 오염되는 문제를 예방함으로써 금속구조물의 신뢰도를 높인다. 동시에, 동축 구조로 하는 것도 가능해진다. 따라서, 본 발명은 다층기판 내 금속구조물들의 집적도를 대단하게 증가시킬 수 있다. 또한 본 발명의 제조방법은 가변형 또는 유연성 기판에 적용될 수 있다.
도 1은 종래기술에 따라 식각에 의한 금속구조물 제조를 보여주는 도면,
도 2A 내지 도 2D는 종래기술의 빌드 업 공정에 의한 금속구조물 제조를 보여주는 도면,
도 3A 내지 도 3E는 본 발명의 제 1 실시예에 따른 다층기판 내 금속구조물 제조방법의 구조적 흐름도,
도 4A 내지 도 4F는 본 발명의 제 2 실시예에 따른 다층기판 내 금속구조물 제조방법의 구조적 흐름도,
도 5A 내지 도 5E는 본 발명의 제 3 실시예에 따른 다층기판 내 금속구조물 제조방법의 구조적 흐름도, 및
도 6A 내지 도 6F는 본 발명의 제 4 실시예에 따른 다층기판 내 금속구조물 제조방법의 구조적 흐름도이다.
본 발명의 제 1 실시예에 따른 다층기판 내 금속구조물 제조방법의 구조적 흐름도인 도 3A 내지 도 3E를 참조하여 설명한다. 도 3A는 유전층(300)의 표면에 감광층(304)을 코팅하는 단계를 보여준다. 도 3B는 감광층(304) 코팅 후 금속구조물의 소정 위치에 있는 감광층(301)을 제외하고 감광층(304)을 노광하는 단계이다. 도 3C는 소정의 위치에 있는 감광층(301)을 제거하는 단계(사진현상 과정과 같이)를 보여준다. 본 실시예에서는, 네거티브형 감광층이 이용된다. 감광층(301)이 현상제에 의해 제거될 때 그 소정 위치에 인접한 감광층(304)의 가장자리는 감광층(304) 상면이 저면보다 더 많은 빛을 받기 때문에 상단이 날카로워지는 형태를 갖게 된다. 그러나, 본 발명은 네거티브형 감광층으로 제한되지 않는다. 두 개의 감광층을 이용하는 것도 생각해서 예를 들어 상이한 현상속도를 가지는 두 개의 포지티브형 감광층을 이용할 수 있다. 그 다음, 소정 위치에 있는 이러한 감광층들을 노광시킨다. 이 소정 위치 감광층들이 현상제에 의하여 제거될 때 상면 감광층과 저면 감광층의 현상속도 차이 때문에 가장자리가 역시 상단이 날카로워지는 형태를 갖게 할 수 있다. 도 3D는 그 소정 위치에 금속구조물(302)을 형성하는 단계 (또한 감광층(304)에 금속층(303)을 형성)및 금속구조물(302)의 표면에 금속구조물(302)을 보호하는 상면피복 금속층(306)을 형성하는 단계를 나타낸다. 도 3E는 이후 공정에 대비하여 금속층(303)과 감광층(304)을 제거하는 단계를 보여준다.
도 3D에 나타낸 것과 같이, 금속구조물(302) 형성단계 전에, 본 발명의 제조방법은 위 소정 위치에서 유전층(300)의 표면(400)에 계면 접착 증강공정(플라즈마 처리 등)을 실시하는 단계를 포함하여 유전층(300)과 금속구조물(302) 간 접착강도를 증가시킬 수 있다.
도 4A 내지 4F는 본 발명의 제 2 실시예에 따른 다층기판 내 금속구조물 제조방법의 구조적 흐름도이다. 도 4A는 유전층(300)의 표면에 감광층(304)을 코팅하는 단계이다. 도 4B는 감광층(304) 코팅 후 금속구조물의 소정 위치에 있는 감광층(301)을 제외하고 감광층(304)을 노광하는 단계이다. 도 4C는 소정의 위치에 있는 감광층(301)을 제거하는 단계와, 이어서 그 소정 위치에서 유전층(300)의 일정 깊이를 식각하는 단계를 보여준다. 본 실시예에서는, 네거티브형 감광층이 이용된다. 감광층(301)이 현상제에 의해 제거될 때 소정 위치에 인접한 감광층(304)의 가장자리는 감광층(304) 상면이 저면보다 빛을 더 받기 때문에 상단이 날카로워지는 형태를 갖게 된다. 그러나, 본 발명은 네거티브형 감광층으로 제한되지 않는다. 두 개의 감광층을 이용하는 것도 고려할 수 있고 이때에도 같은 모양을 얻을 수 있다. 도 4D는 그 소정 위치에 금속구조물(302)을 형성하는 단계 (또한 감광층(304)에 금속층(303)을 형성)및 금속구조물(302)의 표면에 금속구조물(302)을 보호하는 상면 피복 금속층(306)을 형성하는 단계를 나타낸다. 도 4E는 이후 공정에 대비하여 금속층(303)과 감광층(304)을 제거하는 단계를 보여준다.
본 발명의 제 2 실시예에서는, 그 소정 위치가 유전층(300)이 일정 깊이만큼 식각으로 인하여 오목구조로 된다. 그러한 오목구조는 금속구조물(302)이 유전층(300) 위에 형성되는 동안 둘 사이의 접착력을 강화하도록 작용한다. 금속구조물(302) 형성단계 중에 금속구조물(302)의 두께는 유전층(300) 높이와 같게 조정되어 후속 공정에 대비해서 완전평면을 만들어줄 수도 있다. 다른 방안으로는, 금속구조물(302)의 두께를 그 형성단계에서 유전층(300)과 유전층(307)의 가운데 오도록 조정할 수도 있다. 따라서, 다층기판의 굽힘이 있을 때 더 우수한 응력 배분(stress balance)을 제공할 수 있어서 유연성이 향상되고 휨이 적은 다층기판을 만들어낼 수 있다.
도 4D에 나타낸 것과 같이, 금속구조물(302) 형성단계 전에, 본 발명의 제조방법은 위 소정 위치에서 유전층(300)의 표면(400)에 계면 접착 증강공정(플라즈마 처리 등)을 실시하는 단계를 포함하여 유전층(300)과 금속구조물(302) 간 접착강도를 증가시킬 수 있다.
도 5A 내지 5E는 본 발명의 제 3 실시예에 따른 다층기판 내 금속구조물 제조방법의 구조적 흐름도이다. 도 5A 내지 5C의 단계들은 도 3A 내지 3C의 단계들과 동일하다. 도 5D는 저면피복 금속층(306-1)의 형성단계에 이어 그 소정 위치에 금속구조물(302)을 형성하는 단계 (또한 감광층(304)에 금속층(303)을 형성)및 금속구조물(302)의 표면에 금속구조물(302)을 완전히 덮어주는 상면피복 금속층(306)을 형성하는 단계를 나타낸다.
또한, 본 발명의 제조방법은 저면피복 금속층(306-1) 형성단계 후 저면피복 금속층(306-1)에 저면피복 유전층을 형성하는 단계와 금속구조물(302)에 상면피복 유전층을 형성하는 단계를 먼저 포함하여 구성되고 그 다음 금속구조물(302)의 상면과 양 측면에 상면피복 금속층(306)을 형성하는 상기 단계가 오게 할 수 있다. 따라서, 금속구조물(302), 상면피복 유전층, 저면피복 유전층, 상면피복 금속층(306) 및 저면피복 금속층(306-1)은 동축구조로 이용될 수 있다. 상면피복 금속층(306)과 저면피복 금속층(306-1)은 고주파신호를 전송하는 금속 차폐(shield)일 수 있다.
또한, 본 발명은 도 5D의 상면피복 금속층(306) 및 저면피복 금속층(306-1) 대신에 진공코팅으로 상면피복 유전층과 저면피복 유전층을 제공하여 금속구조(302)를 완전히 보호해 줄 수 있다. 도 5D에 나타낸 것과 같이, 저면피복 금속층(306-1) 형성단계 전에, 본 발명의 제조방법은 위 소정 위치에서 유전층(300)의 표면(400)에 계면 접착 증강공정(플라즈마 처리 등)을 실시하는 단계를 포함하여 유전층(300)과 저면피복 금속층(306-1) 간 접착강도를 증가시킬 수 있다.
도 6A 내지 6F는 본 발명의 제 4 실시예에 따른 다층기판 내 금속구조물 제조방법의 구조적 흐름도이다. 도 6A 내지 6C의 단계들은 도 4A 내지 4C의 단계들과 동일하다. 도 6D는 저면피복 금속층(306-1)의 형성단계에 이어 그 소정 위치에 금속구조물(302)을 형성하는 단계 (또한 감광층(304)에 금속층(303)을 형성) 및 금속구조물(302)의 표면에 금속구조물(302)을 완전히 덮어주는 상면피복 금속층(306)을 형성하는 단계를 나타낸다.
또한, 본 발명의 제조방법은 저면피복 금속층(306-1) 형성단계 후 저면피복 금속층(306-1)에 저면피복 유전층을 형성하는 단계와 금속구조물(302)에 상면피복 유전층을 형성하는 단계를 먼저 포함하여 구성되고 그 다음 금속구조물(302)의 상면과 양 측면에 상면피복 금속층(306)을 형성하는 상기 단계가 오게 할 수 있다. 따라서, 금속구조물(302), 상면피복 유전층, 저면피복 유전층, 상면피복 금속층(306) 및 저면피복 금속층(306-1)은 동축구조로 이용될 수 있다. 상면피복 금속층(306)과 저면피복 금속층(306-1)은 고주파신호를 전송하는 금속 차폐일 수 있다.
또한, 본 발명은 도 6D의 상면피복 금속층(306) 및 저면피복 금속층(306-1) 대신에 진공코팅으로 상면피복 유전층과 저면피복 유전층을 제공하여 금속구조(302)를 완전히 보호해 줄 수 있다. 도 6D에 나타낸 것과 같이, 저면피복 금속층(306-1) 형성단계 전에, 본 발명의 제조방법은 위 소정 위치에서 유전층(300)의 표면(400)에 계면 접착 증강공정(플라즈마 처리 등)을 실시하는 단계를 포함하여 유전층(300)과 저면피복 금속층(306-1) 간 접착강도를 증가시킬 수 있다.
본 발명의 제 4 실시예에서, 그 소정 위치상 유전층(300)은 일정 깊이의 식각으로 인하여 오목구조로 된다. 그러한 오목구조는 금속구조물(302)이 유전층(300) 위에 형성되는 동안 둘 사이의 접착력을 강화하도록 작용한다. 금속구조물(302) 형성단계 중에 금속구조물(302)의 두께는 유전층(300) 높이와 같게 조정되어 후속 공정에 대비해서 완전평면을 만들어줄 수도 있다. 다른 방안으로는, 금속구조물(302)의 두께를 그 형성단계에서 유전층(300)과 유전층(307)의 가운데 오도 록 조정할 수도 있다. 따라서, 다층기판의 굽힘이 있을 때 더 우수한 응력 배분을 제공할 수 있어서 유연성이 향상되고 휨이 줄어든 다층기판을 만들어낼 수 있다.
본 발명의 모든 실시예에서, 유전층(300)의 재료는 폴리이미드일 수 있다.금속구조물(302)의 재료는 구리일 수 있다. 상면피복 금속층(306)과 저면피복 금속층(306-1)의 재료는 크롬, 티타늄, 금, 백금 및 니켈일 수 있다. 계면 접착 증강공정은 플라즈마 공정일 수 있다.
특히, 본 발명의 제조방법은 금속구조물(302)의 상면을 피복하는 상면피복 금속층(306)을 형성할 수 있을 뿐만 아니라 동시에 금속구조물(302)의 양 측면을 피복하는 상면피복 금속층(306)을 형성할 수도 있다. 이러한 피복으로 금속구조물(302)은 부식이나 오염이 방지되어 금속구조물의 신뢰성은 높아진다. 상면피복 유전층과 저면피복 유전층이 금속구조물(302)과 상면피복 금속층(306) 및 저면피복 금속층(306-1)과의 사이에 각각 형성된다면 동축구조가 실현될 수 있다.
기술분야의 당업자가 주지하는 바와 같이, 본 발명의 상기 우선 실시예들은 예시일뿐 본 발명의 제한을 의미하지 않는다. 여기서 의미하는 바는 청구범위에 기재한 생각 안에서 다양한 변경과 유사 배열들을 포괄하려는 것이고, 그 범위는 모든 그와 같은 변경들과 유사구조를 포괄하도록 최대한 광의로 해석해야만 할 것이다.
결론적으로, 종래기술과 비교했을 때, 본 발명의 금속구조물은 식각법으로 제조되지 않음으로써 그 구조가 금속의 조직크기에 따른 제한을 받지 않는다. 금속 구조물의 표면은 높은 정밀도를 갖고, 부드럽고 평탄하면서도 거칠어지지 않는다. 본 발명은 단일 포토마스크로 금속구조물의 상면과 양 측면을 피복하는 상면피복 금속층(306)은 물론 금속구조물의 저면을 피복하는 저면피복 금속층(306-1) 까지 형성할 수 있다. 금속구조물(302)의 크기가 다층기판 내 집적회로의 초소형화와 더불어 계속 작아져도 본 발명은 더욱 정밀한 금속구조물(302)의 필요를 충족시킬 수 있고 종래기술보다 단순한 제조공정을 제공하여 신뢰성 제고와 다층기판 수율의 향상을 가져온다.

Claims (31)

  1. 다층기판 내 금속구조물 제조방법으로서,
    유전층의 표면에 적어도 하나의 감광층을 코팅하는 단계;
    상기 금속구조물의 소정의 위치를 형성(define)하도록 상기 감광층을 노광하는 단계;
    상기 소정의 위치에서 감광층을 제거하는 단계;
    상기 소정의 위치에 상기 금속구조물을 형성하는 단계; 및
    상기 금속구조물의 표면에 적어도 하나의 상면피복 금속층을 형성하는 단계
    를 포함하는 다층기판 내 금속구조물 제조방법.
  2. 제 1 항에 있어서, 상기 상면피복 금속층이 상기 금속구조물의 상면과 두 개 측면을 덮는 다층기판 내 금속구조물 제조방법.
  3. 제 1 항에 있어서, 상기 금속구조물의 형성단계 전에 상기 소정의 위치에 저면피복 금속층을 형성하는 단계를 더 포함하는 다층기판 내 금속구조물 제조방법.
  4. 제 3 항에 있어서, 상기 저면피복 금속층이 상기 금속구조물의 저면을 덮는 다층기판 내 금속구조물 제조방법.
  5. 제 3 항에 있어서, 상기 저면피복 금속층 형성단계 이후에 상기 저면피복 금속층에 저면피복 유전층을 형성하는 단계를 더 포함하는 다층기판 내 금속구조물 제조방법.
  6. 제 5 항에 있어서, 상기 상면피복 금속층 형성단계 이전에 상기 금속층의 상기 표면에 상면피복 유전층을 형성하는 단계를 더 포함하고 동축 구조물로서 이용할 수 있게 된 다층기판 내 금속구조물 제조방법.
  7. 제 6 항에 있어서, 상기 상면피복 유전층과 상기 저면피복 유전층이 상기 금속구조물의 상면과 두 개 측면과 저면을 덮는 다층기판 내 금속구조물 제조방법.
  8. 제 1 항에 있어서, 상기 유전층의 재료가 폴리이미드인 다층기판 내 금속구조물 제조방법.
  9. 제 1 항에 있어서, 상기 금속구조물의 재료가 구리인 다층기판 내 금속구조물 제조방법.
  10. 제 1 항에 있어서, 상기 상면피복 금속층의 재료가 크롬, 티타늄, 금, 백금 및 니켈에서 선택되는 다층기판 내 금속구조물 제조방법.
  11. 제 1 항에 있어서, 계면 접착 증강공정을 상기 유전층의 표면상 상기 소정의 위치에 실시하는 단계를 더 포함하여 상기 금속구조물의 형성단계 전에 상기 유전층과 상기 금속구조물 간 접착강도를 증가시키는 다층기판 내 금속구조물 제조방법.
  12. 제 11 항에 있어서, 상기 계면 접착 증강공정은 상기 표면에 플라즈마 처리를 하는 것인 다층기판 내 금속구조물 제조방법.
  13. 제 1 항에 있어서, 상기 감광층 제거단계 이후에 상기 소정의 위치에서 상기 유전층의 일부를 제거하는 단계를 더 포함하는 다층기판 내 금속구조물 제조방법.
  14. 제 13 항에 있어서, 계면 접착 증강공정을 상기 유전층의 상기 표면에 실시하는 단계를 더 포함하여 상기 금속구조물의 형성단계 전에 상기 유전층과 상기 금속구조물 간 접착강도를 증가시키는 다층기판 내 금속구조물 제조방법.
  15. 다층기판 내 금속구조물 제조방법으로서,
    유전층의 표면에 적어도 하나의 감광층을 코팅하는 단계;
    상기 금속구조물의 소정의 위치를 형성하도록 상기 감광층을 노광하는 단계;
    상기 소정의 위치에서 상기 감광층을 제거하는 단계;
    상기 소정의 위치에 상기 금속구조물을 형성하는 단계; 및
    상기 금속구조물의 표면에 적어도 하나의 상면피복 유전층을 형성하는 단계
    를 포함하는 다층기판 내 금속구조물 제조방법.
  16. 제 15 항에 있어서, 상기 상면피복 유전층이 상기 금속구조물의 상면과 두 개 측면을 덮는 다층기판 내 금속구조물 제조방법.
  17. 제 15 항에 있어서, 상기 금속구조물의 형성단계 전에 상기 소정의 위치에 저면피복 유전층을 형성하는 단계를 더 포함하는 다층기판 내 금속구조물 제조방법.
  18. 제 17 항에 있어서, 상기 저면피복 유전층이 상기 금속구조물의 저면을 덮는 다층기판 내 금속구조물 제조방법.
  19. 제 15 항에 있어서, 상기 상면피복 유전층이 상기 금속구조물의 상기 표면에 진공코팅을 함으로써 형성되는 다층기판 내 금속구조물 제조방법.
  20. 유전층(dielectric layer)의 소정의 위치에 있는 금속구조물; 및
    상기 금속구조물의 상면과 두 개 측면에 형성된 상면피복 금속층
    을 포함하는 다층기판 내 금속구조물.
  21. 제 20 항에 있어서, 상기 금속구조물의 저면에 위치된 저면피복 금속층을 더 포함하는 다층기판 내 금속구조물.
  22. 제 21 항에 있어서, 상기 금속구조물과 상기 상면피복 및 저면피복 금속층들과의 사이에 상면피복 유전층과 저면피복 유전층을 더 포함하고 동축 구조물로서 이용할 수 있게 된 상기 다층기판 내 금속구조물.
  23. 제 20 항에 있어서, 상기 유전층의 상기 소정 위치가 상기 유전층의 나머지 위치보다 낮은 다층기판 내 금속구조물.
  24. 제 20 항에 있어서, 계면 접착 증강공정이 상기 유전층의 표면에서 상기 소정 위치에 실시되어 상기 유전층과 상기 금속구조물 간 접착강도를 증가시키는 다층기판 내 금속구조물.
  25. 제 24 항에 있어서, 상기 계면 접착 증강공정은 상기 표면에 플라즈마 처리를 하는 것인 다층기판 내 금속구조물.
  26. 제 20 항에 있어서, 상기 유전층의 재료가 폴리이미드인 다층기판 내 금속구조물.
  27. 제 20 항에 있어서, 상기 금속구조물의 재료가 구리인 다층기판 내 금속구조물.
  28. 제 20 항에 있어서, 상기 상면피복 금속층의 재료가 크롬, 티타늄, 금, 백금 및 니켈에서 선택되는 다층기판 내 금속구조물.
  29. 유전층의 소정의 위치에 있는 금속구조물; 및
    상기 금속구조물의 상면과 두 개 측면에 형성된 상면피복 유전층
    을 포함하는 다층기판 내 금속구조물.
  30. 제 29 항에 있어서, 상기 금속구조물의 저면에 위치된 저면피복 유전층을 더 포함하는 다층기판 내 금속구조물.
  31. 제 29 항에 있어서, 상기 상면피복 유전층이 상기 금속구조물의 상기 상면과 상기 두 개 측면에 진공코팅을 함으로써 형성되는 다층기판 내 금속구조물.
KR1020097024333A 2007-05-24 2007-05-24 다층기판 금속배선 제조방법 및 그 구조 KR101159514B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2007/001678 WO2008141481A1 (fr) 2007-05-24 2007-05-24 Structure et procédé de fabrication d'un câblage métallique sur une carte multicouches

Publications (2)

Publication Number Publication Date
KR20100018513A true KR20100018513A (ko) 2010-02-17
KR101159514B1 KR101159514B1 (ko) 2012-06-26

Family

ID=40031383

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097024333A KR101159514B1 (ko) 2007-05-24 2007-05-24 다층기판 금속배선 제조방법 및 그 구조

Country Status (4)

Country Link
EP (1) EP2161973B1 (ko)
JP (1) JP5331799B2 (ko)
KR (1) KR101159514B1 (ko)
WO (1) WO2008141481A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103547055B (zh) * 2012-07-10 2016-06-08 绿点高新科技股份有限公司 具有电路图案的电路基板的制造方法
CN111465202A (zh) * 2020-03-05 2020-07-28 珠海崇达电路技术有限公司 一种提高锣平台精度的钻孔加工方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5062731A (ko) * 1973-10-05 1975-05-28
US4339305A (en) * 1981-02-05 1982-07-13 Rockwell International Corporation Planar circuit fabrication by plating and liftoff
DE3368447D1 (en) * 1982-03-18 1987-01-29 Ibm Method for selectively coating metallurgical patterns on dielectric substrates
US4493856A (en) 1982-03-18 1985-01-15 International Business Machines Corporation Selective coating of metallurgical features of a dielectric substrate with diverse metals
CA1302947C (en) * 1985-09-13 1992-06-09 Jerome S. Sallo Copper-chromium-polyimide composite
JPH01205495A (ja) * 1988-02-10 1989-08-17 Furukawa Electric Co Ltd:The フレキシブルプリント回路基板の製造方法
JPH03229484A (ja) * 1990-02-05 1991-10-11 Fujikura Ltd プリント配線板の製造方法
US5158657A (en) * 1990-03-22 1992-10-27 Canon Kabushiki Kaisha Circuit substrate and process for its production
JP2606115B2 (ja) * 1993-12-27 1997-04-30 日本電気株式会社 半導体実装基板用素子接合パッド
JP3368852B2 (ja) * 1998-11-27 2003-01-20 株式会社村田製作所 積層パターンの形成方法
JP2000340901A (ja) * 1999-05-27 2000-12-08 Kyocera Corp 配線基板
JP2001093821A (ja) * 1999-09-24 2001-04-06 Toshiba Corp 製造装置組立部品、製造装置組立部品の製造方法、半導体製造装置及び電子ビーム露光装置
JP2001177951A (ja) * 1999-12-15 2001-06-29 Yazaki Corp 導電回路構造
JP2002261189A (ja) * 2001-03-05 2002-09-13 Murata Mfg Co Ltd 高周波用回路チップ及びその製造方法
JP2004186460A (ja) * 2002-12-04 2004-07-02 Sanyo Electric Co Ltd 回路装置の製造方法
JP2005229041A (ja) * 2004-02-16 2005-08-25 Alps Electric Co Ltd 高周波配線構造および高周波配線構造の製造方法
US7378225B2 (en) * 2004-04-06 2008-05-27 Kyle Baldwin Method of forming a metal pattern on a substrate
JP2005317836A (ja) * 2004-04-30 2005-11-10 Nitto Denko Corp 配線回路基板およびその製造方法
JP4351129B2 (ja) * 2004-09-01 2009-10-28 日東電工株式会社 配線回路基板
US7852175B2 (en) * 2005-06-15 2010-12-14 BAE Sysytems PLC Circuit board defined by transmission line patterns disposed within trenches and covered by a conformal layer
WO2007037553A1 (ja) * 2005-09-30 2007-04-05 Zeon Corporation 金属配線付き基板の製造方法

Also Published As

Publication number Publication date
EP2161973B1 (en) 2019-05-22
JP5331799B2 (ja) 2013-10-30
KR101159514B1 (ko) 2012-06-26
EP2161973A1 (en) 2010-03-10
JP2010528461A (ja) 2010-08-19
WO2008141481A1 (fr) 2008-11-27
EP2161973A4 (en) 2011-08-03

Similar Documents

Publication Publication Date Title
US7454832B2 (en) Method of forming metal plate pattern and circuit board
US20110283535A1 (en) Wiring board and method of manufacturing the same
JPH0213949B2 (ko)
US20060084011A1 (en) Printed wiring board manufacturing method
US20050124091A1 (en) Process for making circuit board or lead frame
KR101159514B1 (ko) 다층기판 금속배선 제조방법 및 그 구조
KR100731604B1 (ko) 스티프니스 특성이 강화된 인쇄회로기판 제조방법
US5200300A (en) Methods for forming high density multi-chip carriers
US7931973B2 (en) Manufacturing method of metal structure in multi-layer substrate and structure thereof
CN101312620B (zh) 多层基板金属线路制造方法及其结构
CN113873771A (zh) 一种适用于超精细fpc线路的制作工艺
TWI411373B (zh) 多層基板金屬線路結構
CN112314062B (zh) 布线基板
KR20020026849A (ko) 범프가 부착된 배선회로 기판 및 그 제조방법
US8815333B2 (en) Manufacturing method of metal structure in multi-layer substrate
US9907169B1 (en) Printed circuit board (PCB) and PCB assembly having an encapsulating mold material on a bottom surface thereof and methods for molding an encapsulating mold material on a bottom surface of a PCB
US6274491B1 (en) Process of manufacturing thin ball grid array substrates
CN110856359B (zh) 一种半减成法高精密蚀刻方法
JP4311157B2 (ja) 半導体装置用基板の製造方法
US20240105575A1 (en) Electrolytic surface finish architecture
US20240105580A1 (en) Surface finish with metal dome
US20240105576A1 (en) Dfr overhang process flow for electrolytic surface finish for glass core
TW201711549A (zh) 軟性電路板的製作方法
JP2003330161A (ja) 電子部品の製造方法およびその製造方法を用いた電子部品
TW202233034A (zh) 電路板之製造方法及其結構

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170510

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180524

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190514

Year of fee payment: 8