JP5331799B2 - 多層基板の金属配線の製造方法及びその構造 - Google Patents

多層基板の金属配線の製造方法及びその構造 Download PDF

Info

Publication number
JP5331799B2
JP5331799B2 JP2010508687A JP2010508687A JP5331799B2 JP 5331799 B2 JP5331799 B2 JP 5331799B2 JP 2010508687 A JP2010508687 A JP 2010508687A JP 2010508687 A JP2010508687 A JP 2010508687A JP 5331799 B2 JP5331799 B2 JP 5331799B2
Authority
JP
Japan
Prior art keywords
metal wiring
layer
metal
manufacturing
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010508687A
Other languages
English (en)
Other versions
JP2010528461A (ja
Inventor
楊之光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Princo Corp
Original Assignee
Princo Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Princo Corp filed Critical Princo Corp
Publication of JP2010528461A publication Critical patent/JP2010528461A/ja
Application granted granted Critical
Publication of JP5331799B2 publication Critical patent/JP5331799B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/046Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer
    • H05K3/048Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer using a lift-off resist pattern or a release layer pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0154Polyimide
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0166Polymeric layer used for special processing, e.g. resist for etching insulating material or photoresist used as a mask during plasma etching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09809Coaxial layout
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/09Treatments involving charged particles
    • H05K2203/095Plasma, e.g. for treating a substrate to improve adhesion with a conductor or for cleaning holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0041Etching of the substrate by chemical or physical means by plasma etching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/244Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/381Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Laminated Bodies (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

本発明は、多層基板の金属配線の製造方法及びその構造に関し、特にフレキシブル多層基板に応用される多層基板の金属配線の製造方法及びその構造に関する。
現在のいずれかの電子製品は小型化の方向へ向かって発展している。半導体製造工程のサイズの小型化に伴い、後段プロセスの封止技術も小型化の方向へ向かって発展する必要がある。現在、I.C. 集積回路の集積度は大幅に高められてい、多層基板を使用して異なる種類の素子を封止することで、各種機能を高効率のシステムに統合する必要がある。現在の業界において方法に応じた、エッチング法または多層工法(build up process)により多層基板の金属配線を作製している。多層基板の回路の集積度が高くなると、金属配線のサイズの要求は精密になる。
図1を参照する。図1は、従来のエッチング法により作製される金属配線を示す略図である。金属層は、先ず多層基板の誘電層100上に形成される。フォトレジスト104を塗布して露光する後、エッチング法により金属配線102を作製する。一般的に、金属配線は、エッチング法により作製されている。図1に矢印を示すように、ウェットエッチングの等方特性のため、金属配線102の側面にもエッチングされてアンダーカット(undercut)構造を形成する。さらに、金属の粒径(Grain)に制限されるため、金属配線の側面が粗くなっている。しかし、集積回路の集積度は高められてい、精密な金属配線の要求も徐々に高くなっている場合、前述の金属配線においてアンダーカット構造、側面に粗れなどといった欠陥のため、前述のエッチング法は、現在の精密な金属配線の要求を満たすことができない。
なお、多層基板を製造する場合、銅を使用して金属配線を作製している。誘電層を作製する工程やその他の工程において、銅が容易に浸食或いは汚染される。特にポリイミド(polyimide)を使用して誘電層を作製する時に、もし金属配線の表面上を、多層基板やその他の材料により浸食或いは汚染されることを防止して金属配線の信頼性を向上する被覆金属層で被覆する場合、追加の露光とエッチング工程の必要がある。この追加の露光とエッチング工程は、金属配線および被覆金属層にそれぞれ位置合わせする精度の要求のため、多層基板の金属配線を製造する工程が失敗する可能性を向上し、多層基板の製造コストも向上する。さらに、従来のエッチング法は、一次露光工程により金属配線の側面さらに底面に被覆金属層を形成することができなく、つまり金属配線を被覆金属層で完全に被覆して金属配線の信頼性を向上することができなく、共軸導線にする金属配線を製造することもできない。
図2A乃至図2Dを参照する。図2A乃至図2Dは、従来の多層工法により作製される多層基板の金属配線を示す略図である。図2Aにおいて、非常に薄い金属層102は、多層基板の誘電層100上に形成される。図2Bにおいて、所定の位置以外にフォトレジスト104を塗布する後、金属層が所定の位置の表面に(例えば、電気めっき方法を利用し、Electroplating)生成される。図2Cにおいて、フォトレジスト104を除去する後、誘電層100及び金属層102は示されている。図2Dにおいて、金属層102をエッチングし、所定の位置以外の金属材料を除去する。図2Dに矢印を示すように、ウェットエッチングの等方特性のため、金属配線102の側面にエッチングを形成する。なお、金属の粒径に制限されるため、金属配線の表面が粗くなっている。
そのため、エッチング法または多層工法を問わず、金属の粒径に制限されている。金属配線の側面は必然的に一定の粗さがあり、金属配線のサイズの要求は徐々に精密になる場合、金属配線の精細感がその欠陥に制限されている。なお、エッチング法または多層工法を問わず、一次露光工程により金属配線の上表面、側面さらに底面に、完全に被覆して信頼性を向上する被覆金属層を形成することができない。
従って、もし一次露光工程で金属配線の上表面、側面さらに底面に、完全に被覆する被覆金属層を形成できる多層基板の金属配線の製造方法及びその構造を発展することができる場合、精密な且つ信頼性が高い金属配線を製作するとともに、共軸導線にする金属配線を製造することができる。
本発明の一つの目的は、一次露光工程で金属配線の上表面及び側面に上被覆金属層を形成し、さらにその底面に下被覆金属層を形成することができる多層基板の金属配線の製造方法及びその構造を提供することを課題とする。
本発明のまた一つの目的は、多層基板やその他の材料により浸食或いは汚染されることを防止して精密な且つ信頼性が高い金属配線を製作することができる多層基板の金属配線の製造方法及びその構造を提供することを課題とする。
上記目的を達成するために、本発明の多層基板の金属配線の製造方法は、誘電層の表面にフォトレジスト層を塗布する工程と、フォトレジスト層を露光して金属配線の所定の位置を定義する工程と、所定の位置に位置されるフォトレジスト層を除去する工程と、所定の位置に金属配線を形成する工程と、金属配線の表面に上被覆金属層を形成する工程とを含む。
本発明の多層基板の金属配線の製造方法は、所定の位置に金属配線を形成する工程前に、所定の位置に下被覆金属層を形成する工程ことで、金属配線の底面を被覆する工程をさらに含むことができる。前述した所定の位置に下被覆金属層を形成して金属配線の底面を被覆する工程後、下被覆金属層上に下被覆誘電層を形成し、且つ金属配線の上表面及び側面に上被覆金属層を形成する工程前に、上被覆誘電層を形成し、金属配線、上被覆誘電層、下被覆誘電層、上被覆金属層及び下被覆金属層は共軸導線を形成する。
本発明の多層基板の金属配線構造は、金属配線及び上被覆金属層を含む。金属配線は、誘電層の所定の位置に位置される。上被覆金属層は、金属配線の上表面及び両側表面に形成され、さらにその底面に下被覆金属層を形成することで、金属配線を保護する。上被覆金属層及び下被覆金属層は、金属配線の上表面、両側表面及び底面を完全に被覆することができる。さらに、上被覆誘電層及び下被覆誘電層は、金属配線と上下被覆金属層との間に形成され、金属配線、上被覆誘電層、下被覆誘電層、上被覆金属層及び下被覆金属層は、共軸導線に応用されることができる。
本発明による提供された多層基板の金属配線の製造方法及びその構造は、一次露光工程のみで、金属配線及びその被覆金属層を製作することができ、且つ現在の技術のエッチング法または多層工法を使用しないため、金属配線の側面にエッチングを形成することはなく、現在の精密な金属配線の要求を満たすことができる。なお、本発明の製造方法は、金属配線の上表面、両側表面さらに底面に上下被覆金属層を形成することで、金属配線を完全に保護することができ、浸食或いは汚染を防止して金属配線の信頼性を向上するとともに、共軸導線に応用されることができる。そのため、多層基板の金属配線の密度をさらに上げることができる。本発明の多層基板の金属配線の製造方法は、変形できる特性または柔軟な特性を有するフレキシブル基板に適用されることもできる。
従来のエッチング法により作製される金属配線を示す略図である。 従来の多層工法により作製される多層基板の金属配線を示す略図である。 本発明の第1の実施形態による多層基板の金属配線の製造方法及びその構造を示す流れ図である。 本発明の第1の実施形態による多層基板の金属配線の製造方法及びその構造を示す流れ図である。 本発明の第2の実施形態による多層基板の金属配線の製造方法及びその構造を示す流れ図である。 本発明の第2の実施形態による多層基板の金属配線の製造方法及びその構造を示す流れ図である。 本発明の第3の実施形態による多層基板の金属配線の製造方法及びその構造を示す流れ図である。 本発明の第3の実施形態による多層基板の金属配線の製造方法及びその構造を示す流れ図である。 本発明の第4の実施形態による多層基板の金属配線の製造方法及びその構造を示す流れ図である。 本発明の第4の実施形態による多層基板の金属配線の製造方法及びその構造を示す流れ図である。
以下、添付図面を参照して本発明の実施形態について詳細に説明する。
図3A乃至図3Eを参照する。図3A乃至図3Eは、本発明の第1の実施形態による多層基板の金属配線の製造方法及びその構造を示す流れ図である。図3Aにおいて、誘電層300の表面に少なくとも一つのフォトレジスト層304を塗布する工程がある。図3Bにおいて、フォトレジスト層304を塗布する後、金属配線の所定の位置以外のフォトレジスト層301を露光する工程がある。図3Cにおいて、この所定の位置に位置されるフォトレジスト層301を除去する工程がある。本実施形態では、ネガ型フォトレジストを使用するため、現像液(Developer)を使用してフォトレジスト層301を除去する場合、フォトレジスト層304の上方の受光程度がその下方の受光程度よりも多く、図3Cに示すように、所定の位置に隣接するフォトレジスト層304の縁は、上方から突出した構造を形成している。しかしこれに限定されることなく、本発明では、二つのフォトレジスト層を使用することもでき、例えば、二つの異なる現像速度があるポジ型フォトレジストを塗布し、現像液を使用してフォトレジスト層301を除去する場合、上方のフォトレジスト層と下方のフォトレジスト層の現像速度は同じでないため、前述した上方から突出した構造を形成することができる。図3Dにおいて、所定の位置に金属配線302を形成する工程後(同時にフォトレジスト層304上に金属層303も形成し)、金属配線302の表面に上被覆金属層306を形成することで、金属配線302を保護する。図3Eにおいて、後続の工程が行えるのに都合が良いように、フォトレジスト層304及び金属層303を除去する。
図3Dに示すように、所定の位置に金属配線302を形成する工程前に、本発明の多層基板の金属配線の製造方法は、所定の位置に誘電層300の表面400に界面接着強化処理を行うことで、誘電層300と金属配線302との間の接着強度を上げる工程をさらに含む。
図4A乃至図4Fを参照する。図4A乃至図4Fは、本発明の第2の実施形態による多層基板の金属配線の製造方法及びその構造を示す流れ図である。図4Aにおいて、誘電層300の表面に少なくとも一つのフォトレジスト層304を塗布する工程がある。図4Bにおいて、フォトレジスト層304を塗布する後、金属配線の所定の位置以外のフォトレジスト層301を露光する工程がある。図4Cにおいて、この所定の位置に位置されるフォトレジスト層301を除去する工程後、エッチング方式により所定の位置に位置される誘電層300の一部分をさらに除去する。本実施形態では、ネガ型フォトレジストを使用するため、現像液を使用してフォトレジスト層301を除去する場合、フォトレジスト層304の上方の受光程度がその下方の受光程度よりも多く、図4Cに示すように、所定の位置に隣接するフォトレジスト層304の縁は、上方から突出した構造を形成している。しかしこれに限定されることなく、本発明では、例えば二つのフォトレジスト層を使用して同じ構造を製作することもできる。図4Dにおいて、所定の位置に金属配線302を形成する工程後(同時にフォトレジスト層304上に金属層303も形成し)、金属配線302の表面に上被覆金属層306を形成することで、金属配線302を保護する。図4Eにおいて、後続の工程が行えるのに都合が良いように、フォトレジスト層304及び金属層303を除去する。
本発明の第2の実施形態において、所定の位置に位置される誘電層300の一部分を除去するため、所定の位置に誘電層300は凹み構造を形成している。この凹み構造は、誘電層300と金属配線302との間の接着強度を上げる上、金属配線302を形成する工程において、金属配線302の厚さを調整することで、金属配線302の上表面の高さが誘電層300の表面の高さと同じであることもでき、その他の素子との後続のアセンブリが行えるのに都合が良いように、平面を提供する。或いは、図4Fに示すように、金属配線302の厚さを調整することで、誘電層300と誘電層307との間に金属配線302を製作し、多層基板が外力を受けて折り曲げられる場合、応力バランスを好適に提供することができ、柔軟な特性をさらに有すフレキシブル多層基板を製作する。
図4Dに示すように、所定の位置に金属配線302を形成する工程前に、本発明の多層基板の金属配線の製造方法は、所定の位置に誘電層300の表面400に界面接着強化処理を行うことで、誘電層300と金属配線302との間の接着強度を上げる工程をさらに含む。
図5A乃至図5Eを参照する。図5A乃至図5Eは、本発明の第3の実施形態による多層基板の金属配線の製造方法及びその構造を示す流れ図である。図5A乃至図5Cが示す工程は、第1の実施形態において図3A乃至図3Cが示す工程と同様である。図5Dにおいて、所定の位置に下被覆金属層306‐1を形成する工程後、金属配線302を形成し(同時にフォトレジスト層304上に金属層303も形成し)、次に、金属配線302の表面に上被覆金属層306を形成することで、金属配線302を完全に被覆する。さらに、本発明の多層基板の金属配線の製造方法は、所定の位置に下被覆金属層306‐1を形成する工程後、下被覆金属層306‐1上に下被覆誘電層を形成し、且つ金属配線302の上表面及び側面に上被覆金属層306を形成する工程前に、上被覆誘電層も形成する工程をさらに含む。高周波数信号の伝送に応用される場合、金属配線302、上被覆誘電層、下被覆誘電層、上被覆金属層306及び下被覆金属層306‐1は共軸導線に応用されることで、上被覆金属層306及び下被覆金属層306‐1により伝送される高周波数信号を導通することができる。
さらに、図5Dに示すように、本発明では、上被覆金属層306を形成する工程において、真空コーティング技術により上被覆誘電層を形成して上被覆金属層306を代替することもできる。且つ所定の位置に金属配線302を形成する工程前に、真空コーティング技術により下被覆誘電層を形成して下被覆金属層306‐1を代替することもできる。そのため、金属配線の上表面、側面及び底面に対して、上被覆誘電層及び下被覆誘電層を形成して完全な保護を提供することができる。図5Dに示すように、所定の位置に下被覆金属層306‐1を形成する工程前に、本発明の多層基板の金属配線の製造方法は、所定の位置に誘電層300の表面400に界面接着強化処理を行うことで、誘電層300と下被覆金属層306‐1との間の接着強度を上げる工程をさらに含む。
図6A乃至図6Fを参照する。図6A乃至図6Fは、本発明の第4の実施形態による多層基板の金属配線の製造方法及びその構造を示す流れ図である。図6A乃至図6Cが示す工程は、第2の実施形態において図4A乃至図4Cが示す工程と同様である。図6Dにおいて、所定の位置に下被覆金属層306‐1を形成する工程後、金属配線302を形成し(同時にフォトレジスト層304上に金属層303も形成し)、次に、金属配線302の表面に上被覆金属層306を形成することで、金属配線302を完全に被覆する。さらに、本発明の多層基板の金属配線の製造方法は、所定の位置に下被覆金属層306‐1を形成する工程後、下被覆金属層306‐1上に下被覆誘電層を形成し、且つ金属配線302の上表面及び側面に上被覆金属層306を形成する工程前に、上被覆誘電層も形成する工程をさらに含む。高周波数信号の伝送に応用される場合、金属配線302、上被覆誘電層、下被覆誘電層、上被覆金属層306及び下被覆金属層306‐1は共軸導線に応用されることで、上被覆金属層306及び下被覆金属層306‐1により伝送される高周波数信号を導通することができる。
なお、図6Dに示すように、本発明では、上被覆金属層306を形成する工程において、真空コーティング技術により上被覆誘電層を形成して上被覆金属層306を代替することもできる。且つ所定の位置に金属配線302を形成する工程前に、真空コーティング技術により下被覆誘電層を形成して下被覆金属層306‐1を代替することもできる。そのため、金属配線の上表面、側面及び底面に対して、上被覆誘電層及び下被覆誘電層を形成して完全な保護を提供することができる。図6Dに示すように、所定の位置に下被覆金属層306‐1を形成する工程前に、本発明の多層基板の金属配線の製造方法は、所定の位置に誘電層300の表面400に界面接着強化処理を行うことで、誘電層300と下被覆金属層306‐1との間の接着強度を上げる工程をさらに含む。
本発明の第4の実施形態において、所定の位置に位置される誘電層300の一部分を除去するため、所定の位置に誘電層300は凹み構造を形成している。この凹み構造は、誘電層300と金属配線302との間の接着強度を上げる上、金属配線302を形成する工程において、金属配線302の厚さを調整することで、金属配線302の上表面の高さが誘電層300の表面の高さと同じであることもでき、その他の素子との後続のアセンブリが行えるのに都合が良いように、平面を提供する。或いは、図6Fに示すように、金属配線302の厚さを調整することで、誘電層300と誘電層307との間に金属配線302を製作し、多層基板が外力を受けて折り曲げられる場合、応力バランスを好適に提供することができ、柔軟な特性をさらに有すフレキシブル多層基板を製作する。
本発明の全ての実施形態において、誘電層300の材料は、ポリイミドであることができる。金属配線の材料は、銅であることができる。上被覆金属層306及び下被覆金属層306‐1の材料は、クロム、チタン、プラチナ、金またはニッケルであることができる。界面接着強化処理は、プラズマ処理であることができる。
ここで注意しなければならないのは、本発明の多層基板の金属配線の製造方法は、金属配線302の上表面に上被覆金属層306を形成できる上、同時に金属配線302の両側表面に上被覆金属層306も形成でき、金属配線302を完全に保護することで、金属配線302が浸食或いは汚染されることを防止して金属配線の信頼性を向上する。なお、もし金属配線302と上被覆金属層306との間に上被覆誘電層を形成し、且つ金属配線302と下被覆金属層306‐1との間に下被覆誘電層を形成する場合、共軸導線に応用されることができる。
要するに、現在の技術に比べ、本発明の金属配線302は、エッチング方式を使用して形成されることではなく、金属の粒径に制限されなく、その表面が精密になるとともに、配線の縁はレベリング性が良好であり、表面が粗くなることではない。且つ本発明では、一次露光工程のみで、上被覆金属層306及び下被覆金属層306‐1を有する金属配線302を製作することができる。多層基板の回路の集積度が高くなるに従って金属配線302のサイズは次第に縮小している場合、本発明の金属配線の製造方法は、金属配線302の精細感の要求を確保することができる以外に、現在の技術に比べ、比較的簡易な製造工程であり、多層基板の信頼性及び歩留り率を向上することもできる。
当該分野の技術を熟知するものが理解できるように、本発明の好適な実施形態を前述の通り開示したが、これらは決して本発明を限定するものではない。本発明の主旨と範囲を脱しない範囲内で各種の変更や修正を加えることができる。従って、本発明の特許請求の範囲は、このような変更や修正を含めて広く解釈されるべきである。
100、300、307: 誘電層
102、302: 金属配線
104: フォトレジスト
301、304: フォトレジスト層
303: 金属層
306: 上被覆金属層
306‐1: 下被覆金属層
400: 表面

Claims (12)

  1. 多層基板の金属配線の製造方法であって、
    誘電層の表面に少なくとも一つのフォトレジスト層を塗布する工程と、
    前記フォトレジスト層を露光して前記金属配線の所定の位置を定義する工程と、
    前記所定の位置に位置される前記フォトレジスト層を、誘電層から離れた上方側が誘電層に近い下方側より狭くなるように除去する工程と、
    フォトレジスト層が除去された位置と残されたフォトレジスト層上の両方に金属層を形成させることで、前記所定の位置に前記金属配線を形成する工程と、
    前記金属配線の表面に少なくとも一つの上被覆金属層を形成する工程と、
    残されたフォトレジスト層を除去する工程と、
    を含み、
    前記上被覆金属層は、前記金属配線の上表面及び両側表面を被覆することを特徴とする製造方法。
  2. 前記所定の位置に位置される前記フォトレジスト層を除去する工程では、フォトレジスト層の上方の受光程度をその下方の受光程度より多くすることにより、前記フォトレジスト層を上方から突出するように除去することを特徴とする請求項1に記載の製造方法。
  3. 前記所定の位置に位置される前記フォトレジスト層を除去する工程では、二つの異なる現像速度があるポジ型フォトレジストを塗布することにより、前記フォトレジスト層を上方から突出するように除去することを特徴とする請求項1に記載の製造方法。
  4. 前記所定の位置に前記金属配線を形成する工程前に、前記所定の位置に下被覆金属層を形成する工程をさらに含むことを特徴とする請求項1に記載の製造方法。
  5. 前記下被覆金属層は、前記金属配線の底面を被覆することを特徴とする請求項4に記載の製造方法。
  6. 前記所定の位置に前記下被覆金属層を形成する工程後、前記下被覆金属層上に下被覆誘電層を形成する工程をさらに含むことを特徴とする請求項4に記載の製造方法。
  7. 前記金属配線の表面に前記上被覆金属層を形成する工程前に、前記金属配線の表面に上被覆誘電層を形成し、共軸導線を形成するために用いられる工程をさらに含むことを特徴とする請求項6に記載の製造方法。
  8. 前記上被覆誘電層及び前記下被覆誘電層は、前記金属配線の底面、上表面及び両側表面を被覆することを特徴とする請求項7に記載の製造方法。
  9. 前記誘電層の材料は、ポリイミドであることを特徴とする請求項1に記載の製造方法。
  10. 前記金属配線を形成する工程前に、前記所定の位置に前記誘電層の表面に界面接着強化処理を行うことで、前記誘電層と前記金属配線との間の接着強度を上げる工程をさらに含むことを特徴とする請求項1に記載の製造方法。
  11. 前記フォトレジスト層を除去する工程後、前記所定の位置に位置される前記誘電層の部分を除去する工程をさらに含むことを特徴とする請求項1に記載の製造方法。
  12. 前記金属配線を形成する工程前に、前記所定の位置に前記誘電層の表面に界面接着強化処理を行うことで、前記誘電層と前記金属配線との間の接着強度を上げる工程をさらに含むことを特徴とする請求項11に記載の製造方法。
JP2010508687A 2007-05-24 2007-05-24 多層基板の金属配線の製造方法及びその構造 Active JP5331799B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2007/001678 WO2008141481A1 (fr) 2007-05-24 2007-05-24 Structure et procédé de fabrication d'un câblage métallique sur une carte multicouches

Publications (2)

Publication Number Publication Date
JP2010528461A JP2010528461A (ja) 2010-08-19
JP5331799B2 true JP5331799B2 (ja) 2013-10-30

Family

ID=40031383

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010508687A Active JP5331799B2 (ja) 2007-05-24 2007-05-24 多層基板の金属配線の製造方法及びその構造

Country Status (4)

Country Link
EP (1) EP2161973B1 (ja)
JP (1) JP5331799B2 (ja)
KR (1) KR101159514B1 (ja)
WO (1) WO2008141481A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103547055B (zh) * 2012-07-10 2016-06-08 绿点高新科技股份有限公司 具有电路图案的电路基板的制造方法
CN111465202A (zh) * 2020-03-05 2020-07-28 珠海崇达电路技术有限公司 一种提高锣平台精度的钻孔加工方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5062731A (ja) * 1973-10-05 1975-05-28
US4339305A (en) * 1981-02-05 1982-07-13 Rockwell International Corporation Planar circuit fabrication by plating and liftoff
DE3368447D1 (en) * 1982-03-18 1987-01-29 Ibm Method for selectively coating metallurgical patterns on dielectric substrates
US4493856A (en) 1982-03-18 1985-01-15 International Business Machines Corporation Selective coating of metallurgical features of a dielectric substrate with diverse metals
CA1302947C (en) * 1985-09-13 1992-06-09 Jerome S. Sallo Copper-chromium-polyimide composite
JPH01205495A (ja) * 1988-02-10 1989-08-17 Furukawa Electric Co Ltd:The フレキシブルプリント回路基板の製造方法
JPH03229484A (ja) * 1990-02-05 1991-10-11 Fujikura Ltd プリント配線板の製造方法
US5158657A (en) * 1990-03-22 1992-10-27 Canon Kabushiki Kaisha Circuit substrate and process for its production
JP2606115B2 (ja) * 1993-12-27 1997-04-30 日本電気株式会社 半導体実装基板用素子接合パッド
JP3368852B2 (ja) * 1998-11-27 2003-01-20 株式会社村田製作所 積層パターンの形成方法
JP2000340901A (ja) * 1999-05-27 2000-12-08 Kyocera Corp 配線基板
JP2001093821A (ja) * 1999-09-24 2001-04-06 Toshiba Corp 製造装置組立部品、製造装置組立部品の製造方法、半導体製造装置及び電子ビーム露光装置
JP2001177951A (ja) * 1999-12-15 2001-06-29 Yazaki Corp 導電回路構造
JP2002261189A (ja) * 2001-03-05 2002-09-13 Murata Mfg Co Ltd 高周波用回路チップ及びその製造方法
JP2004186460A (ja) * 2002-12-04 2004-07-02 Sanyo Electric Co Ltd 回路装置の製造方法
JP2005229041A (ja) * 2004-02-16 2005-08-25 Alps Electric Co Ltd 高周波配線構造および高周波配線構造の製造方法
US7378225B2 (en) * 2004-04-06 2008-05-27 Kyle Baldwin Method of forming a metal pattern on a substrate
JP2005317836A (ja) * 2004-04-30 2005-11-10 Nitto Denko Corp 配線回路基板およびその製造方法
JP4351129B2 (ja) * 2004-09-01 2009-10-28 日東電工株式会社 配線回路基板
WO2006134399A1 (en) * 2005-06-15 2006-12-21 Bae Systems Plc Transmission line
WO2007037553A1 (ja) * 2005-09-30 2007-04-05 Zeon Corporation 金属配線付き基板の製造方法

Also Published As

Publication number Publication date
EP2161973A1 (en) 2010-03-10
KR101159514B1 (ko) 2012-06-26
EP2161973B1 (en) 2019-05-22
EP2161973A4 (en) 2011-08-03
WO2008141481A1 (fr) 2008-11-27
KR20100018513A (ko) 2010-02-17
JP2010528461A (ja) 2010-08-19

Similar Documents

Publication Publication Date Title
US9474167B2 (en) Multilayered substrate
JP2001320171A (ja) 多層配線基板及び半導体装置
JP2009283739A (ja) 配線基板および配線基板の製造方法
CN101681846A (zh) 用于集成电路的底部填充锚形结构
US8405223B2 (en) Multi-layer via structure
JP5331799B2 (ja) 多層基板の金属配線の製造方法及びその構造
JP5507697B2 (ja) フレキシブル多層基板の金属層構造及びその製造方法
US9398704B2 (en) Manufacturing method of metal structure of flexible multi-layer substrate
US7931973B2 (en) Manufacturing method of metal structure in multi-layer substrate and structure thereof
TWI468093B (zh) 多層基板之導孔結構及其製造方法
CN101312620B (zh) 多层基板金属线路制造方法及其结构
KR101209553B1 (ko) 다층기판의 비아 홀 구조 및 그 제조방법
TWI411373B (zh) 多層基板金屬線路結構
US8815333B2 (en) Manufacturing method of metal structure in multi-layer substrate
NL2016093B1 (en) Lithographic defined 3D lateral wiring.
US12010796B2 (en) Wiring substrate and method for manufacturing wiring substrate
US20230335506A1 (en) Electronic packaging structure and manufacturing method thereof
US20210175160A1 (en) Wiring board and manufacture method thereof
KR101748132B1 (ko) 차폐부 형성 방법 및 이에 따라 제조된 시스템 인 패키지
CN113660788A (zh) 透明电路板及其制作方法
KR101101237B1 (ko) 프로브 카드에 사용되는 다층 세라믹 기판 표면의 평탄화 가공방법
JP2006145320A (ja) 半導体装置およびその製造方法
JP2010190643A (ja) 容量式加速度センサおよびその製造方法
JPH10138443A (ja) スクリーン及びその製造方法
KR20000067292A (ko) 반도체 소자의 다층 배선 형성방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100707

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120605

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120829

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130402

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130628

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130723

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130729

R150 Certificate of patent or registration of utility model

Ref document number: 5331799

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250