KR101209553B1 - 다층기판의 비아 홀 구조 및 그 제조방법 - Google Patents

다층기판의 비아 홀 구조 및 그 제조방법 Download PDF

Info

Publication number
KR101209553B1
KR101209553B1 KR1020117011868A KR20117011868A KR101209553B1 KR 101209553 B1 KR101209553 B1 KR 101209553B1 KR 1020117011868 A KR1020117011868 A KR 1020117011868A KR 20117011868 A KR20117011868 A KR 20117011868A KR 101209553 B1 KR101209553 B1 KR 101209553B1
Authority
KR
South Korea
Prior art keywords
metal layer
layer
via hole
metal
dielectric layer
Prior art date
Application number
KR1020117011868A
Other languages
English (en)
Other versions
KR20110083684A (ko
Inventor
치광 양
Original Assignee
프린코 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 프린코 코포레이션 filed Critical 프린코 코포레이션
Publication of KR20110083684A publication Critical patent/KR20110083684A/ko
Application granted granted Critical
Publication of KR101209553B1 publication Critical patent/KR101209553B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4076—Through-connections; Vertical interconnect access [VIA] connections by thin-film techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09645—Patterning on via walls; Plural lands around one hole
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/046—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer
    • H05K3/048—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer using a lift-off resist pattern or a release layer pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 다층기판의 비아 홀 구조 및 그 제조방법에 관한 것으로, 다층기판의 비아 홀 구조는 제1금속층, 유전층 및 제2금속층을 포함한다. 제1금속층은 상부면을 구비한다. 유전층은 제1금속층을 덮어씌우되, 비아 홀은 제1금속층의 상부면에 개방되어 있고, 비아 홀은 상부선단을 갖춘 경사진 홀 벽을 구비한다. 제2금속층은 비아 홀 내에 형성되며 상부면 및 경사진 홀 벽과 접촉한다. 접촉면의 상부라인은 경사진 홀 벽의 상부선단보다 낮다. 제2금속층이 유전층에 형성될 수 있고 비아 홀과 전기적으로 접속될 수 있다. 제2금속층은 금속 박리 공정(Metal Lift-off Process)을 통해 비아 홀의 내부 및 유전층에 형성된다.

Description

다층기판의 비아 홀 구조 및 그 제조방법 {STRUCTURE OF CONDUCTIVE HOLES OF MULTILAYER BOARD AND MANUFACTURING METHOD}
본 발명은 다층기판의 비아 홀(Via Hole) 구조 및 그 제조방법에 관한 것으로, 특히 연성(軟性) 다층기판의 비아 홀 구조 및 그 제조방법에 관한 것이다.
현재 모든 전자제품의 소형화가 필연적인 추세로서, 반도체 칩의 크기가 끊임없이 작아짐에 따라, 반도체 칩의 크기에 이어서 소형화되어야 할 필요가 있는 패키지에 관한 기술도 필연적으로 소형화로 발전해야 한다. 오늘날, 집적회로의 밀도가 매우 높아지고 있기 때문에, 패키지기판, 인쇄회로기판, 연성 패키지기판 또는 연성 인쇄회로기판 등을 제조하고 고성능의 집적 시스템을 얻기 위해서는 필연적으로 다층기판을 사용하는 것이 발전해야 한다. 특히 연성 다층기판은 다양한 전자제품의 소형화를 위해 더욱 유효하게 채택할 수 있다. 일반적으로, 다층기판의 금속 라인 또는 비아 홀 구조는 종래기술에 따르면 식각(Etching)법 또는 세미 애디티브(Semi-additive)법을 통해 제조된다. 다층기판의 회로밀도가 높을수록, 더욱 미세한 금속 라인 또는 비아 홀 구조가 요구된다. 통상 당해 분야에서 잘 알려진 파인-피치(Fine-pitch) 제품은 고집적 제품을 의미한다.
도 1을 참조하는데, 이는 종래기술에 따른 다층기판에서 비아 홀 구조를 나타낸다. 도 1은 다층기판에서 비아 홀 구조에 관한 부분만을 나타낸다. 다층기판은 하층 금속 라인으로 되는 금속층(102)을 구비한다. 유전층(104)은 금속층(102)을 덮어씌운다. 비아 홀(106)은 레이저 또는 기계적인 천공으로 형성된다. 이러한 비아 홀(106)은 수직한 홀 벽을 구비한다. 비아 홀(106)을 형성한 후에 금속 충전물이 그 안에 삽입된다. 비아 랜드(Via Land)로 되는 금속층(108)에 의해, 금속층(102)과 유전층(104)의 상부에 있는 다른 금속층 사이의 전기적 접속이 이루어지게 된다. 다층기판이 이러한 비아 홀 구조를 구비하고 다층기판이 구부려져 사용되게 될 때, 비아 홀(106) 내에 있는 금속 충전물과 연결되고 유전층(104)의 선단에 정렬되는 위치(110)에서 금속층(108)은 쉽게 떨어져 나가거나 심지어 부러질 수 있다. 마찬가지로, 동일한 문제가 금속층(102)과 비아 홀(106) 내 금속 충전물이 연결되는 위치(112)에서 종종 일어날 수 있다.
다층기판에서 비아 홀 구조는 다른 금속층들 사이의 전기적 접속에 있어서 중요한 부분이다. 비아 홀 구조가 연성 다층기판에 형성되고 특히 연성 다층기판 중 자주 구부려지는 영역에 형성되는 경우, 유전층(104)의 선단에 정렬되는 금속층(108)의 위치(110)가 떨어져 나가거나 심지어 부러질 가능성이 더욱 높다. 마찬가지로, 금속층(102)과 비아 홀(106) 내 금속 충전물을 연결하는 위치(112)에서도 떨어져 나가거나 심지어 부러질 가능성이 더욱 높다. 한편, 이러한 비아 홀 구조의 비아 랜드 크기(A)는 비아 홀 직경(B)보다 커야만 한다. 다층기판의 비아 피치(Via Pitch)와 금속 라인 피치에 대한 제한 때문에, 고집적 제품에 응용할 수 없게 된다.
도 2를 참조하는데, 이는 종래기술에 따른 다층기판에서 다른 비아 홀 구조를 나타낸다. 유사하게, 금속층(202)이 형성되어 하층 금속 라인으로 사용되게 된다. 유전층(204)이 금속층(202)을 덮어씌우고 비아 홀(206)을 구비한다. 비아 홀(206)을 형성한 후에 비아 랜드가 형성되어, 금속층(202)과 유전층(204)의 상부에 있는 다른 금속층 사이의 전기적 접속이 이루어지게 한다. 다층기판이 종종 구부려질 때，금속층(202)과 비아 랜드를 연결하는 위치(212)에서 떨어져 나갈 가능성이 높은데, 특히 비아 홀 깊이(C)가 더 깊어질 경우, 위치(212)에서 떨어져 나갈 가능성은 도 1에서의 위치(112)가 떨어져 나갈 가능성과 거의 동일하다. 한편, 종래기술에 따르면 다층기판의 비아 홀 구조는 식각법 또는 세미 애디티브법으로 제조되어서, 제조 공차가 추가로 고려되어야 한다(이에 관해서는 나중에 상세하게 설명한다). 따라서, 이러한 비아 홀 구조의 비아 랜드 크기(A)는 비아 홀 직경(B)보다 커야만 한다. 여전히, 다층기판의 비아 피치와 금속 라인 피치에 대한 제한 때문에, 오늘날 높은 조립밀도에 대한 적용이 구현될 수 없다.
도 3a 및 도 3b를 동시에 참조하는데, 이들은 종래기술에 따른 식각법을 통해 비아 홀 구조를 제조하는 것을 나타낸다. 식각법으로 비아 홀 구조를 형성하는 경우, 먼저 금속층(302)을 형성한다. 유전층(304)이 형성되어 금속층(302)을 덮어씌운다. 이어서, 비아 홀(306)을 형성한 다음, 비아 랜드(300)를 형성하기 위한 금속층(308)을 형성하여 비아 홀(306)에 삽입한다. 한편, 금속층(308)도 유전층(304)을 덮어씌운다. 그 후에, 비아 랜드를 형성하려는 위치에 포토레지스트층(Photoresist Layer; 310)을 도포한다. 포토레지스트층(310)을 도포한 후에, 식각으로 포토레지스트층(310)에 의해 덮어씌워지지 않은 금속층(308)을 제거한다.
식각의 등방성으로 인하여, 덮어씌워지지 않은 금속층(308)이 제거될 뿐만 아니라, 비아 랜드의 측면에도 식각이 발생한다. 예를 들면, 도 3a의 점선(314)이 가리키는 위치까지 비아 랜드가 식각되어 줄어들게 된다. 따라서, 도 3b에 도시한 바와 같이, 비아 랜드에 언터컷(Undercut) 구조를 형성하게 된다. 식각법으로 다층기판의 비아 홀 구조를 형성할 경우에, 포토레지스트층(310)이 비아 랜드 크기를 정확히 결정할 수 없다. 이에 따라, 식각법의 설계 공차를 감안하여야 하기 때문에, 비아 랜드의 크기를 더욱 최소화할 수 없게 된다. 금속 라인과 비아 홀 구조의 크기에 대하여 미세함이 더욱 요구되어서, 식각법은 한계를 갖게 되며 다층기판의 제조에 대한 요구를 충족시킬 수 없다.
도 4a 내지 도 4c를 참조하는데, 이들은 세미 애디티브법으로 비아 홀 구조를 제조하는 것을 나타낸다. 세미 애디티브법으로 비아 홀 구조를 형성하는 경우, 먼저 금속층(402)을 형성한 후에 유전층(404)이 형성되어 금속층(402)을 덮어씌우게 된다. 이어서, 비아 홀(406)을 형성한 다음, 시드금속층(Seed Metal Layer; 407)을 형성한다. 그 후에, 비아 랜드(400)를 형성하려는 위치를 제외하고 포토레지스트층(410)을 도포한다. 그 다음으로, 금속층을 도금하여 비아 랜드의 위치를 가득 채운다. 도 4b에 도시한 바와 같이 포토레지스트층(410)을 제거한 후, 식각법에 의해 비아 랜드(400)의 위치를 제외한 시드금속층(407)을 제거하여, 비아 홀 구조의 제조공정을 완료한다.
하지만, 비아 랜드(400)의 위치를 제외한 시드금속층(407)이 제거됨과 동시에, 도 4b에 도시한 바와 같이 비아 랜드(400)는 점선(414)이 가리키는 위치까지 식각되어 줄어든다. 따라서, 도 4c에 도시한 바와 같이, 원래의 포토레지스트층(410)에 의해 한정된 크기보다 작은 크기를 가진 비아 랜드(400)가 형성된다. 다층기판의 비아 홀 구조를 형성하는 데에 세미 애디티브법이 이용되면, 전술한 식각법과 유사한 결점을 가지게 되며, 포토레지스트층(410)으로부터 비아 랜드의 크기를 정확하게 결정할 수 없다. 세미 애디티브법의 설계 공차를 더욱 감안하여야 하기 때문에, 비아 랜드의 크기를 최소화할 수 없게 된다. 금속 라인과 비아 홀 구조의 크기에 대하여 미세함이 엄격히 요구되어서, 세미 애디티브법도 한계를 갖게 되며 오늘날과 가까운 미래에 다층기판의 제조에 대한 요구를 충족시킬 수 없다.
결국, 전술한 떨어져 나가거나 심지어 부러질 가능성을 줄이기 위해, 비아 랜드가 비아 홀의 내부에 위치하는 다층기판의 비아 홀 구조 및 그 제조방법을 제공할 필요가 있었다. 다층기판의 비아 랜드와 금속 라인의 제조 공차가 더욱 줄어들 수 있다. 그러므로 조립밀도가 증가할 수 있고, 시스템은 기판에서 더 많은 기능을 수행할 수 있도록 쉽게 집적화될 수 있다. 더구나, 비아 홀 구조와 그 제조방법은 연성 다층기판에 적용될 수 있으며, 패키지기판의 신뢰도를 높일 수 있다.
본 발명의 목적은 패키지기판, 인쇄회로기판, 연성 패키지기판 및 연성 인쇄회로기판 등을 제조하는 분야에 적용할 수 있는 다층기판의 비아 홀 구조 및 그 제조방법을 제공하는 데 있다. 본 발명의 비아 랜드는 비아 홀보다 작아, 비아 홀들 사이의 피치 및 금속 라인들 사이의 피치를 줄임(파인-피치)으로써 전술된 기판 및 인쇄회로기판의 조립밀도를 높이게 된다.
본 발명의 다른 목적은, 연성 패키지기판과 연성 인쇄회로기판 중 자주 구부려지는 영역에 적용하여 다층기판의 신뢰도를 증진시킬 수 있는 다층기판의 비아 홀 구조 및 그 제조방법을 제공하는 것이다.
본 발명에 따른 다층기판의 비아 홀 구조는 제1금속층, 유전층 및 제2금속층을 포함한다. 제1금속층은 상부면을 구비한다. 유전층은 제1금속층을 덮어씌우되, 비아 홀은 상부면을 노출시키도록 개방되어 있고, 비아 홀은 상부선단을 갖춘 경사진 홀 벽을 구비한다. 제2금속층은 비아 홀 내에 형성되며 상부면 및 경사진 홀 벽과 접촉한다. 제2금속층의 접촉면은 경사진 홀 벽의 상부선단보다 낮은 상부라인을 갖는다. 선택적으로, 제2금속층이 유전층에 형성되어 금속 라인으로 됨과 동시에, 비아 홀 내에 형성되어 비아 랜드로 되게 된다. 금속 라인과 비아 랜드는 전기적으로 접속될 수 있다. 전술한 제2금속층은 금속 박리 공정(Metal Lift-off Process)을 통해 비아 홀의 내부 및 유전층에 형성될 수 있다.
또한, 본 발명에 따른 다층기판의 비아 홀 구조의 제조방법은 아래의 단계들을 포함하는바, 상부면을 구비한 제1금속층을 형성하는 단계; 제1금속층을 덮어씌우도록 유전층을 형성하는 단계; 제1금속층의 상부면을 노출시키도록 비아 홀을 개방하되, 상기 비아 홀이 상부선단을 갖춘 경사진 홀 벽을 구비하도록 하는 단계； 유전층의 표면 및 제1금속층의 상부면에 적어도 하나의 포토레지스트층을 도포하는 단계; 포토레지스트층에 대하여 포토리쏘그라피(Photolithography) 처리하는 단계; 비아 홀에서 포토레지스트층을 제거하는 단계; 비아 홀 내부 및 유전층 표면의 포토레지스트층에 제2금속층을 형성하되, 상기 비아 홀 내부에 형성된 제2금속층이 상부면 및 경사진 홀 벽과 접촉하도록 하는 단계; 및 유전층 표면의 포토레지스트층과 포토레지스트층에 형성된 제2금속층을 제거하는 단계를 포함한다.
특히, 본 발명에 따른 비아 홀 구조 및 그 제조방법은 패키지기판의 분야에 적용될 수 있다. 한편, 인쇄회로기판과 연성 패키지기판을 제조하는 기술분야에도 본 발명에 따른 비아 홀 구조 및 그 제조방법이 이용될 수 있다.
종래기술과 비교하면, 종래기술에서는 포토레지스트층의 크기로부터 비아 랜드 크기를 정확하게 결정할 수 없기 때문에, 설계 공차를 감안하여 비아 랜드 크기를 비아 홀 직경보다 크게 해야 하지만, 본 발명에 따른 다층기판의 비아 홀 구조에서 비아 랜드는 비아 홀의 내부에 위치하므로, 이러한 설계 공차를 감안하여 설계할 필요가 없게 된다. 따라서 종래기술에 비하여, 다층기판의 비아 홀 피치 및 금속 라인 피치의 크기를 더욱 최소화시킬 수 있으며, 다층기판의 조립밀도를 높일 수 있다. 또한, 본 발명에 따라 금속 박리 공정을 통해 비아 홀 내에 비아 랜드를 형성함으로써, 비아 랜드가 제1금속층 및 유전층의 경사진 홀 벽에 대해 양호한 부착성을 가지도록 한다. 또한, 본 발명에 따른 다층기판의 비아 홀 구조에서, 비아 랜드가 제1금속층 및 유전층의 경사진 홀 벽 사이에서 원활한 접촉을 이룰 수 있도록, 다층기판이 구부려질 때 비아 홀 구조는 우수한 연성을 가질 수 있다. 본 발명에 따른 비아 홀 구조는 여러 차례의 구부려짐 후에도 여전히 원래의 비아 홀 구조의 완전성을 유지할 수 있고, 떨어져 나가는 것이 발생하지 않으며, 제1금속층과 비아 랜드 사이의 양호한 전기적 접속을 계속 유지하여, 다층기판의 신뢰도를 향상시킨다.
도 1은 종래기술에 따른 다층기판에서 비아 홀 구조를 나타낸 개략도이다.
도 2는 종래기술에 따른 다층기판에서 다른 비아 홀 구조를 나타낸 개략도이다.
도 3a 및 도 3b는 종래기술에 따라 식각법에 의해 비아 홀 구조를 형성하는 것을 나타낸 개략도들이다.
도 4a 내지 도 4c는 종래기술의 세미 애디티브법에 의해 비아 홀 구조를 형성하는 것을 나타낸 개략도들이다.
도 5는 본 발명의 제1실시예에 따른 다층기판의 비아 홀 구조를 나타낸 도면이다.
도 6은 본 발명의 제2실시예에 따른 다층기판의 비아 홀 구조를 나타낸 도면이다.
도 7은 본 발명의 제2실시예에 따른 다층기판의 비아 홀 구조를 나타낸 평면도이다.
도 5를 참조하는데, 이는 본 발명의 제1실시예에 따른 다층기판의 비아 홀 구조를 나타낸다. 도 5에는, 본 발명에 따른 다층기판에서 비아 홀 구조와 관련된 부분만 도시되어 있다. 본 발명에 따른 다층기판은 상부면(504)을 가진 제1금속층(502)을 구비한다. 유전층(506)은 제1금속층(502)을 덮어씌운다. 유전층(506)은 상부면(504)을 노출시키도록 비아 홀(508)에 의해 개방되게 된다. 비아 홀(508)은 경사진 홀 벽(510)을 구비하며, 경사진 홀 벽(510)은 상부선단(510-2)을 구비한다. 제2금속층은 비아 홀(508)의 내부에 형성되어 비아 랜드(512)로 된다. 비아 랜드(512)는 상부면(504) 및 경사진 홀 벽(510)에 접촉된다. 상부면(504) 및 경사진 홀 벽(510)과 접촉하는 비아 랜드(512)의 접촉면은 상부라인(530)을 갖는다. 이 상부라인(530)은 경사진 홀 벽(510)의 상부선단(510-2)보다 낮다. 특히, 비아 랜드(512)의 크기는 유전층(506)의 상부선단(510-2)에 의해 둘러싸인 영역보다 작으며, 비아 랜드(512)가 비아 홀(508)의 내부에 위치한다.
제1금속층(502) 및 비아 랜드(512; 제2금속층)의 재료는 구리로 될 수 있다. 유전층(506)의 재료는 폴리이미드(PI)가 바람직하며, 도포되어 제1금속층(502)을 덮어씌울 수 있다. 제2금속층은 금속 박리 공정을 통해 비아 홀(508)의 내부에 형성될 수 있다(이에 관해서는 나중에 상세하게 설명한다). 본 발명에 따른 다층기판에서 비아 홀 구조의 비아 랜드(512)가 비아 홀(508)의 내부에 위치하기 때문에, 비아 랜드 크기가 공정에 의해 정확히 한정될 수 없고 비아 홀 벽에 정밀하게 형성될 수 없어서 비아 랜드 크기가 비아 홀 직경보다 크게 되어야만 하는 종래기술과 달리, 본 발명은 다층기판의 비아 홀 피치 및 금속 라인 피치를 더욱 최소화시킬 수 있으며, 다층기판의 조립밀도를 현저히 높일 수 있다.
또한, 본 발명에 따라 금속 박리 공정을 통해 비아 랜드(512)를 비아 홀(508)의 내부에 형성함으로써, 비아 랜드(512)를 제1금속층(502) 및 유전층(506)의 경사진 홀 벽(510)에 잘 부착하게 된다. 더구나, 비아 랜드(512)가 제1금속층(502) 및 유전층(506)의 경사진 홀 벽(510)에 대해 매끄럽게 연결되거나 접촉하는 것이 이루어지도록 하기 위해, 다층기판이 구부려질 때에 비아 홀 구조는 우수한 연성을 가질 수 있다. 발명자가 여러 차례 실험하여 검증한 결과에 따르면, 제1금속층(502)의 상부면(504)과 경사진 홀 벽(510)에 의해 형성된 예각, 즉 하부선단(510-4)의 코너에 형성된 예각(θ)은 75°보다 작은 것이 바람직하다. 따라서, 비아 홀 구조가 연성이나 구부림 가능한 연성의 인쇄회로기판 또는 패키지기판의 굽힘가능한 영역에 적용되더라도, 본 발명의 비아 홀 구조는 떨어져 나가거나 부러지지 않고 여전히 원래의 완전한 비아 홀 구조를 유지할 수 있다. 제1금속층(502)과 비아 랜드(512) 사이의 양호한 전기적 접속이 여전히 유지될 수 있으며, 다층기판의 신뢰성을 증가시킨다.
본 발명에 따른 금속 박리 공정을 이용하여 비아 홀 구조를 형성하는 방법은 아래에 설명되는데, 제1금속층(502)을 형성하는 단계; 제1금속층(502)을 덮어씌우도록 유전층(506)을 형성하는 단계; 제1금속층(502)의 상부면(504)을 노출시키도록 비아 홀(508)을 개방하되, 비아 홀(508)이 경사진 홀 벽(510)을 구비하도록 하는 단계; 유전층(506)의 표면 및 상부면(504)에 적어도 하나의 포토레지스트층(520)을 도포하는 단계; 포토레지스트층(520)에 대하여 포토리쏘그라피 처리하는 단계; 비아 홀(508)에서 포토레지스트층(520)을 제거하되, 예를 들면 도 5에 도시된 바와 같이 음형(Negative) 포토레지스트가 사용될 수 있으며 디벨로퍼(Developer)를 사용하여 포토레지스트층(520)을 제거함으로써, 포토레지스트층(520)의 상부선단(532)으로 둘러싸인 영역이 경사진 홀 벽(510)의 상부선단(510-2)으로 둘러싸인 영역보다 작고 경사진 홀 벽(510)의 하부선단(510-4)으로 둘러싸인 영역보다 크게 되도록 제어할 수 있는 단계; 비아 홀(508)의 내부에 비아 랜드(512)를 형성하고 유전층(506) 표면의 포토레지스트층(520)에 제2금속층(512a)을 형성하되, 비아 홀(508) 내부에 형성된 비아 랜드(512)가 상부면(504) 및 경사진 홀 벽(510)에 접촉하도록 하는 단계; 및 유전층(506) 표면의 포토레지스트층(520) 및 포토레지스트층(520)에 형성된 제2금속층(512a)을 제거하는 단계를 포함한다.
이로써, 본 발명에 따른 다층기판의 비아 홀 구조를 완성한다. 특히 본 발명에서, 비아 홀(508) 내에 형성된 제2금속층은 비아 랜드(512)로 사용된다. 비아 홀(508)의 내부에 위치한 포토레지스트층(520)을 제거하는 단계에서, 유전층(506) 표면의 예정된 위치에 있는 포토레지스트층(520)을 동시에 제거할 수 있다. 도 6에 도시한 바와 같이, 전술한 예정된 위치에 형성된 제2금속층은 금속 라인(514)으로 사용될 수 있으며, 비아 랜드(512)와 전기적으로 접속될 수 있다. 본 발명이 속하는 분야에서, 포토레지스트층(520)은 포토리쏘그라피(Photolithography) 처리에 의한 포토마스크로 형성된다. 포토레지스트층(520)의 개방부의 상부선단(532)은 아주 정밀한 포토리쏘그라피 처리에 의해 형성되며 전사인쇄(Trans-print)된다. 그러므로, 종래기술보다 우수한 본 발명의 장점은, 비아 랜드(512)의 모양 및 영역이 유전층(506) 표면에 있는 포토레지스트층(520)의 개방부의 상부선단(532)에 의해 정의되는데, 이 유전층은 포토마스크의 크기, 즉 원래의 회로설계시 크기와 거의 동일하다는 점이다. 본 발명은, 포토레지스트층에 의해 비아 랜드의 크기를 정확히 결정할 수 없게 하는 식각법 및 세미 애디티브법으로 인한 결점도 명확히 없앤다. 금속 라인과 비아 홀 구조에 대한 더욱더 엄격한 요구조건에 직면하더라도, 오늘날과 가까운 미래에 본 발명은 여전히 다층기판의 요구를 충족시킬 수 있다.
오늘날 파인-피치(Fine-pitch) 제품과 관련된 업계에서, 실현 가능하다고 기대되는 비아 홀 깊이는 약 40 ㎛이고, 비아 홀 직경은 약 40 ~ 60 ㎛이며, 비아 랜드 크기의 한계는 약 70 ㎛이다. 하지만, 본 발명에 의하면, 비아 홀 깊이의 최소로 가능한 크기는 단지 약 3 ㎛로 될 수 있고, 비아 홀 직경은 단지 약 5 ㎛, 비아 랜드 크기의 한계는 7 ㎛만큼 작게 될 수 있다.
도 6과 도 7을 참조하는바, 도 6은 본 발명의 제2실시예에 따른 다층기판의 비아 홀 구조를 나타내며, 도 7은 본 발명의 제2실시예에 따른 다층기판의 비아 홀 구조의 평면도를 나타낸다. 도 6에는 본 발명에 따른 다층기판의 비아 홀 구조와 관련된 부분만 도시되어 있다. 본 발명에 따른 다층기판은 상부면(504)을 갖춘 제1금속층(502)을 포함한다. 유전층(506)은 제1금속층(502)을 덮어씌운다. 유전층(506)은 비아 홀(508)에 의해 개방된다. 비아 홀(508)은 경사진 홀 벽(510)을 구비한다. 제2금속층은, 비아 홀(508)의 내부에 형성되어 비아 랜드(512)로 되고, 유전층(506)의 표면에 형성되어 금속 라인(514)으로 된다. 비아 랜드(512)는 상부면(504) 및 경사진 홀 벽(510)과 접촉한다. 상부면(504) 및 경사진 홀 벽(510)과 접촉하는 비아 랜드(512)의 접촉면은 상부라인(530)을 가진다. 이 상부라인(530)은 경사진 홀 벽(510)의 상부선단(510-2)보다 낮다. 특히, 비아 랜드(512)의 크기는 유전층(506)의 상부선단(510-2)에 의해 둘러싸인 영역보다 작으며, 비아 랜드(512)가 비아 홀(508)의 내부에 위치한다.
본 발명의 제2실시예가 제1실시예와 다른 점은, 비아 홀(508)의 내부에 위치하는 포토레지스트층(520; 미도시)을 제거함과 동시에, 유전층(506) 표면상의 예정된 위치에 있는 포토레지스트층(520)도 제거할 수 있다는 점이다. 예정된 위치는 (도면에 도시되지 않은 슬롯과 같이) 금속 라인(514)을 제조하기 위해 형성될 수 있다. 이어서, 제2금속층은 비아 홀(508) 내부 및 예정된 위치에서 동시에 형성되어 각각 비아 랜드(512) 및 금속 라인(514)으로 된다. 선택적으로, 상이한 금속층이 다른 공정으로 형성되어 비아 랜드(512) 및 금속 라인(514)으로 될 수 있는데, 이들은 여전히 서로 연결되어 있어, 상이한 금속층들 사이의 전기적인 접속이 이루어질 수 있다. 제1실시예에서와 마찬가지로, 비아 랜드(512)는 제1금속층(502) 및 유전층(506)의 경사진 홀 벽(510) 사이에서 매끄러운 연결 또는 접촉이 구현될 수 있다. 비아 랜드(512) 및 금속 라인(514) 사이의 연결도 매끄럽게 될 수 있다. 또한, 금속 라인(514)도 상부선단(510-2) 주위로 매끄럽게 되며, 다층기판이 자주 구부려질 때 여전히 우수한 연성을 유지할 수 있게 된다. 발명자가 여러 차례 실험하여 검증한 결과에 따르면, 제1금속층(502)의 상부면(504)과 경사진 홀 벽(510)에 의해 형성된 예각, 즉 하부선단(510-4)의 코너에 형성된 예각(θ)은 75°보다 작은 것이 바람직하다.
도 7에 도시한 바와 같이, 일반적으로 비아 랜드(512)와 금속 라인(514) 사이는 경계는 점선(516)이다. 본 발명에 따른 다층기판의 비아 홀 구조에 따르면, 비아 랜드(512)는 비아 홀(508)의 "내부"에 위치하며, 즉 비아 홀(508)의 상부선단(510-2)으로 둘러싸인 영역보다 작고, 하부선단(510-4)으로 둘러싸인 영역보다 크다. 따라서, 본 발명의 비아 랜드 크기는 비아 홀 직경보다 작게 될 수 있어, 조립밀도가 높아질 수 있다. 한편, 비아 랜드(512)와 금속 라인(514) 사이의 우수한 연결(물리적으로 그리고 전기적으로)로 인해, 떨어져 나가거나 심지어 부러질 가능성이 줄어들 수 있다. 본 발명은 다층기판의 크기를 한층더 최소화할 수 있으며, 다층기판의 조립밀도를 현저히 높일 수 있다. 본 발명이 현재 광범위하게 많이 사용되는 연성 인쇄회로기판 및 연성 패키지기판에 적용되면, 기판의 신뢰도를 확실히 증가시킬 수 있다.

Claims (26)

  1. 상부면을 구비한 제1금속층;
    상기 제1금속층을 덮어씌우면서, 비아 홀이 상기 상부면을 노출시키도록 개방되어 있으며, 상기 비아 홀이 상부선단을 갖춘 경사진 홀 벽을 구비하는 유전층; 및
    상기 비아 홀의 내부에 형성되며, 상기 상부면 및 상기 경사진 홀 벽에 접촉하되, 그 접촉면이 상기 경사진 홀 벽의 상부선단보다 낮은 상부라인을 갖게 되는 제2금속층을 포함하며,
    상기 유전층의 재료가 폴리이미드인 것을 특징으로 하는 다층기판의 비아 홀 구조.
  2. 제1항에 있어서,
    상기 제2금속층은 상기 유전층 위에 형성되어 금속 라인으로 사용되며,
    상기 비아 홀 내에 형성된 상기 제2금속층은 비아 랜드로 사용되고,
    상기 비아 랜드와 상기 금속 라인은 동시에 형성되는 것을 특징으로 하는 다층기판의 비아 홀 구조.
  3. 제1항에 있어서,
    상기 경사진 홀 벽의 하부선단에 의해 형성된 영역은 상기 상부선단에 의해 형성된 영역보다 작은 것을 특징으로 하는 다층기판의 비아 홀 구조.
  4. 제1항에 있어서,
    상기 제1금속층의 상부면과 상기 경사진 홀 벽으로 형성되는 예각이 75°보다 작은 것을 특징으로 하는 다층기판의 비아 홀 구조.
  5. 제1항에 있어서,
    상기 다층기판은 연성(軟性)인 것을 특징으로 하는 다층기판의 비아 홀 구조.
  6. 제1항에 있어서,
    상기 제1금속층의 재료가 구리인 것을 특징으로 하는 다층기판의 비아 홀 구조.
  7. 제1항에 있어서,
    상기 제2금속층의 재료가 구리인 것을 특징으로 하는 다층기판의 비아 홀 구조.
  8. 삭제
  9. 제1항에 있어서,
    상기 제2금속층은 금속 박리 공정(Metal Lift-off Process)을 통해 상기 비아 홀 내에 형성되는 것을 특징으로 하는 다층기판의 비아 홀 구조.
  10. 상부면을 구비한 제1금속층;
    상기 제1금속층을 덮어씌우면서, 비아 홀이 상기 상부면을 노출시키도록 개방되어 있으며, 상기 비아 홀이 상부선단을 갖춘 경사진 홀 벽을 구비하는 유전층; 및
    상기 비아 홀의 내부에 형성되어 비아 랜드로 되면서 상기 유전층에 형성되어 금속 라인으로 되고, 상기 비아 랜드로 사용되는 제2금속층은 상기 상부면 및 상기 경사진 홀 벽에 접촉하며, 상기 비아 랜드의 접촉면은 상기 경사진 홀 벽의 상부선단보다 낮은 상부라인을 갖게 되는 제2금속층을 포함하며,
    상기 유전층의 재료가 폴리이미드인 것을 특징으로 하는 다층기판의 비아 홀 구조.
  11. 제10항에 있어서,
    상기 경사진 홀 벽의 하부선단에 의해 형성된 영역은 상기 상부선단의 영역보다 작은 것을 특징으로 하는 다층기판의 비아 홀 구조.
  12. 제10항에 있어서,
    상기 제1금속층의 상부면과 상기 경사진 홀 벽으로 형성되는 예각이 75°보다 작은 것을 특징으로 하는 다층기판의 비아 홀 구조.
  13. 제10항에 있어서,
    상기 다층기판은 연성인 것을 특징으로 하는 다층기판의 비아 홀 구조.
  14. 제10항에 있어서,
    상기 제1금속층의 재료가 구리인 것을 특징으로 하는 다층기판의 비아 홀 구조.
  15. 제10항에 있어서,
    상기 제2금속층의 재료가 구리인 것을 특징으로 하는 다층기판의 비아 홀 구조.
  16. 삭제
  17. 제10항에 있어서,
    상기 제2금속층은 금속 박리 공정을 통해 상기 비아 홀의 내부 및 상기 유전층에 형성되는 것을 특징으로 하는 다층기판의 비아 홀 구조.
  18. 상부면을 구비한 제1금속층을 형성하는 단계;
    상기 제1금속층을 덮어씌우도록 유전층을 형성하는 단계;
    상기 제1금속층의 상부면을 노출시키도록 비아 홀을 개방하되, 상기 비아 홀이 상부선단을 갖춘 경사진 홀 벽을 구비하도록 하는 단계；
    상기 유전층의 표면 및 상기 제1금속층의 상부면에 적어도 하나의 포토레지스트층을 도포하는 단계;
    상기 포토레지스트층에 대하여 포토리쏘그라피(Photolithography) 처리하는 단계;
    상기 비아 홀에서 상기 포토레지스트층을 제거하는 단계;
    상기 비아 홀 내부 및 상기 유전층 표면의 포토레지스트층에 제2금속층을 형성하되, 상기 비아 홀 내부에 형성된 상기 제2금속층이 상부면 및 경사진 홀 벽과 접촉하고, 상기 제2금속층의 접촉면은 상부라인을 갖게 하는 단계; 및
    상기 유전층 표면의 포토레지스트층과 상기 포토레지스트층에 형성된 상기 제2금속층을 제거하는 단계를 포함하며,
    상기 유전층의 재료가 폴리이미드인 것을 특징으로 하는 다층기판의 비아 홀 구조의 제조방법.
  19. 제18항에 있어서,
    상기 비아 홀 내에 형성된 상기 제2금속층의 모양 및 영역은, 상기 유전층 표면에 도포된 상기 포토레지스트층의 상부선단에 의해 형성되는 것을 특징으로 하는 다층기판의 비아 홀 구조의 제조방법.
  20. 제18항에 있어서,
    상기 경사진 홀 벽의 하부선단에 의해 형성된 영역은 상기 상부선단에 의해 형성된 영역보다 작은 것을 특징으로 하는 다층기판의 비아 홀 구조의 제조방법.
  21. 제18항에 있어서,
    상기 제1금속층의 상부면과 상기 경사진 홀 벽으로 형성되는 예각이 75°보다 작은 것을 특징으로 하는 다층기판의 비아 홀 구조의 제조방법.
  22. 제18항에 있어서,
    상기 유전층 표면에 도포된 상기 포토레지스트층의 상부선단에 의해 형성된 영역은, 상기 경사진 홀 벽의 상기 상부선단 및 하부선단에 의해 형성된 영역들 사이에 있는 것을 특징으로 하는 다층기판의 비아 홀 구조의 제조방법.
  23. 제18항에 있어서,
    상기 비아 홀 내의 상기 포토레지스트층을 제거하는 단계에서, 상기 유전층 표면의 예정된 위치에서 상기 포토레지스트층을 추가로 동시에 제거하며,
    상기 비아 홀 내의 상기 제2금속층은 비아 랜드로 사용되고, 상기 예정된 위치에 형성된 상기 제2금속층은 금속 라인으로 사용되는 것을 특징으로 하는 다층기판의 비아 홀 구조의 제조방법.
  24. 제18항에 있어서,
    상기 제1금속층의 재료가 구리인 것을 특징으로 하는 다층기판의 비아 홀 구조의 제조방법.
  25. 제18항에 있어서,
    상기 제2금속층의 재료가 구리인 것을 특징으로 하는 다층기판의 비아 홀 구조의 제조방법.
  26. 삭제
KR1020117011868A 2008-11-03 2009-03-24 다층기판의 비아 홀 구조 및 그 제조방법 KR101209553B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN200810176125.4 2008-11-03
CN200810176125A CN101728355A (zh) 2008-11-03 2008-11-03 多层基板的导孔结构及其制造方法
PCT/CN2009/070976 WO2010060286A1 (zh) 2008-11-03 2009-03-24 多层基板的导孔结构及其制造方法

Publications (2)

Publication Number Publication Date
KR20110083684A KR20110083684A (ko) 2011-07-20
KR101209553B1 true KR101209553B1 (ko) 2012-12-07

Family

ID=42225218

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117011868A KR101209553B1 (ko) 2008-11-03 2009-03-24 다층기판의 비아 홀 구조 및 그 제조방법

Country Status (4)

Country Link
EP (1) EP2360999B1 (ko)
KR (1) KR101209553B1 (ko)
CN (1) CN101728355A (ko)
WO (1) WO2010060286A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10131534B2 (en) * 2011-10-20 2018-11-20 Snaptrack, Inc. Stacked vias for vertical integration
CN106658977B (zh) * 2015-10-29 2019-11-12 碁鼎科技秦皇岛有限公司 电路板的线路制作方法及利用该方法制作的电路板
CN109052310B (zh) * 2018-07-06 2021-07-23 中国工程物理研究院电子工程研究所 一种制备部分覆盖侧面电极的方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005085961A (ja) * 2003-09-08 2005-03-31 Suntek Compound Semiconductor Co 電界効果型トランジスタのゲート構造の形成方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960001176B1 (ko) * 1992-12-02 1996-01-19 현대전자산업주식회사 반도체 접속장치 및 그 제조방법
US5322816A (en) * 1993-01-19 1994-06-21 Hughes Aircraft Company Method for forming deep conductive feedthroughs
JPH09283624A (ja) * 1996-04-18 1997-10-31 Sony Corp 半導体装置の製造方法
JP3537447B2 (ja) * 1996-10-29 2004-06-14 トル‐シ・テクノロジーズ・インコーポレイテッド 集積回路及びその製造方法
SE511377C2 (sv) * 1996-12-19 1999-09-20 Ericsson Telefon Ab L M Viaanordning
JP4604641B2 (ja) * 2004-10-18 2011-01-05 株式会社デンソー 半導体装置
TWI264257B (en) * 2004-11-24 2006-10-11 Via Tech Inc Signal transmission structure and circuit substrate thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005085961A (ja) * 2003-09-08 2005-03-31 Suntek Compound Semiconductor Co 電界効果型トランジスタのゲート構造の形成方法

Also Published As

Publication number Publication date
CN101728355A (zh) 2010-06-09
WO2010060286A1 (zh) 2010-06-03
KR20110083684A (ko) 2011-07-20
EP2360999A4 (en) 2014-09-17
EP2360999A1 (en) 2011-08-24
EP2360999B1 (en) 2016-02-10

Similar Documents

Publication Publication Date Title
US8227711B2 (en) Coreless packaging substrate and method for fabricating the same
US7516545B2 (en) Method of manufacturing printed circuit board having landless via hole
KR101420543B1 (ko) 다층기판
US8119516B2 (en) Bump structure formed from using removable mandrel
TWI449480B (zh) 多層配線基板
KR100990618B1 (ko) 랜드리스 비아홀을 갖는 인쇄회로기판 및 그 제조방법
US20090084583A1 (en) Multilayer printed wiring board and method for fabrication thereof
JP4703680B2 (ja) 埋込型印刷回路基板の製造方法
US20110283535A1 (en) Wiring board and method of manufacturing the same
US20070158852A1 (en) Circuit Board with Conductive Structure and Method for Fabricating the same
US20050245059A1 (en) Method for making an interconnect pad
KR20060034613A (ko) 프린트 기판 제조 방법 및 프린트 기판
KR20160079413A (ko) 인쇄회로기판 및 그 제조방법
KR101209553B1 (ko) 다층기판의 비아 홀 구조 및 그 제조방법
US8405223B2 (en) Multi-layer via structure
US9107315B2 (en) Via structure in multi-layer substrate
JP2008041694A (ja) 配線基板及びその製造方法、及び半導体装置
JP2005311289A (ja) 回路接続構造体とその製造方法
US20170094786A1 (en) Printed circuit board and method of manufacturing the same
KR101044106B1 (ko) 랜드리스 인쇄회로기판 및 그 제조방법
US7807034B2 (en) Manufacturing method of non-etched circuit board
US12022612B2 (en) Circuit board and manufacturing method thereof
EP4221473A1 (en) Wiring board
TWI813006B (zh) 印刷電路板
KR20030086221A (ko) 인쇄회로기판 회로패턴의 전기적 연결체의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151125

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161110

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181031

Year of fee payment: 7