KR20030086221A - 인쇄회로기판 회로패턴의 전기적 연결체의 제조방법 - Google Patents

Abstract

일종 인쇄회로기판 회로패턴의 전기적 연결체(電性連結體)의 제조방법은 a) 한 면 또는 양면에 도전층(導電層)이 형성되어 있는 기판을 준비하는 단계; b) 상기 도전층을 제1 부분과 제2 부분을 포함하고 상기 제1 부분과 상기 제2 부분이 높이차를 갖되 상기 제1 부분의 높이가 상기 제2 부분보다 높은 회로패턴으로 제조하는 단계; 및 c) 상기 제1 부분은 노출되도록 상기 회로패턴의 제2 부분에 절연층을 설치하는 단계를 포함한다. 따라서 증층제조법(增層製造法: build-up process)에 있어서 상기 제1 부분이 층과 층 간의 전기적 연결체 (interfacial connections)로 될 수 있다. 또는 상기 제1 부분에 니켈-금 층을 도금하여 전기적 연결 패드(bonding pads)로 할 수 있다.

Description

인쇄회로기판 회로패턴의 전기적 연결체의 제조방법 {METHOD OF FORMING CONNECTIONS ON A CONDUCTOR PATTERN OF A PRINTED CIRCUIT BOARD}

본 발명은 전자 공업에 관한 것으로, 특히 인쇄회로기판 회로패턴의 전기적 연결체의 제조방법에 관한 것이다.

종래 기술에 따른 인쇄회로기판(printed circuit board: PCB)은 대부분 전기적 연결체(connections)를 포함한다. 예를 들면, 다층 인쇄회로기판(multi-layer PCB)의 층과 층을 연결시키는 층간 전기적 연결체(interfacial connections), 또는 상기 인쇄회로기판의 회로패턴(conductor pattern)을 기타 전자 부품 또는 회로와 연결시키는 상호연결 전기적 연결체(interconnections)를 포함한다.

종래의 상호연결 전기적 연결체(interconnections)의 제조 방법은 회로패턴을 도포하고 있는 솔더 마스크(solder mask)의 예정된 부위를 제거하여 부분적 회로패턴이 노출되도록 한 다음 상기 노출된 위치에 니켈-금 층을 도금한다. 상기니켈-금 층이 바로 업계에서 속칭하는 "금 손가락(golden fingers)"이며, 타선(打線)(wire bonding)을 통해 기타 전자 부품 또는 회로와 연결된다. 상기 니켈-금 층은 납땜 패드(bonding pads)로 직접 탑재(direct chip attach: DCA)하는 방식으로 나정(裸晶)(bare chip)과 연결될 수 있다.

층간(層間) 전기적 연결체를 제조할 경우 전기 도금법(plate method)이 업계에서 가장 널리 사용하고 있는 방법이다. 때문에 종래의 (다층)인쇄회로기판에는 흔히 도금관통공(plated through hole: PTH), 맹공(blind hole) 또는 매장공(buried hole)을 발견할 수 있다.

종래 기술에 따른 전기적 연결체는 비교적 큰 공간을 차지할 뿐만 아니라 전기 도금 미세 구멍(plated via) 양단에 단접면(端接面: lands)이 설치되므로 회로패턴시 두 선 사이의 간격(pitch)이 부득이 커질수 밖에 없다. 이는 PCB 체적을 줄이는데 영향을 준다. 또한 전기적 연결체는 여러 가지 문제점이 있다. 예를 들면, 미세 구멍의 조준오차(registration error of via), 미세 구멍내 플라스틱 찌꺼기 제거(cleaning the smear), 구멍 채워짐(hole filling) 및 구리 감소(copper reduction) 등이다. 이러한 문제점은 모두 제조공정에 영향을 줄 수 있다.

본 발명의 주요 목적은 전기적 연결체가 점유하는 공간을 감소시킬 수 있는 인쇄회로기판 회로패턴의 전기적 연결체의 제조 방법을 제안하는데 있다.

본 발명의 두 번째 목적은 제조 공정의 우량률을 제고할 수 있는 인쇄회로기판 회로패턴의 전기적 연결체의 제조 방법을 제안하는데 있다.

상기와 같은 목적을 달성하기 위한 본 발명에 따른 인쇄회로기판 회로패턴의 전기적 연결체의 제조방법은

a) 한 면 또는 양면에 도전층(導電層)이 형성되어 있는 기판을 준비하는 단계;

b) 상기 도전층을 제1 부분과 제2 부분을 포함하고 상기 제1 부분과 상기 제2 부분이 높이차를 갖되 상기 제1 부분의 높이가 상기 제2 부분보다 높은 회로패턴으로 제조하는 단계; 및

c) 상기 제1 부분이 노출되도록 상기 회로패턴의 제2 부분에 절연층을 설치하는 단계

를 포함한다.

도 1은 본 발명의 바람직한 실시예의 흐름도이다.

도 2는 본 발명의 바람직한 실시예에 따른 a)단계를 나타내는 도면이다.

도 3은 본 발명의 바람직한 실시예에 따른 b)단계를 나타내는 도면이다.

도 4는 본 발명의 바람직한 실시예에 따른 c)단계를 나타내는 도면이다.

도 5는 본 발명의 바람직한 실시예에 따른 높이차를 갖는 회로패턴의 제1 방법을 나타내는 도면이다.

도 6 내지 도 9는 본 발명의 바람직한 실시예에 따른 높이차를 갖는 회로패턴의 제2 방법을 나타내는 도면이다.

도 10 내지 도 12는 본 발명의 바람직한 실시예에 따른 회로패턴의 제1 부분이 절연층으로부터 노출되는 세 가지 형태를 나타내는 도면이다.

도 13 내지 도 15는 본 발명의 바람직한 실시예를 증층법에 적용한 도면이다.

도 16은 본 발명의 바람직한 실시예를 금손가락 제조에 적용한 도면이다.

* 도면의 부호에 대한 간단한 설명

10: 기판 15: solder mask 16: 미세 구멍

20: 도전층 21: 회로패턴 22: 제1 부분

23: 제2 부분

30: 절연층

40: 제2 도전층 41: 제2 회로패턴 42: 제3 부분

43: 제4 부분

50: 제2 절연층

60: 니켈-금 층

아래에 바람직한 실시예로 도면과 함께 본 발명에 대해 설명한다.

도 1 내지 도 4에서 도시한 바와 같이, 본 발명의 바람직한 실시예에 따른 인쇄회로기판 회로패턴의 전기적 연결체의 제조방법은 다음과 같은 단계를 포함한다.

a) 한 면에 도전층(20)이 형성되어 있는 기판(10)을 준비하는 단계;

도 2에서 도시한 바와 같이, 상기 기판(10)은 기판 재료(base material), 예를 들면, 다 기능 에폭시 수지(multi-function epoxy resin)로 제조되며, 상기 전도층(20)은 동박(銅箔)이다.

b) 상기 도전층(20)을 회로패턴(21)으로 제조하는 단계;

상기 회로패턴(21)은 제1 부분(22)과 제2 부분(23)을 포함하고 상기 제1 부분(22)과 상기 제2 부분(23)이 높이차를 갖되 상기 제1 부분(22)의 높이가 상기 제2 부분(23)보다 높다.

도 3에서 도시한 바와 같이, 종래 기술에 따른 촬영 현상법(photochemical processes)을 이용하여 상기 도전층(10) 상의 불필요한 부분을 제거함으로써 회로패턴(21)을 형성한다. 상기 회로패턴(21)은 제1 부분(22)과 제2 부분(23)을 포함하고, 상기 제1 부분(22)과 제2 부분(23)은 높이차를 갖되, 제1 부분(22)의 높이가 제2 부분(23)보다 높다.

여기에서 본 발명자는 다음과 같은 두 가지 회로패턴(21) 상에 제1 부분(22)과 제2 부분(23)을 형성하는 방법을 제공한다.

b1) 도 5에서 도시한 바와 같이, 먼저 상기 기판 상에 두께가 비교적 두꺼운 회로패턴을 제공한 다음 상기 회로패턴(21) 예정된 부분을 제거하여 두께가 얇아지게 한다(도면에서 점선으로 표시한 부분). 이와 같이 하면, 상기 회로패턴(21) 상에 두께가 비교적 얇은 부분이 상기 제2 부분(23)을 형성하고, 나머지 비교적 두꺼운 부분이 제1 부분이 된다.

b2) 도 6 내지 도 9에서 도시한 바와 같이, 먼저 상기 기판(10) 상에 솔더 마스크(solder mask)(15)를 설치한 다음 상기 솔더 마스크(15) 상의 예정된 부위를 등각 오픈(conformal open)하여 미세 구멍(16)을 형성한다. 그 다음 상기 미세 구멍(16)에 도전 재료(銅)를 전기 도금하여 상기 도전 재료가 상기 미세 구멍(16) 내에 가득 차도록 한다. 마지막으로 상기 솔더 마스크(15)를 제거한다. 이와 같이하면, 상기 전기 도금 도전 재료가 제1 부분(22)을 형성하고, 나머지 부분이 제2 부분(23)을 형성한다.

여기에서 지적해야할 것은 상기 제1 부분(22)과 제2 부분(23)의 높이차는 사전에 미리 상기 도전층(20)에 형성한 다음 상기 도전층(20)을 상기 회로패턴(21)으로 제조하거나 또는 사전에 상기 도전층(20)을 상기 회로패턴(21)으로 제조한 다음 상기 회로패턴(21) 상에 높이차가 있는 상기 제1 부분(22)과 제2 부분(23)을 형성할 수 도 있다.

c) 도 4에서 도시한 바와 같이, 상기 제1 부분(22)이 노출되도록 상기 회로패턴(21)의 제2 부분(23)에 절연층(絶緣層)(30)을 설치하는 단계.

상기 절연층(30)의 설치는 도포(coating) 또는 압합(壓合,laminating) 등 방법으로 진행하거나 또는 본 발명자가 다른 발명 (미국 특허 US Pat.6,395,625)에서 개시한 수직 코팅 구리박(resin coated copper foil, RCC)방법으로 진행할 수 있다.

상기 회로패턴(21) 상의 제1 부분(22)을 상기 절연층(30) 외부에 노출되도록 하는 방법은 다음과 같다.

1. 상기 절연층(30) 표면을 스크러빙(scrubbing)한다.

2. 상기 절연층(30) 표면을 플라즈마 에칭(plasma etching)한다.

3. 상기 절연층(30) 상의 예정된 부위를 등각 오픈(conformal opening)하여 상기 절연층(30)이 상기 제1 부분(22) 상부에 위치하는 부분을 제거한다. 레이저 또는 플라즈마 에칭을 통해 제거할 수도 있다.

4. 도포를 제어하거나 또는 상기 절연층(30)의 두께를 압합하여 상기 제1 부분(22)의 높이와 같거나 약간 낮게 함으로써 상기 절연층(30)을 완성하면 상기 제1 부분(22)은 자연스럽게 외부로 노출된다.

도 10 내지 도 12는 회로패턴(21)의 제1 부분(22)이 절연층(30) 외부로 노출되는 세 가지 형태를 나타내는 도면이다. 도 10은 상기 제1 부분(22)과 상기 절연층(30)이 평평한 상태를 나타내며, 상기 방법1, 방법2 및 방법4로 상기 제1 부분(22)을 이러한 형태로 구성할 수 있다. 도 11은 상기 제1 부분(22)이 돌출된 형태를 나타내며, 상기 방법2와 방법4로 상기 제1 부분(22)을 이러한 형태로 구성할 수 있다. 도 12는 상기 제1 부분(22)이 움푹 들어간 형태를 나타내며, 상기 방법3으로 상기 제1 부분(22)을 이러한 형태로 구성할 수 있다.

여기에서 특별히 지적해야 할 것은 본 실시예에서는 상기 기판(10)의 한 면에만 높이차를 구비한 제1 및 제2 부분(22)(23)의 회로패턴(21)이 설치되어 있으나, 실제적으로 상기 기판(10)의 다른 한 면에도 같은 방법으로 높이차를 구비한 제1 및 제2 부분(22)(23)의 회로패턴(21)(미 도시)이 설치될 수 있는 것은 물론이다. 이때 상기 두 회로패턴 사이는 PTH 등 방식으로 전기적 연결이 가능하다. 즉, 본 발명은 단면 인쇄회로기판(singlc sidc PCB) 또는 양면 인쇄회로기판(doublc sidcs PCB)에 사용될 수 있다.

본 발명에 따른 제조 방법이 증층법(build-up process)에 사용될 경우 도 13 내지 도 15에서 도시한 바와 같이, 상기 절연층(30) 표면에 화학침적(化學沈積) 또는 전기도금(반드시 필요한 것은 아님) 방법으로 제2 도전층(40)을 설치하며, 상기제2 도전층은 상기 회로패턴(21)의 제1 부분(22)과 실체(實體)를 구성함으로서 그와 전기적으로 연결(도 13 참고)된다. 그 다음 상기 방법을 이용하여 상기 제2 도전층(40)을 제2 회로패턴(41)으로 제조하며 그 상부에는 제3 부분(42)과 제4 부분(43)(도 14 참고)을 구비한다. 상기 제3 부분(42)과 제4 부분(43)은 상술한 바와 같이 높이차를 갖되, 제3 부분(42)의 높이가 제4 부분(43)의 높이보다 높다. 그 다음 제2 절연층(50)을 설치하여 상기 제2 회로패턴(41)의 제4 부분(43)을 커버하는 동시에 상기 제3 부분(42)이 외부에 노출된다(도 15 참고). 이리하여 쌍층(雙層) 인쇄회로기판(double-layer PCB)을 완성할 수 있다. 상기 b)와 c)단계를 중복하면 다층 인쇄회로기판(multi-layer PCB)을 제조할 수 있다. 이러한 제1 및 제3 부분(22)(42)은 층과 층 사이의 회로패턴(21)(41)의 층간 전기적 연결체로 된다.

본 발명에 따른 제조 방법이 금 손가락 또는 납땜 패드에 사용될 경우 도 16에서 도시한 바와 같이, 상기 제1 부분(22)의 노출된 부분에 니켈-금 층(60) 만 도금하면 된다.

본 발명의 장점은 다음과 같다.

1. 본 발명의 제1 부분이 점유하는 공간은 종래 기술에 따른 전기도금 미세 구멍(plated via)보다 작을 뿐만 아니라 회로패턴에 있어서 단접면을 설치할 필요가 없으므로 상기 회로패턴을 단접면으로 할 수 있다. 때문에 본 발명에 따른 방법으로 인쇄회로기판의 제조시 체적을 줄일 수 있다.

2. 본 발명에 따른 실심(實心)형태인 제1 부분이 비교적 우수한 열효율 강도(thermal strength), 회로패턴 및 절연층과 비교적 좋은 접착상태를 유지하며, 기판의 팽창 또는 수축으로 인해 발생되는 오차를 방지할 수 있으며, 비교적 우수한 신뢰성을 가지므로 본 발명이 제공하는 방법으로 제조한 인쇄회로기판은 매우 높은 우량율을 나타낸다.

3. 본 발명에 따른 제조 방법은 동시에 증층법 또는 금 손가락 제조에 사용될 수 있다.

Claims (17)

1. 한 면 또는 양면에 도전층이 형성되어 있는 기판을 준비하는 단계;

   상기 도전층을 제1 부분과 제2 부분을 포함하고 상기 제1 부분과 상기 제2 부분이 높이차를 갖되 상기 제1 부분의 높이가 상기 제2 부분보다 높은 회로패턴으로 제조하는 단계; 및

   상기 제1 부분이 노출되도록 상기 회로패턴의 제2 부분에 절연층을 설치하는 단계

   를 포함하는 일종의 인쇄회로기판 회로패턴의 전기적 연결체의 제조방법.
2. 제1항에 있어서,

   상기 제1 부분과 상기 제2 부분은 먼저 상기 도전층 상에 형성된 다음 상기 도전층으로 회로패턴을 제조하는 것을 특징으로 하는 인쇄회로기판 회로패턴의 전기적 연결체의 제조방법.
3. 제1항에 있어서,

   먼저 상기 도전층으로 상기 회로패턴을 제조한 다음 상기 회로패턴 상에 제1 부분과 상기 제2 부분을 형성하는 것을 특징으로 하는 인쇄회로기판 회로패턴의 전기적 연결체의 제조방법.
4. 제2항에 있어서,

   상기 제1 부분과 상기 제2 부분의 형성방법은 상기 도전층의 예정된 부분의 일부분을 제거하여 얇아지게 함으로써 상기 얇아진 도전층 부분이 제2 부분을 형성하고, 나머지 비교적 두꺼운 부분이 제1 부분을 형성하는 것을 특징으로 하는 인쇄회로기판 회로패턴의 전기적 연결체의 제조방법.
5. 제2항에 있어서,

   상기 제1 부분과 상기 제2 부분의 형성방법은 상기 기판 상에 솔더 마스크(solder mask)를 설치하여 상기 도전층을 커버한 다음 상기 솔더 마스크 상의 예정된 부위를 등각 오픈(conformal open)하여 미세 구멍을 형성하고,

   그 다음 상기 미세 구멍에 도전 재료를 설치하여 상기 도전층과 전기적으로 연결되도록 한 다음 마지막으로 상기 솔더 마스크를 제거하여 상기 미세 구멍 내의 도전재료가 제1 부분이 되고, 나머지 부분이 제2 부분이 되는 것을 특징으로 하는 인쇄회로기판 회로패턴의 전기적 연결체의 제조방법.
6. 제3항에 있어서,

   상기 제1 부분과 상기 제2 부분의 형성방법은 상기 회로패턴의 예정된 부위 일부분을 제거하여 얇아지게 함으로써 상기 회로패턴 중 얇은 부분이 제2 부분이 되고, 나머지 비교적 두꺼운 부분이 제1 부분이 되는 것을 특징으로 하는 인쇄회로기판 회로패턴의 전기적 연결체의 제조방법.
7. 제3항에 있어서,

   상기 제1 부분과 상기 제2 부분의 형성방법은 상기 기판 상에 솔더 마스크를 설치하여 상기 회로패턴을 커버한 다음 상기 솔더 마스크 상의 예정된 부위를 등각 오픈하여 미세 구멍을 형성하고,

   그 다음 상기 미세 구멍에 도전 재료를 설치하여 상기 회로패턴과 전기적으로 연결되도록 한 다음 마지막으로 상기 솔더 마스크를 제거하여 상기 미세 구멍 내의 도전재료가 제1 부분이 되고, 나머지 부분이 제2 부분이 되는 것을 특징으로 하는 인쇄회로기판 회로패턴의 전기적 연결체의 제조방법.
8. 제1항에 있어서,

   상기 절연층 표면을 스크러빙(scrubbing)하여 상기 회로패턴의 제1 부분이 상기 절연층 외부로 노출되도록 하는 것을 특징으로 하는 인쇄회로기판 회로패턴의 전기적 연결체의 제조방법.
9. 제1항에 있어서,

   상기 절연층 표면을 에칭하여 상기 회로패턴의 제1 부분이 상기 절연층 외부로 노출되도록 하는 것을 특징으로 하는 인쇄회로기판 회로패턴의 전기적 연결체의 제조방법.
10. 제1항에 있어서,

    상기 절연층이 위치하는 상기 제1 부분 상측 부분을 제거하여 상기 회로패턴의 제1 부분이 상기 절연층 외부로 노출되도록 하는 것을 특징으로 하는 인쇄회로기판 회로패턴의 전기적 연결체의 제조방법.
11. 제1항에 있어서,

    상기 절연층의 두께를 제어함으로서 상기 회로패턴의 제1 부분이 상기 절연층 외부에 노출되도록 하여 상기 제1 부분이 상기 절연층이 상기 기판에 설치된 후 직접 외부에 노출되는 것을 특징으로 하는 인쇄회로기판 회로패턴의 전기적 연결체의 제조방법.
12. 제1항에 있어서,

    상기 절연층에 제2 도전층을 설치하여 상기 제2 도전층이 상기 회로패턴의 제1 부분과 전기적으로 연결되도록 하는 단계;

    상기 도전층을 제3 부분과 제4 부분을 포함하고, 상기 제3 및 제4 부분은 높이차를 갖되 상기 제3 부분의 높이가 상기 제4 부분보다 높은 제2 회로패턴으로 제조하는 단계; 및

    상기 제3 부분이 노출되도록 제2 절연층을 설치하여 상기 제2 회로패턴의 제4 부분을 커버시키는 단계

    를 더 포함하는 것을 특징으로 하는 인쇄회로기판 회로패턴의 전기적 연결체의 제조방법.
13. 제1항에 있어서,

    상기 제1 부분의 노출된 부분에 니켈-금 층을 설치하는 단계를 더 포함하는 것을 특징으로 하는 인쇄회로기판 회로패턴의 전기적 연결체의 제조방법.
14. 제1항에 있어서,

    상기 회로패턴의 제1 부분의 상면과 상기 절연층의 표면이 평평한 것을 특징으로 하는 인쇄회로기판 회로패턴의 전기적 연결체의 제조방법.
15. 제1항에 있어서,

    상기 회로패턴의 제1 부분의 상면이 상기 절연층의 표면보다 높은 것을 특징으로 하는 인쇄회로기판 회로패턴의 전기적 연결체의 제조방법.
16. 제1항에 있어서,

    상기 회로패턴의 제1 부분의 상면이 상기 절연층의 표면보다 낮은 것을 특징으로 하는 인쇄회로기판 회로패턴의 전기적 연결체의 제조방법.
17. 제7항에 있어서,

    상기 미세 구멍 내에 설치된 도전 재료는 그와 연결된 회로패턴과 동일하거나 또는 동일하지 않는 도전 재료, 즉 상기 회로패턴의 제1 부분이 여러 가지 도전 재료를 포함할 수 있는 것을 특징으로 하는 인쇄회로기판 회로패턴의 전기적 연결체의 제조방법.