CN118042733A - 电子装联方法、电路板组件及通信设备 - Google Patents
电子装联方法、电路板组件及通信设备 Download PDFInfo
- Publication number
- CN118042733A CN118042733A CN202211384124.5A CN202211384124A CN118042733A CN 118042733 A CN118042733 A CN 118042733A CN 202211384124 A CN202211384124 A CN 202211384124A CN 118042733 A CN118042733 A CN 118042733A
- Authority
- CN
- China
- Prior art keywords
- substrate
- blind
- electronic
- conductive layer
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 47
- 238000004891 communication Methods 0.000 title claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 77
- 229910000679 solder Inorganic materials 0.000 claims abstract description 31
- 238000003466 welding Methods 0.000 claims description 19
- 229910000831 Steel Inorganic materials 0.000 claims description 12
- 239000010959 steel Substances 0.000 claims description 12
- 238000009713 electroplating Methods 0.000 claims description 3
- 238000007650 screen-printing Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims 1
- 230000010354 integration Effects 0.000 abstract description 8
- 238000005476 soldering Methods 0.000 description 14
- 238000005516 engineering process Methods 0.000 description 13
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 8
- 229910052802 copper Inorganic materials 0.000 description 8
- 239000010949 copper Substances 0.000 description 8
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 230000007547 defect Effects 0.000 description 4
- 238000001723 curing Methods 0.000 description 3
- 230000004907 flux Effects 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 238000005553 drilling Methods 0.000 description 2
- 238000004100 electronic packaging Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 238000005452 bending Methods 0.000 description 1
- 238000005234 chemical deposition Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000013007 heat curing Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
本发明提供一种电子装联方法、电路板组件及通信设备，其中，该电子装联方法包括：提供待装配的电子元器件，所述电子元器件设置有导电引脚；提供基板，并在所述基板上开设盲孔，所述基板包括至少一层介质板及形成于所述介质板的线路层，所述盲孔底部位于所述介质板和所述线路层的任意一层；在所述盲孔的内表面形成导电层，所述导电层与所述线路层连接；在形成有所述导电层的所述盲孔内填充锡膏，并将所述电子元器件的导电引脚插接到所述盲孔内；对所述锡膏进行固化处理，以将所述电子元器件通过所述导电引脚固定于所述基板，得到电路板组件。本发明所提供的电子装联方法可以提高电路板组件的装联可靠性和高集成性。
Description
技术领域
本发明涉及电子装联技术领域，尤其涉及一种电子装联方法、电路板组件及通信设备。
背景技术
现代电子装联技术中的主流装联方案可分为表面贴装技术(SMT，SurfaceMounted Technology)和通孔插件技术(THT，Through Hole Technology)。
其中，SMT是一种将短引脚或短引线表面组装电子元器件安装在印制电路板的表面或其它基板的表面上，通过再回流焊或浸焊等方法加以焊接组装的电子装联技术，但该方案存在焊接容易偏移，焊点可靠性低等缺陷。
THT可通过在PCB(Printed Circuit Board，印制电路板)上开通孔解决焊接容易偏移的问题，但印制电路板开设较多的通孔会导致印制电路板面临走线铺铜和布局元器件需要避开通孔的困难，故无法实现电子元器件在印制电路板上装联高度集成。另外，同一元器件不能兼容不同厚度印制电路板。元器件贴装时也需要在通孔处喷涂较多的助焊剂，生产效率较低。
因此，有必要提供一种电子装联方法，解决目前SMT和THT的缺陷，以提高电路板组件的装联可靠性和高集成性。
发明内容
本发明实施例的主要目的在于提供一种电子装联方法、电路板组件及通信设备，旨在提高电路板组件的装联可靠性和高集成性。
第一方面，本发明实施例提供一种电子装联方法，包括：
提供待装配的电子元器件，所述电子元器件设置有导电引脚；
提供基板，并在所述基板上开设盲孔，所述基板包括至少一层介质板及形成于所述介质板的线路层，所述盲孔底部位于所述介质板和所述线路层的任意一层；
在所述盲孔的内表面形成导电层，所述导电层与所述线路层连接；
在形成有所述导电层的所述盲孔内填充锡膏，并将所述电子元器件的导电引脚插接到所述盲孔内；
对所述锡膏进行固化处理，以将所述电子元器件通过所述导电引脚固定于所述基板，得到电路板组件。
第二方面，本发明实施例还提供一种电路板组件，所述电路板组件采用前述的电子装联方法得到。
第三方面，本发明实施例还提供一种通信设备，所述通信设备至少包括前述的电路板组件。
本发明实施例提供一种电子装联方法、电路板组件及通信设备，其中，该电子装联方法通过在基板上开设盲孔，基板包括至少一层介质板及形成于介质板的线路层，盲孔底部位于介质板和线路层的任意一层；在盲孔的内表面形成导电层，导电层与线路层连接；在形成有导电层的盲孔内填充锡膏，并将电子元器件的导电引脚插接到盲孔内；对锡膏进行固化处理，以将电子元器件通过导电引脚固定于基板，得到电路板组件。
在将电子元器件和基板进行装配过程中，先在基板上开设盲孔，利用基板上所开设的盲孔对电子元器件的导电引脚进行限位，电子元器件在固定于基板过程中不会相对基板位移，使得电子元器件可以较为精准的固定于基板的预设位置，解决元器件焊接偏移问题，实现电路板组件的可靠装联。并且基于基板无需开设通孔，基板无走线铺铜和布局元器件需要避开通孔的困难，故电子元器件可以在基板上实现高度集成。
附图说明
为了更清楚地说明本发明实施例技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是通过SMT装联得到的电路板组件的结构示意图；
图2是通过THT装联得到的电路板组件的结构示意图；
图3是本发明实施例提供的一种电子装联方法的步骤流程图；
图4是本发明实施例提供的待装配的电子元器件的结构示意图；
图5是本发明实施例提供的在基板上形成盲孔的状态示意图；
图6是本发明实施例提供的在基板上的盲孔内形成导电层的状态示意图；
图7是本发明一实施例提供的在基板上的盲孔内填装锡膏的状态示意图；
图8为本发明实施例提供的将电子元器件和基板进行装联后得到电路板组件的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
附图中所示的流程图仅是示例说明，不是必须包括所有的内容和操作/步骤，也不是必须按所描述的顺序执行。例如，有的操作/步骤还可以分解、组合或部分合并，因此实际执行的顺序有可能根据实际情况改变。
应当理解，在此本发明说明书中所使用的术语仅仅是出于描述特定实施例的目的而并不意在限制本发明。如在本发明说明书和所附权利要求书中所使用的那样，除非上下文清楚地指明其它情况，否则单数形式的“一”、“一个”及“该”意在包括复数形式。
现代电子装联技术中的主流装联方案可分为表面贴装技术(SMT，SurfaceMounted Technology)和通孔插件技术(THT，Through Hole Technology)。
其中，SMT是一种将短引脚或短引线表面组装电子元器件安装在印制电路板(PCB，Printed Circuit Board)的表面或其它基板的表面上，通过再流焊或浸焊等方法加以焊接组装的电子装联技术，但该方案存在焊接容易偏移，焊点可靠性低等缺陷。
如图1所示，电子元器件11设置有引脚111，印制电路板12的表面设置有引脚焊接区121，引脚焊接区121的表面设置有锡膏122。然后将电子元器件11的引脚111贴装在引脚焊接区121，最后通过回流焊或者浸焊等方式将电子元器件11固定于印制电路板12。
然而，基于锡膏122仅涂布于印制电路板12的表面，在将电子元器件11对应安装于引脚焊接区121的过程中，基于电子元件器11的引脚111和印制电路板12的表面之间没有限位结构，在引脚表面张力不对称或者自身惯性的作用下，电子元器件11的引脚111可能出现焊接偏移现象，即电子元器件11的引脚111与对应的引脚焊接区121之间存在错位或偏移，降低电子元器件11和印制电路板12在焊点处的装联可靠性。
进一步，基于SMT将电子元器件11装联至印制电路板12的表面，故而，在电子元器件11为较大尺寸的表贴元器件时，可能存在表贴元器件引脚共面度差的现象，从而导致电子元器件11与印制电路板12的表面装联时，容易出现电子元器件11的引脚虚焊现象。并且仅在印制电路板12表面通流，故而功率较小，也即，SMT局限于小尺寸、小功率的电子元器件11。
THT可通过在印制电路板上开通孔解决焊接容易偏移问题，但印制电路板开设较多的通孔会导致印制电路板面临走线铺铜和布局元器件需要避开通孔的困难，故无法实现电子元器件在印制电路板上装联高度集成。另外，同一元器件不能兼容不同厚度印制电路板。元器件贴装时也需要在通孔处喷涂较多的助焊剂，生产效率较低。
如图2所示，在印制电路板22上开设通孔221，将电子元器件21的引脚211穿插到通孔221内，然后在通孔221内通过熔融锡波填充焊锡，将电子元器件21的引脚211固定在通孔221内，从而实现电子元器件21和印制电路板22的装联。
然而，印制电路板22开设较多的通孔会导致印制电路板22面临走线铺铜和布局元器件需要避开通孔221的困难，故无法实现电子元器件21在印制电路板22上装联高度集成。另外，同一电子元器件21不能兼容不同厚度的印制电路板22。元器件贴装时也需要在通孔221处喷涂较多的助焊剂，生产效率较低。
基于此，本发明实施例提供了一种电子装联方法、电路板组件及通信设备，旨在提高电路板组件的装联可靠性和高集成性。
下面结合附图，对本发明的一些实施例作详细说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。
请参阅图3，图3为本发明所提供的一种电子装联方法的步骤流程图。
如图3所示，电子装联方法包括步骤S101至步骤S105。
步骤S101：提供待装配的电子元器件31，所述电子元器件31设置有导电引脚311。
示例性地，待装配的电子元器件31包括但不限定于电感、半导体元器件、变压器、电源模块，其中，半导体元器件包括但不限定于芯片。
如图4所示，电子元器件31设置有导电引脚311，并通过导电引脚311连接基板32。其中导电引脚311可以是一个或多个，导电引脚311的形状及高度可以根据需要设定，在此不做限定。
步骤S102：提供基板32，并在所述基板32上开设盲孔321，所述基板32包括至少一层介质板322及形成于所述介质板322的线路层324，所述盲孔321底部位于所述介质板322和所述线路层324的任意一层。
如图5所示，基板32包括至少一层介质板322及形成于介质板322的线路层324，其中，介质板322的厚度大于线路层324的厚度，并且介质板322为绝缘板。通过钻孔装置在基板32的表面进行钻孔，以在基板32上形成盲孔321，可选地，盲孔321的底部可以位于基板32的介质板322和线路层324的任意一层。可选地，盲孔321的底部可以位于基板32中的介质板322的任意位置，相比于盲孔321的底部限定于线路层324更易于加工形成。
在一些实施方式中，在所述基板32上开设盲孔321，包括：
确定待装配的所述电子元器件31的各个所述导电引脚311对应的导电引脚参数，并根据所述导电引脚参数确定所述盲孔321的盲孔设计参数；
根据所述盲孔设计参数在所述基板32上开设盲孔321。
示例性地，在基板32开设盲孔321过程中，先确认待装配的电子元器件31的各个导电引脚311对应的导电引脚参数，该导电引脚参数包括导电引脚的大小、形状、导电引脚之间的间距等，在获得导电引脚参数之后，根据导电引脚参数确定盲孔321所对应的盲孔设计参数，然后根据盲孔设计参数控制钻孔装置在基板32上开设盲孔321。可选地，所述盲孔设计参数包括所述盲孔321的大小、所述盲孔321的深度、所述盲孔321之间的间距、所述盲孔321与所述基板32的边缘之间的间距、所述盲孔321的形状中的至少一者。
在一些实施方式中，介质板322的厚度大于线路层324的厚度，且盲孔321的底部位于基板32的任意位置，即盲孔321底部位于介质板322和线路层324的任意一层的任意位置。
在一些实施方式中，在提供基板32之前，所述电子装联方法还包括：
提供覆铜板，所述覆铜板包括相对的第一表面和第二表面；在所述覆铜板的第一表面及第二表面形成线路层，以将覆铜板制备形成线路板；将多个所述线路板堆叠压合，以制成基板。
步骤S103：在所述盲孔321的内表面形成导电层，所述导电层与所述线路层324连接。
示例性地，导电层为金属导电层，其中，金属导电层可以是铜层、镍层、锡层、银层、金层。金属导电层可以是单层金属导电层、也可以是多层金属导电层的叠合，在此不做限制。
在盲孔321的内表面形成导电层，一方面，导电层与电子元器件31的导电引脚311相连，另一方面，该导电层与线路层324连接，线路层324与其他电子元器件的导电引脚相连，从而实现不同电子元器件间电气互联。可选地，导电层至少与两层电路层连接，从而导电层和线路层324可通过更大的电流，使得基板32可以承载大功率的电子元器件31。
在一些实施方式中，在所述盲孔321的内表面形成所述导电层，包括：
在所述盲孔321的内表面沉积第一导电层325a，并在所述第一导电层325a上电镀形成第二导电层325b。
如图6所示，示例性地，通过化学沉积工艺在盲孔321的内表面沉积第一导电层325a，如，第一导电层325a为铜层，在盲孔321的内表面形成第一导电层325a后，再通过电镀工艺在第一导电层325a上形成第二导电层325b，第二导电层325b为导电金属层，如，铜层。可选地，第二导电层325b的厚度大于第一导电层325a的厚度。
在一些实施方式中，在形成第二导电层325b后，在第二层导电层325b上形成第三导电层，该第三导电层为镍层、锡层、银层中的任一者。
在一些实施方式中，在形成第三导电层镍层后，在第三导电层上形成第四导电层，并且第三导电层和第四导电层为不同种类的金属层，如，第四导电层为金层。
步骤S104：在形成有所述导电层的所述盲孔321内填充锡膏326，并将所述电子元器件31的导电引脚311插接到所述盲孔321内。
如图7所示，示例性地，在盲孔321内形成导电层之后，在盲孔321内填充锡膏326，并将待装配的电子元器件31的导电引311脚插接到填充有锡膏326的盲孔321内，从而利用盲孔321对导电引脚311进行限位，便于电子元器件31精准安装于基板32。
在一些实施方式中，在形成有所述导电层的所述盲孔321内填充锡膏326，包括：通过钢网印刷将所述锡膏326填充于形成有所述导电层的所述盲孔321内。
示例性地，将钢网与基板32进行位置校准，以使钢网的漏孔与基板32的盲孔321的进行位置对齐，在钢网与基板32位置对齐完成后，将锡膏326覆盖在钢网上，并通过刮刀组件对锡膏326压刮，以使锡膏326借助漏孔被压入到盲孔321当中，进而通过漏孔填装到对应的盲孔321内。
在一些实施方式中，在所述盲孔321的内表面形成导电层过程中，所述电子装联方法还包括：在所述盲孔321的周侧形成与所述导电层324连接的焊垫327。
其中，在形成有所述导电层的所述盲孔321内以及在盲孔321周侧的焊垫327上填充锡膏326，包括：通过钢网印刷将所述锡膏326填充于盲孔321内以及在盲孔321周侧的焊垫327上。
如图7所示，在盲孔321内形成导电层的过程中，在盲孔321的周侧形成焊垫327，以便于电子元器件31在与基板32装联过程中，通过焊垫327与基板32牢固焊接。
形成焊垫327后，将钢网与基板32进行位置校准，以使钢网的漏孔与基板32的盲孔321的进行位置对齐，在钢网与基板32位置对齐完成后，将锡膏326覆盖在钢网上，并通过刮刀组件对锡膏326压刮，以使锡膏326借助漏孔被压入到盲孔321当中及焊垫327上，进而通过漏孔填装到对应的盲孔321内及盲孔321周侧的焊垫327上。
步骤S105：对所述锡膏326进行固化处理，以将所述电子元器件31通过所述导电引脚311固定于所述基板32，得到电路板组件。
如图8所示，在将电子元器件31的导电引脚311插接到盲孔321内之后，将安装有电子元器件31的基板32通过加热固化装置对锡膏326进行固化处理，以将电子元器件31通过导电引脚311固定于基板32，得到电路板组件。
本申请实施方式中利用盲孔321对电子元器件31进行限位，以使得电子元器件31可以精准固定于基板32，从而解决电子元器件31焊接移位问题。同时，通过钢网印刷锡膏326至盲孔321内，利用盲孔321内的锡膏326弥补电子元器件31在生产过程中存在的引脚高度差，从而解决大尺寸表贴元器件引脚共面度差导致的虚焊问题。
同时，盲孔321内形成有导电层，在焊接过程有效增加电子元器件31的导电引脚311与基板32的盲孔侧壁的焊接面积，从而可以有效增强对应焊点的焊接强度，解决SMT表贴元器件焊点可靠性差问题。
进一步，通过在基板32上开设盲孔321，使得基板32无需开设通孔亦可以实现电子元器件31的固定，基板32未开设有盲孔321的表面可自由布局电子元器件31，且基板32内部未开设盲孔的线路层可以自由布线铺铜，从而实现电子元器件31在开设有盲孔321的基板32上的装联高度集成。并且基于基板32无需开设通孔，基板32的强度在可控范围内，使得基板32受热发生弯曲的几率降低，进而实现电子元器件31和基板32的可靠装联。
更进一步，调节基板32盲孔321的大小，解决电子元器件31机贴时导电引脚311无法同时顺利插入盲孔321问题。基于在基板32上开设通孔，若通孔尺寸过小，则电子元器件31引脚311无法顺利插接到通孔内；若通孔尺寸过大，则在焊接过程中容易出现焊接缺陷，如通孔回流焊接容易掉锡、少锡，波峰焊接容易翻锡，均影响焊接质量。
同时，控制盲孔321的深度，解决电子元器件31引脚长度不能兼容不同厚度基板32问题。
在一些实施方式中，本发明还提供一种电路板组件，该电路板组件采用说明书任一实施方式所述的电子装联方法得到。
在一些实施方式中，本发明还提供一种通信设备，所述通信设备至少包括前述的电路板组件。
应当理解，在本发明说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者系统不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者系统所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者系统中还存在另外的相同要素。
上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。以上所述，仅为本发明的具体实施例，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。
Claims (10)
1.一种电子装联方法，其特征在于，所述方法包括：
提供待装配的电子元器件，所述电子元器件设置有导电引脚；
提供基板，并在所述基板上开设盲孔，所述基板包括至少一层介质板及形成于所述介质板的线路层，所述盲孔底部位于所述介质板和所述线路层的任意一层；
在所述盲孔的内表面形成导电层，所述导电层与所述线路层连接；
在形成有所述导电层的所述盲孔内填充锡膏，并将所述电子元器件的导电引脚插接到所述盲孔内；
对所述锡膏进行固化处理，以将所述电子元器件通过所述导电引脚固定于所述基板，得到电路板组件。
2.如权利要求1所述的电子装联方法，其特征在于，在所述基板上开设盲孔，包括：
确定待装配的所述电子元器件的各个所述导电引脚对应的导电引脚参数，并根据所述导电引脚参数确定所述盲孔的盲孔设计参数；
根据所述盲孔设计参数在所述基板上开设盲孔。
3.如权利要求2所述的电子装联方法，其特征在于，所述盲孔设计参数包括所述盲孔的大小、所述盲孔的深度、所述盲孔之间的间距、所述盲孔与所述基板的边缘之间的间距、所述盲孔的形状中的至少一者。
4.如权利要求1所述的电子装联方法，其特征在于，所述在所述盲孔的内表面形成导电层，包括：
在所述盲孔的内表面沉积第一导电层，并在所述第一导电层上电镀形成第二导电层。
5.如权利要求1所述的电子装联方法，其特征在于，所述在所述盲孔的内表面形成导电层的过程中，所述电子装联方法还包括：
在所述盲孔周侧形成与所述导电层连接的焊垫。
6.如权利要求1所述的电子装联方法，其特征在于，所述介质板的厚度大于所述线路层的厚度。
7.如权利要求1所述的电子装联方法，其特征在于，在形成有所述导电层的所述盲孔内填充锡膏，包括：
通过钢网印刷将所述锡膏填充于形成有所述导电层的所述盲孔内。
8.一种电路板组件，其特征在于，所述电路板组件采用如权利1至7任一项所述的电子装联方法得到。
9.如权利要求8所述的电路板组件，其特征在于，所述电子元器件包括电感、芯片、变压器、电源模块中的至少一者。
10.一种通信设备，其特征在于，所述通信设备至少包括如权利要求8至9任一项所述的电路板组件。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211384124.5A CN118042733A (zh) | 2022-11-07 | 2022-11-07 | 电子装联方法、电路板组件及通信设备 |
| PCT/CN2023/095848 WO2024098716A1 (zh) | 2022-11-07 | 2023-05-23 | 电子装联方法、电路板组件及通信设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211384124.5A CN118042733A (zh) | 2022-11-07 | 2022-11-07 | 电子装联方法、电路板组件及通信设备 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN118042733A true CN118042733A (zh) | 2024-05-14 |
Family
ID=90990116
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211384124.5A Pending CN118042733A (zh) | 2022-11-07 | 2022-11-07 | 电子装联方法、电路板组件及通信设备 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN118042733A (zh) |
| WO (1) | WO2024098716A1 (zh) |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5543586A (en) * | 1994-03-11 | 1996-08-06 | The Panda Project | Apparatus having inner layers supporting surface-mount components |
| JPH0951160A (ja) * | 1995-08-07 | 1997-02-18 | Kitagawa Ind Co Ltd | 電子部品のろう付け方法 |
| JPH10229262A (ja) * | 1997-02-17 | 1998-08-25 | Hitachi Ltd | 電子部品の表面実装構造 |
| US7218530B2 (en) * | 2003-06-13 | 2007-05-15 | Itt Manufacturing Enterprises, Inc. | Enhanced blind hole termination of pin to PCB |
| EP1821587B1 (en) * | 2006-02-20 | 2017-08-02 | Denso Corporation | Electronic component mounting structure |
| TWI340445B (en) * | 2007-01-10 | 2011-04-11 | Advanced Semiconductor Eng | Manufacturing method for integrating passive component within substrate |
| CN105562863B (zh) * | 2016-02-02 | 2019-02-26 | 青岛歌尔声学科技有限公司 | 一种器件焊接方法 |
| CN106793564B (zh) * | 2016-12-30 | 2019-02-19 | 东莞联桥电子有限公司 | 一种多层pcb盲孔的插件方法 |
-
2022
- 2022-11-07 CN CN202211384124.5A patent/CN118042733A/zh active Pending
-
2023
- 2023-05-23 WO PCT/CN2023/095848 patent/WO2024098716A1/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| WO2024098716A1 (zh) | 2024-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5463191A (en) | Circuit board having an improved fine pitch ball grid array and method of assembly therefor | |
| EP1631133B1 (en) | Visually inspectable surface mount device pad | |
| EP2822369B1 (en) | Multilayer circuit board and production method thereof and communication device | |
| US5459287A (en) | Socketed printed circuit board BGA connection apparatus and associated methods | |
| US8210422B2 (en) | Solder containment brackets | |
| JP2007214534A (ja) | 導電構造を具備する回路基板の製造方法 | |
| US5541368A (en) | Laminated multi chip module interconnect apparatus | |
| WO2007108237A1 (ja) | 多層プリント配線板及びその部品実装方法 | |
| TWI449485B (zh) | 印刷電路板及其製造方法 | |
| TW201844069A (zh) | 電子模塊與電路板 | |
| US20100236822A1 (en) | Wiring board and method for manufacturing the same | |
| CN102077701B (zh) | 印刷电路板、印刷电路板的制造方法以及电子设备 | |
| US20120152606A1 (en) | Printed wiring board | |
| US20080190657A1 (en) | Circuit Board | |
| US8528195B2 (en) | Layout method for electronic components of double-sided surface mount circuit board | |
| JP2013073989A (ja) | 表面実装型受動素子部品、部品キャリアテープ、部品内蔵配線板 | |
| JPWO2012161218A1 (ja) | 配線板および配線板の製造方法 | |
| JP2005302854A (ja) | 部品内蔵両面基板、部品内蔵両面配線板およびその製造方法 | |
| US20090288293A1 (en) | Metal core package substrate and method for manufacturing the same | |
| CN108347829B (zh) | 防连锡的电路板及其制造方法 | |
| JP2013004866A (ja) | 部品内蔵基板 | |
| CN118042733A (zh) | 电子装联方法、电路板组件及通信设备 | |
| US11363714B2 (en) | Printed wiring board and method for manufacturing the same | |
| CN209748929U (zh) | 多样化装配印刷线路板 | |
| US6391211B1 (en) | Method for making an electrical circuit board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication |