CN102077701B - 印刷电路板、印刷电路板的制造方法以及电子设备 - Google Patents

印刷电路板、印刷电路板的制造方法以及电子设备 Download PDF

Info

Publication number
CN102077701B
CN102077701B CN2009801253090A CN200980125309A CN102077701B CN 102077701 B CN102077701 B CN 102077701B CN 2009801253090 A CN2009801253090 A CN 2009801253090A CN 200980125309 A CN200980125309 A CN 200980125309A CN 102077701 B CN102077701 B CN 102077701B
Authority
CN
China
Prior art keywords
mentioned
pad
insulating barrier
circuit board
pcb
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009801253090A
Other languages
English (en)
Other versions
CN102077701A (zh
Inventor
加藤久始
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of CN102077701A publication Critical patent/CN102077701A/zh
Application granted granted Critical
Publication of CN102077701B publication Critical patent/CN102077701B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09436—Pads or lands on permanent coating which covers the other conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10992—Using different connection materials, e.g. different solders, for the same connection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1184—Underetching, e.g. etching of substrate under conductors or etching of conductor under dielectrics; Means for allowing or controlling underetching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y10T29/49149—Assembling terminal to base by metal fusion bonding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

印刷电路板(1)具有：作为第一绝缘层的树脂基板(10)；形成在树脂基板(10)上的导体电路(20)；树脂绝缘层(30)，其具有处于导体电路(20)侧的第一面(30a)以及处于与第一面(30a)相反的一侧且暴露于外部的第二面(30b)，在该树脂绝缘层(30)中形成有通路导体用的通路孔(31)；多个焊盘(40)，其具有形成在树脂绝缘层(30)的第二面(30b)上的通路连接盘(41)以及填充通路孔(31)的通路导体(42)；金属膜(50)，其形成在多个焊盘(40)的每个焊盘的上表面和侧面的至少一部分；以及焊锡凸块(60)，其形成在金属膜(50)上。由此，提供一种能够抑制产生曼哈顿现象并且以足够的接合强度保持电子部件的技术。

Description

印刷电路板、印刷电路板的制造方法以及电子设备
技术领域
本发明主要涉及一种安装贴片部件(贴片电容器、贴片电阻、贴片电感器)的印刷电路板。
背景技术
以往，通过回流焊将贴片电容器等贴片部件安装到印刷电路板。
例如，在专利文献1中，公开了一种用于装载贴片部件基板，该用于装载贴片部件基板包括电路基板、形成于该电路基板的表面的用于固定电子部件的电极的焊盘以及形成在该焊盘上的焊锡。
专利文献1：日本特开平11-8453号公报
发明内容
发明要解决的问题
以往，为了在印刷电路板与电子部件之间得到足够的接合强度，而将印刷电路板中的用于固定电子部件的电极的焊盘的大小形成为大于电子部件的电极的大小。然而，如果用于固定电极的焊盘的大小变大，则在通过回流焊将电子部件安装到印刷电路板时，每个焊盘的焊锡熔融的定时容易变得不同，有时会产生使电子部件竖起这种所谓的曼哈顿现象。
为了防止产生该曼哈顿现象，考虑将印刷电路板的焊盘的大小与电子部件的电极的大小设为相同大小。然而，当焊盘与电子部件的电极的大小相同时，在电子部件进一步小型化的情况下，在印刷电路板与电子部件之间无法得到足够的接合强度，有可能产生电子部件从印刷电路板落下这种问题。
本发明是鉴于上述问题点而完成的，其目的在于提供一种能够抑制产生曼哈顿现象并且能够以足够的接合强度保持电子部件的印刷电路板。
用于解决问题的方案
为了解决上述问题，本发明所涉及的印刷电路板具有：第一绝缘层；第一导体电路，其形成在第一绝缘层上；第二绝缘层，其具有处于第一导体电路侧的第一面以及处于与第一面相反的一侧并且暴露于外部的第二面，在该第二绝缘层中形成有通路导体用的通路孔；多个焊盘，其具有形成在第二绝缘层的第二面上的通路连接盘以及填充通路孔的通路导体；金属膜，其形成在多个焊盘中的每个焊盘的上表面和侧面的至少一部分上；以及焊锡凸块，其形成在金属膜上。
另外，为了解决上述问题，本发明所涉及的印刷电路板的制造方法具有以下步骤：在第一绝缘层上形成导体电路；在第一绝缘层和导体电路上形成第二绝缘层，其中，该第二绝缘层具有处于导体电路侧的第一面以及处于与第一面相反的一侧且暴露于外部的第二面；在第二绝缘层上形成通路导体用的通路孔；在第二绝缘层的第二面上形成连接盘；利用导体填充通路孔来形成包括连接盘和该导体的焊盘；在每个焊盘的上表面和侧面的至少一部分上形成金属膜；以及在金属膜上形成焊锡凸块。
另外，为了解决上述问题，本发明所涉及的电子设备具有：具有焊锡的印刷电路板以及利用焊锡安装于印刷电路板上的电子部件，其中，印刷电路板具有：第一绝缘层；导体电路，其形成在第一绝缘层上；第二绝缘层，其具有处于导体电路侧的第一面以及处于与第一面相反的一侧且暴露于外部的第二面，在该第二绝缘层中形成有通路导体用的通路孔；多个焊盘，其具有形成在第二绝缘层的第二面上的通路连接盘以及填充通路孔的通路导体；金属膜，其形成在多个焊盘中的每个焊盘的上表面和侧面的至少一部分上；以及金属膜上的焊锡。
发明的效果
根据本发明，能够提供一种能够抑制产生曼哈顿现象并且能够以足够的接合强度保持电子部件的印刷电路板。
附图说明
图1是表示第一实施方式所涉及的印刷电路板的结构的图。
图2是用于说明第一实施方式所涉及的印刷电路板的制造方法的图。
图3是用于说明第一实施方式所涉及的印刷电路板的制造方法的图。
图4是用于说明第一实施方式所涉及的印刷电路板的制造方法的图。
图5是表示金属膜的其它实施例的图。
图6是要安装于印刷电路板的贴片电容器的立体图。
图7的(a)是表示将贴片电容器载置到了印刷电路板上的状态的图，图7的(b)是表示进行回流焊之后印刷电路板与贴片电容器已接合的状态的图。
图8是表示第二实施方式所涉及的印刷电路板的结构的图。
图9是用于说明第二实施方式所涉及的印刷电路板的制造方法的图。
图10是用于说明第二实施方式所涉及的印刷电路板的制造方法的图。
图11是表示安装IC芯片的其它方式的图。
附图标记说明
1、200：印刷电路板；10：树脂基板；20、223、250：导体电路；30：树脂绝缘层；31：通路孔；40、240：焊盘；40a：无电解铜镀膜；40b：电解铜镀膜；40c：空隙；41、233：通路连接盘；42、232：通路导体(填充通路)；50、260：金属膜；60、270：焊锡凸块；100：贴片电容器；210：芯基板；220：内层的层间树脂绝缘层；222：填充通路；230：外层的层间树脂绝缘层。
具体实施方式
下面，详细说明用于实施本发明的方式(实施方式)。
(第一实施方式)
首先，说明第一实施方式所涉及的印刷电路板1的结构。图1是表示第一实施方式所涉及的印刷电路板1的结构的图。图1的(a)是俯视图，图1的(b)是图1的(a)中的A-A截面图。
如图1的(b)所示，本实施方式所涉及的印刷电路板1具有：树脂基板10，其为将树脂浸渍到玻璃纤维并使其固化而得到的绝缘层；导体电路20，其形成在树脂基板10上；以及树脂绝缘层30，其形成在树脂基板10和导体电路20上。在该树脂绝缘层30中形成有到达导体电路20的通路导体用的通路孔31。另外，该树脂绝缘层30具有与树脂基板10和导体电路20接触的第一面30a以及处于第一面30a的相反侧的第二面30b，其中，第二面30b暴露于外部。
另外，印刷电路板1具有多个用于装载电子部件的焊盘40。该焊盘40包括形成于树脂绝缘层30的第二面30b上的通路连接盘41以及填充通路孔31的通路导体(填充通路)42。并且，在焊盘40的上表面和侧面中的至少一部分上形成有金属膜50。在金属膜50上形成有焊锡凸块60。电子部件经由焊锡凸块60被固定在焊盘40上。
此外，同时进行印刷电路板1的焊盘40与未图示的端子(用于安装IC芯片的电路)的图案形成。并且，通过焊接能够在印刷电路板1上装载贴片电容器100(参照图6)，该贴片电容器100具有多个正电极101a和多个负电极101b。印刷电路板1具有多个第一焊盘和多个第二焊盘以安装图6的贴片电容器。第一焊盘经由焊锡凸块与贴片电容器的正电极相连接。第一焊盘与正电极数量相同。第二焊盘经由焊锡凸块与贴片电容器的负电极相连接。第二焊盘与负电极数量相同(参照图1)。印刷电路板1还能够安装具有一个正电极和一个负电极的贴片电容器。
接着，说明本实施方式所涉及的印刷电路板1的制造方法。图2～图4是用于说明印刷电路板1的制造方法的图。
在表面形成有导体电路20的树脂基板10(参照图2的(a))上形成树脂绝缘层30(图2的(b))。作为树脂绝缘层，能够使用ABF膜(Ajinomoto Fine-Techno Co.，Inc.(味の素フアインテクノ株式会社))。将ABF膜层压在树脂基板10上。层压条件为温度50～150℃、压力0.5～1.5MPa。之后，通过热固化使ABF膜成为树脂绝缘层。或者，也可以涂覆热固性树脂，通过使热固性树脂固化来形成树脂绝缘层。此外，作为树脂，除了热固性树脂以外也可以是热塑性树脂、热固性树脂的一部分具有感光性的感光性树脂、紫外线固化性树脂以及这些树脂的树脂复合体(例如，热固性树脂与热塑性树脂的复合体等)。
接着，使用CO2激光、UV-YAG激光等在树脂绝缘层30中形成到达导体电路20的通路孔31(图2的(c))。
接着，对具有形成有通路孔31的树脂绝缘层30的树脂基板10的表面实施无电解镀铜处理，形成无电解铜镀膜40a(图2的(d))。然后，在无电解铜镀膜40a上形成光致抗蚀剂43。接着，通过图案掩模进行曝光和显影来对光致抗蚀剂43进行图案形成(图2的(e))。接着，实施电解镀铜处理，在没有形成光致抗蚀剂43的部分形成电解铜镀膜40b(图2的(f))。
之后，剥离光致抗蚀剂43，并通过蚀刻去除存在该光致抗蚀剂43的部分的无电解铜镀膜40a。图3是表示该蚀刻的样子的图。通过对电解铜镀膜40b之间以无电解铜镀膜40a连接的基板喷涂蚀刻液来进行蚀刻。由此，首先去除存在光致抗蚀剂43的部分的无电解铜镀膜(电解铜镀膜40b之间的无电解铜镀膜)40a。无电解铜镀膜40a比电解铜镀膜40b更容易被蚀刻，因此，如图3的(b)所示，电解铜镀膜40b下的一部分无电解铜镀膜40a被去除。其结果是如图3的(c)所示，电解铜镀膜40b与无电解铜镀膜40a相比向与第二面30b平行的方向(相对于通路导体42向外周方向)突出，在树脂绝缘层30与电解铜镀膜40b之间形成空隙40c。如图3的(c)所示，焊盘40的电解铜镀膜40b包括形成在无电解铜镀膜40a上的部分和从无电解铜镀膜40a突出的部分(在电解铜镀膜40b与树脂绝缘层30之间存在空隙)。电解铜镀膜40b所突出的方向与通路导体42相反。
此外，通过调整蚀刻时间能够控制空隙40c的大小。
另外，作为蚀刻液，优选使用硫酸-过氧化氢水溶液、过硫酸铵、过硫酸钠、过硫酸钾等过硫酸盐溶液、氯化亚铁、氯化铜水溶液。
并且，通过到此为止的处理，在树脂绝缘层30的与树脂基板10相反一侧的面的第二面30b侧形成焊盘40，该焊盘40包括通路连接盘41和填充通路孔31的通路导体(填充通路)42。
接着，在焊盘40的上表面与侧面形成金属膜50。作为金属膜50，能够例示锡膜。在要形成锡膜的情况下，首先在树脂绝缘层30上形成光致抗蚀剂44。接着，通过图案掩模进行曝光和显影来对光致抗蚀剂44进行图案形成(图4的(a))。接着，将基板浸渍到锡置换液，在电解铜镀膜40a的表面形成锡膜。作为锡置换液，例如能够使用含有氟硼酸锡和硫脲的锡置换液。之后，剥离光致抗蚀剂44(图4的(b))。由此，在焊盘40的上表面和侧面的一部分形成作为金属膜50的锡膜。
图5是表示金属膜50的其它实施例的图。图5是在焊盘40的整个表面形成金属膜50的例子。在图5中与图4的(a)不同，不使用图案形成后的光致抗蚀剂44。将焊盘40的表面(上表面与侧面)露出的基板(图3的(c))浸渍到锡置换液中。其结果是能够在焊盘40的整个表面形成锡膜。由此，在焊盘40的上表面和侧面整个表面形成作为金属膜50的锡膜(图5)。
此外，作为金属膜50的材质，除了锡以外还能够选择金、钯、镍、银、铂等。并且，在选择金属膜50的材质时，优选根据要安装于印刷电路板1的电子部件的被焊接部分的材质(在本实施方式中，贴片电容器100的电极101的材质(铜、银、钨、钼等))来选择。即，优选以金属膜50的沾锡性好于电子部件的该部分(贴片电容器100的电极101)的沾锡性的方式来选择两者的材质。在贴片电容器100的电极为糊剂的情况下，如果焊盘40以铜形成，则在焊盘40上也可以不形成金属膜50。
接着，在焊盘40上印刷焊锡膏。之后，在200℃条件下进行回流焊，由此在焊盘40的表面形成焊锡凸块60(图4的(c))。在焊盘40的整个表面(上表面和侧面)形成有金属膜50的情况下，容易在焊盘40的整个表面(上表面和侧面)上形成焊锡凸块60。在焊盘40的上表面形成有金属膜50的情况下，容易在焊盘40的上表面上形成焊锡凸块。
接着，说明印刷电路板1的使用例。
图6是要安装于印刷电路板1的贴片电容器100的立体图。如图6所示，贴片电容器100具有多个电极101。电极101具有多个正电极101a和多个负电极101b。优选正电极与负电极交替地形成。
将该贴片电容器100载置到印刷电路板1的焊盘40上的焊锡凸块60。贴片电容器100的正电极101a与印刷电路板1的正极用焊盘40一一对应。另外，贴片电容器100的负电极101b与印刷电路板1的负极用焊盘40一一对应。图7的(a)是表示将贴片电容器100载置到印刷电路板1上的状态的图。
在将贴片电容器100载置到印刷电路板1上之后，进行回流焊。由此，印刷电路板1与贴片电容器100通过焊锡相接合。图7的(b)是表示贴片电容器100已装载到印刷电路板1的状态的图。
印刷电路板1的焊盘40的侧壁露出。因此，在进行回流焊时，焊锡从焊盘40的上表面经过焊盘40的侧壁向树脂绝缘层30的表面(第二绝缘层的第二面)扩散(参照图7的(b))。因此，安装于焊盘40上的贴片电容器100等电子部件被向印刷电路板1的表面方向拉伸。由此不容易产生曼哈顿现象。通过将焊盘40的侧面的沾锡性设为大于贴片电容器100的电极101的沾锡性，能够增加将电子部件向基板方向拉伸的力。作为其方法，是在焊盘的侧面形成金属膜50。除此以外是选择电极的材质与焊盘40的表面的材质。例如，在电极含有糊剂的情况下，利用铜来形成焊盘40或者在焊盘40的表面形成Sn等金属膜即可。此外，关于将电子部件向基板方向拉伸的力，当比较在焊盘40的侧壁没有形成金属膜50的情况和形成有金属膜50的情况时，后者更大。
第一实施方式的焊盘40具有填充通路42。因此，与仅包括树脂绝缘层上的导体电路的焊盘相比，第一实施方式的焊盘40的体积大。因此，第一实施方式的焊盘40的热容量变大。其结果是各焊盘40上的焊锡容易大致同时熔融。不容易产生曼哈顿现象。能够将通路连接盘41的外形(图1的(a)示出的形状)设为大于贴片电容器100的电极101的外形。能够减小电极对焊锡熔融带来的影响。各焊盘40上的焊锡容易大致同时熔融。另外，电子部件与印刷电路板1的接合强度变大。
在焊盘具有突出部的情况下，在突出部与印刷电路板的表面(第二绝缘层的第二面)之间形成空隙。在该空隙内形成焊锡，由此焊盘与焊锡凸块的接合强度变大。
通过上述结构，在将电子部件安装到印刷电路板1时，能够抑制产生曼哈顿现象，并且能够以足够的接合强度来保持电子部件。
另外，在安装如本实施方式所例示的贴片电容器100那样具有多个正电极101a和多个负电极101b的电子部件的情况下也能够得到这种效果。通常，在安装贴片电容器100那样具有多个正电极101a和多个负电极101b的电子部件时，难以使各个焊盘上的焊锡的熔融定时一致。然而，通过使用本实施方式所涉及的印刷电路板1，能够使所有焊盘上的焊锡的熔融定时一致。因此，能够抑制产生曼哈顿现象。并且，能够以足够的接合强度来保持贴片电容器100。在将具有一个正电极和一个负电极的贴片电容器等电子部件安装到印刷电路板1的情况下也能得到相同的效果。
(第二实施方式)
接着，说明第二实施方式所涉及的印刷电路板200。
图8是表示第二实施方式所涉及的印刷电路板200的结构的图。
如图8所示，本实施方式所涉及的印刷电路板200为具有如下部分的多层印刷电路板：容纳IC芯片110的芯基板210、内层的层间树脂绝缘层220以及外层的层间树脂绝缘层230。
在芯基板210上形成有导体电路250。在芯基板210与导体电路250上形成有内层的层间树脂绝缘层220。内层的层间树脂绝缘层220具有到达导体电路250的通路导体用的通路孔221。在内层的层间树脂绝缘层220上形成有导体电路223。导体电路250与导体电路223通过填充该通路孔221的填充通路222相连接。
另外，在内层的层间树脂绝缘层220和导体电路223上形成有具有通路孔231的外层的层间树脂绝缘层230。在外层的层间树脂绝缘层230上形成有通路连接盘233。导体电路223或者填充通路222与通路连接盘233经由填充通路孔231的填充通路232相连接。另外，该外层的层间树脂绝缘层230具有作为芯基板210侧的面的第一面230a以及第一面230a的相反侧的第二面230b，第二面230b暴露于外部。
并且，在第二实施方式所涉及的印刷电路板200中，由填充外层的层间树脂绝缘层230的通路孔231的通路导体(填充通路)232和通路连接盘233构成用于装载电子部件的焊盘240。并且，在焊盘240的上表面和侧面的至少一部分上形成有金属膜260。在金属膜260上形成有焊锡凸块270。
此外，第二实施方式所涉及的印刷电路板200也与第一实施方式所涉及的印刷电路板1同样地，具有用于装载贴片电容器100等电子部件的多个焊盘240。焊盘240包括第一焊盘240a和第二焊盘240b。第一焊盘240a具有与贴片电容器100的正电极101a相同数量的焊盘。第二焊盘240b具有与贴片电容器100的负电极101b相同数量的焊盘。在焊盘240上形成有用于固定电子部件的焊锡凸块270。
接着，说明第二实施方式所涉及的印刷电路板200的制造方法。图9、图10是用于说明印刷电路板200的制造方法的图。
首先，使用图9来说明芯基板210的制造方法。
作为树脂制的基板，准备由绝缘层和铜箔构成的单面覆铜层叠板211(图9的(a))。接着，在该单面覆铜层叠板211上形成定位用的贯通孔221a(图9的(b))。之后，利用粘接剂将IC芯片110固定到单面覆铜层叠板211(图9的(c))。之后，在单面覆铜层叠板上层叠绝缘树脂212、绝缘树脂213以及铜箔218(图9的(d))，其中，该绝缘树脂212具有用于容纳IC芯片110的开口。之后，通过加热加压来使单面覆铜层叠板211、绝缘树脂212、绝缘树脂213以及铜箔218一体化。IC芯片110被内置于包括单面覆铜层叠板211的绝缘层、绝缘树脂212以及绝缘树脂213的芯基板内(图9的(e))。
接着，形成贯通芯基板的贯通孔214。接着，形成贯通单面覆铜层叠板211和粘接剂而到达IC芯片110的电极端子110a的通路孔215(图9的(f))。之后，在铜箔(218等)、贯通孔214的内壁以及通路孔215的内壁形成无电解镀膜(无电解铜镀膜)。接着，在无电解镀膜上形成电解镀膜(电解铜镀膜)217(图9的(g))。
接着，在电解铜镀膜217上形成光致抗蚀剂，通过图案掩模进行曝光和显影来对光致抗蚀剂进行图案形成。然后，实施蚀刻处理，在芯基板上形成导体电路250(图10的(a))。同时形成连接芯基板上的导体电路250与IC芯片110的电极的通路导体。
之后，在导体电路250和芯基板210上形成内层的层间树脂绝缘层220(图10的(b))。接着，利用激光在内层的层间树脂绝缘层220内形成到达导体电路250的通路孔221。接着，实施无电解镀铜处理和电解镀铜处理，形成填充通路222和导体电路223(图10的(c))。芯基板上的导体电路250与内层的层间树脂绝缘层220上的导体电路223通过填充通路222相连接。此外，形成通路孔221、导体电路223以及填充通路222的具体的方法与形成第一实施方式所涉及的印刷电路板1的通路孔31、通路连接盘41以及填充通路42的方法相同，因此省略其详细说明。
接着，在导体电路223和内层的层间树脂绝缘层220上形成外层的层间树脂绝缘层230。在外层的层间树脂绝缘层230上形成导体电路223或者在外层的层间树脂绝缘层230中形成到达填充通路222的通路孔231。接着，实施无电解镀铜处理和电解镀铜处理来形成焊盘240(图10的(d))。焊盘240包括填充通路232和通路连接盘233。在形成通路连接盘233时，在进行电解镀铜处理之后实施蚀刻处理。此时，与第一实施方式所涉及的印刷电路板1同样地，通过调整蚀刻时间能够在外层的层间树脂绝缘层230与通路连接盘233的电解铜镀膜233a之间形成空隙240c(图10的(e))。
此外，形成通路孔231、通路连接盘233以及填充通路232的具体的方法与形成第一实施方式所涉及的印刷电路板1的通路孔31、通路连接盘41以及填充通路42的方法相同，因此省略其详细说明。
接着，在焊盘240的上表面和侧面的至少一部分形成金属膜260。之后，形成焊锡凸块270(图10的(f))。此外，形成金属膜260以及焊锡凸块270的具体的方法与形成第一实施方式所涉及的印刷电路板1的金属膜50以及焊锡凸块60的方法相同，因此省略其详细说明。
然后，通过到此为止说明的方法来制作第二实施方式所涉及的印刷电路板200。
上述那样制造出的印刷电路板200能够在焊盘240上经由焊锡凸块270来装载贴片电容器100等电子部件。印刷电路板200除了能够装载具有多个正电极101a和多个负电极101b的贴片电容器100(参照图6)以外还能够装载具有一个正电极和一个负电极的贴片电容器。贴片电容器的电极与焊盘一一对应。
上述那样制造出的印刷电路板(第二实施方式的印刷电路板)200具有与第一实施方式所涉及的印刷电路板1相同的焊盘240。因此，第二实施方式的印刷电路板200具有与第一实施方式的印刷电路板1相同的效果。不容易产生曼哈顿现象。电子部件与印刷电路板之间的接合强度较大。
另外，第二实施方式所涉及的印刷电路板200内置有IC芯片110。因此，通过在印刷电路板200上安装贴片电容器100，能够从贴片电容器100向IC芯片110提供电力。
另外，在具有芯基板、芯基板上的内层的层间树脂绝缘层以及内层的层间树脂绝缘层上的外层的层间树脂绝缘层的印刷电路板中，优选将内层的层间树脂绝缘层与外层的层间树脂绝缘层的材质设为相同材质。例如，在第二实施方式所涉及的印刷电路板200中，优选将内层的层间树脂绝缘层220与外层的层间树脂绝缘层230的材质设为相同材质。这基于如下理由。即，焊盘240具有填充通路232，因此在进行安装贴片电容器100的回流焊时，热量传递到经由填充通路232与焊盘240相连接的内层的导体电路223(形成于内层的层间树脂绝缘层220内的填充通路222或者形成于内层的层间树脂绝缘层220上的导体电路223)。因此，焊盘240周围的外层的层间树脂绝缘层230和与焊盘240的填充通路232相连接的内层的导体电路223周围的内层的层间树脂绝缘层220容易变成高温。并且，当外层的层间树脂绝缘层230与内层的层间树脂绝缘层220变成高温时，与芯基板210产生温度差。于是，由于热膨胀系数的差，有可能使印刷电路板200翘曲。然而，当外层的层间树脂绝缘层230与内层的层间树脂绝缘层220为相同的材质时，即使印刷电路板200翘曲，两者也容易同样地变形。因此，多个焊盘240的上表面的位置容易成为大致相同程度。其结果是能够提高贴片电容器100等电子部件的安装成品率。
此外，在上述第二实施方式所涉及的印刷电路板200中，以内置方式安装了IC芯片110，但是不特别限定于上述方式。图11是表示安装IC芯片110的其它方式的图。如图11所示，也可以使用形成在与用于安装贴片电容器100面相反一侧的面上的焊锡凸块270的焊锡来安装IC芯片110。

Claims (13)

1.一种印刷电路板，具有：
第一绝缘层；
第一导体电路，其形成在上述第一绝缘层上；
第二绝缘层，其具有处于上述第一导体电路侧的第一面以及处于与该第一面相反的一侧且暴露于外部的第二面，在该第二绝缘层中形成有通路导体用的通路孔；
多个焊盘，其具有形成在上述第二绝缘层的第二面上的通路连接盘以及填充上述通路孔的通路导体；
金属膜，其形成在上述多个焊盘中的每个焊盘的上表面和侧面的至少一部分上；以及
焊锡凸块，其形成在上述金属膜上，
其中，上述焊盘的通路连接盘包括形成在上述第二绝缘层的第二面上的无电解镀膜和电解镀膜，
上述通路连接盘的电解镀膜包括形成在上述无电解镀膜上的部分以及与上述无电解镀膜相比更向与上述第二面平行的方向突出的突出部分，在该突出部分与上述第二绝缘层之间形成有空隙，并且在上述空隙内形成有焊锡。
2.根据权利要求1所述的印刷电路板，其特征在于，
还具有：
第三绝缘层，其形成在上述第一绝缘层与上述第二绝缘层之间；以及
第三导体电路，其形成在上述第二绝缘层与上述第三绝缘层之间，
其中，上述第二绝缘层和上述第三绝缘层的材质相同，上述通路导体连接上述第三导体电路和上述通路连接盘。
3.根据权利要求1所述的印刷电路板，其特征在于，
上述焊锡凸块是用于安装具有正电极和负电极的贴片电容器的接合部件。
4.根据权利要求3所述的印刷电路板，其特征在于，
上述金属膜的沾锡性好于上述电极的沾锡性。
5.根据权利要求1所述的印刷电路板，其特征在于，
上述焊锡凸块是用于安装具有多个正电极和多个负电极的贴片电容器的接合部件，
上述焊盘包括多个第一焊盘和多个第二焊盘，上述第一焊盘的数量与上述正电极的数量相同，上述第二焊盘的数量与上述负电极的数量相同。
6.根据权利要求4所述的印刷电路板，其特征在于，
上述焊盘的外形大于与该焊盘相对的上述电极的外形。
7.根据权利要求1所述的印刷电路板，其特征在于，
上述金属膜形成在上述焊盘的上表面和侧面这两者的整个表面上。
8.根据权利要求1所述的印刷电路板，其特征在于，
上述金属膜形成在上述焊盘的整个侧面上。
9.根据权利要求3所述的印刷电路板，其特征在于，
在上述印刷电路板的表面或者内部安装有IC芯片。
10.根据权利要求1所述的印刷电路板，其特征在于，
上述第一绝缘层为将树脂浸渍到玻璃纤维并使其固化而得到的树脂基板。
11.一种印刷电路板的制造方法，具有以下步骤：
在第一绝缘层上形成导体电路；
在上述第一绝缘层和上述导体电路上形成第二绝缘层，该第二绝缘层具有处于该导体电路侧的第一面以及处于与该第一面相反的一侧且暴露于外部的第二面；
在上述第二绝缘层中形成通路导体用的通路孔；
在上述第二绝缘层的第二面上形成连接盘；
利用导体填充上述通路孔来形成包括上述连接盘和该导体的焊盘；
在每个上述焊盘的上表面和侧面的至少一部分上形成金属膜；以及
在上述金属膜上形成焊锡凸块。
12.根据权利要求11所述的印刷电路板的制造方法，其特征在于，
形成上述焊盘的步骤具有以下步骤：
在上述第二绝缘层的第二面上形成无电解镀膜；
在上述无电解镀膜上形成电解镀膜；
从上述焊盘的侧壁侧起对上述电解镀膜下的上述无电解镀膜的一部分进行蚀刻。
13.一种电子设备，具有：具有焊锡的印刷电路板以及利用上述焊锡安装于上述印刷电路板的电子部件，
其中，上述印刷电路板具有：
第一绝缘层；
导体电路，其形成在上述第一绝缘层上；
第二绝缘层，其具有处于上述导体电路侧的第一面以及处于与该第一面相反的一侧且暴露于外部的第二面，在该第二绝缘层中形成有通路导体用的通路孔；
多个焊盘，其具有形成在上述第二绝缘层的第二面上的通路连接盘以及填充上述通路孔的通路导体；
金属膜，其形成在上述多个焊盘中的每个焊盘的上表面和侧面的至少一部分上；以及
上述金属膜上的上述焊锡，
其中，上述焊盘的通路连接盘包括形成在上述第二绝缘层的第二面上的无电解镀膜和电解镀膜，
上述通路连接盘的电解镀膜包括形成在上述无电解镀膜上的部分以及与上述无电解镀膜相比更向与上述第二面平行的方向突出的突出部分，在该突出部分与上述第二绝缘层之间形成有空隙，并且在上述空隙内形成有焊锡。
CN2009801253090A 2008-08-08 2009-08-05 印刷电路板、印刷电路板的制造方法以及电子设备 Active CN102077701B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US8725608P 2008-08-08 2008-08-08
US61/087,256 2008-08-08
US12/495,033 US20100032194A1 (en) 2008-08-08 2009-06-30 Printed wiring board, manufacturing method for printed wiring board and electronic device
US12/495,033 2009-06-30
PCT/JP2009/063877 WO2010016522A1 (ja) 2008-08-08 2009-08-05 プリント配線板、プリント配線板の製造方法および電子機器

Publications (2)

Publication Number Publication Date
CN102077701A CN102077701A (zh) 2011-05-25
CN102077701B true CN102077701B (zh) 2013-07-10

Family

ID=41651851

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801253090A Active CN102077701B (zh) 2008-08-08 2009-08-05 印刷电路板、印刷电路板的制造方法以及电子设备

Country Status (6)

Country Link
US (1) US20100032194A1 (zh)
JP (1) JPWO2010016522A1 (zh)
KR (1) KR20110040756A (zh)
CN (1) CN102077701B (zh)
TW (1) TWI393497B (zh)
WO (1) WO2010016522A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5559023B2 (ja) * 2010-12-15 2014-07-23 日本特殊陶業株式会社 配線基板及びその製造方法
JP2012142557A (ja) * 2010-12-15 2012-07-26 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
JP5641449B2 (ja) * 2012-04-04 2014-12-17 山栄化学株式会社 はんだ実装基板及びその製造方法、並びに半導体装置
KR102007780B1 (ko) 2012-07-31 2019-10-21 삼성전자주식회사 멀티 범프 구조의 전기적 연결부를 포함하는 반도체 소자의 제조방법
JP2016021496A (ja) * 2014-07-15 2016-02-04 イビデン株式会社 配線基板及びその製造方法
KR102531762B1 (ko) * 2017-09-29 2023-05-12 엘지이노텍 주식회사 인쇄회로기판 및 이의 제조 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5982629A (en) * 1997-08-25 1999-11-09 Showa Denko K.K. Silicon semiconductor device,electrode structure therefor, and circuit board mounted therewith
JP2004047510A (ja) * 2002-07-08 2004-02-12 Fujitsu Ltd 電極構造体およびその形成方法
CN1581454A (zh) * 2003-07-31 2005-02-16 国际商业机器公司 用于改良晶片可靠性的密封针脚结构
CN1620223A (zh) * 1997-12-29 2005-05-25 伊比登株式会社 多层印刷布线板
CN1697148A (zh) * 2004-05-12 2005-11-16 富士通株式会社 半导体器件及制造该半导体器件的方法
JP3913632B2 (ja) * 2002-07-30 2007-05-09 日本特殊陶業株式会社 ビルドアップ多層プリント配線板の製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4066522B2 (ja) * 1998-07-22 2008-03-26 イビデン株式会社 プリント配線板
US6370013B1 (en) * 1999-11-30 2002-04-09 Kyocera Corporation Electric element incorporating wiring board
KR100311975B1 (ko) * 1999-12-16 2001-10-17 윤종용 반도체소자 및 그 제조방법
US6413851B1 (en) * 2001-06-12 2002-07-02 Advanced Interconnect Technology, Ltd. Method of fabrication of barrier cap for under bump metal
JP3615206B2 (ja) * 2001-11-15 2005-02-02 富士通株式会社 半導体装置の製造方法
DE10158809B4 (de) * 2001-11-30 2006-08-31 Infineon Technologies Ag Herstellungsverfahren für eine Leiterbahn auf einem Substrat und eine entsprechende Leiterbahn
US6774026B1 (en) * 2002-06-20 2004-08-10 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and method for low-stress concentration solder bumps
JP4137659B2 (ja) * 2003-02-13 2008-08-20 新光電気工業株式会社 電子部品実装構造及びその製造方法
JP3678239B2 (ja) * 2003-06-30 2005-08-03 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP2005175128A (ja) * 2003-12-10 2005-06-30 Fujitsu Ltd 半導体装置及びその製造方法
MY134889A (en) * 2004-03-18 2007-12-31 Semiconductor Components Ind Method of routing an electrical connection on a semiconductor device and structure therefor
JP4327657B2 (ja) * 2004-05-20 2009-09-09 Ｎｅｃエレクトロニクス株式会社 半導体装置
JP2006024902A (ja) * 2004-06-07 2006-01-26 Shinko Electric Ind Co Ltd 極細線パターンを有する配線基板の製造方法および配線基板
US8008775B2 (en) * 2004-09-09 2011-08-30 Megica Corporation Post passivation interconnection structures
TWI331797B (en) * 2007-04-18 2010-10-11 Unimicron Technology Corp Surface structure of a packaging substrate and a fabricating method thereof
US8709934B2 (en) * 2007-06-05 2014-04-29 Stats Chippac Ltd. Electronic system with vertical intermetallic compound
TWI340614B (en) * 2007-08-03 2011-04-11 Unimicron Technology Corp Circuit board and method of fabricating the same
TWI343112B (en) * 2007-08-08 2011-06-01 Unimicron Technology Corp Package substrate having electrical connection structure and method for fabricating the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5982629A (en) * 1997-08-25 1999-11-09 Showa Denko K.K. Silicon semiconductor device,electrode structure therefor, and circuit board mounted therewith
CN1620223A (zh) * 1997-12-29 2005-05-25 伊比登株式会社 多层印刷布线板
JP2004047510A (ja) * 2002-07-08 2004-02-12 Fujitsu Ltd 電極構造体およびその形成方法
JP3913632B2 (ja) * 2002-07-30 2007-05-09 日本特殊陶業株式会社 ビルドアップ多層プリント配線板の製造方法
CN1581454A (zh) * 2003-07-31 2005-02-16 国际商业机器公司 用于改良晶片可靠性的密封针脚结构
CN1697148A (zh) * 2004-05-12 2005-11-16 富士通株式会社 半导体器件及制造该半导体器件的方法

Also Published As

Publication number Publication date
CN102077701A (zh) 2011-05-25
KR20110040756A (ko) 2011-04-20
WO2010016522A1 (ja) 2010-02-11
TWI393497B (zh) 2013-04-11
TW201010535A (en) 2010-03-01
JPWO2010016522A1 (ja) 2012-01-26
US20100032194A1 (en) 2010-02-11

Similar Documents

Publication Publication Date Title
US9363891B2 (en) Printed wiring board and method for manufacturing the same
US7885081B2 (en) Component incorporating module
CN102017142B (zh) 三维安装半导体装置及其制造方法
CN102077701B (zh) 印刷电路板、印刷电路板的制造方法以及电子设备
JP7074409B2 (ja) 素子内蔵型印刷回路基板
CN1980542A (zh) 制造布线基板的方法和制造电子元件安装结构的方法
KR20070057990A (ko) 다층 프린트 배선판 및 다층 프린트 배선판의 제조 방법
JPH1174651A (ja) プリント配線板及びその製造方法
US20080089046A1 (en) Printed Wiring Board for Mounting Electronic Components and Semiconductor Device Using Same
US5541368A (en) Laminated multi chip module interconnect apparatus
US9510450B2 (en) Printed wiring board and method for manufacturing the same
JP2004200412A (ja) 半田バンプ付き配線基板およびその製造方法
CN209748929U (zh) 多样化装配印刷线路板
JP5942514B2 (ja) 半導体パッケージの製造方法及び半導体パッケージ
KR20120050834A (ko) 반도체 패키지 기판의 제조방법
JP2004140248A (ja) バンプ付き配線基板およびその製造方法
JP3965148B2 (ja) 電子部品実装用プリント配線基板およびその製造方法ならびに半導体装置
CN108461405A (zh) 线路载板及其制造方法
CN118055575A (zh) 电路板组件的制作方法以及电路板组件
JP3854265B2 (ja) 電子部品実装用プリント配線基板およびその製造方法ならびに半導体装置
JP2006049457A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP3888210B2 (ja) フィルムキャリアの製造方法
CN118042733A (zh) 电子装联方法、电路板组件及通信设备
JP2000299550A (ja) 配線基板及びその製造方法
KR20110073312A (ko) 접적 회로 구성요소를 표면 탑재하는 방법 및 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant