KR20070057990A - 다층 프린트 배선판 및 다층 프린트 배선판의 제조 방법 - Google Patents

Abstract

과제

신뢰성을 향상시키고, 전기적 접속성이나 기능성을 확보시키며, 특히, 낙하 시험에 대한 신뢰성을 보다 향상시킬 수 있는 다층 프린트 배선판을 제공한다.

해결 수단

부품이 실장되는 땜납 패드 (60B) 에는, 내식층이 형성되어 있지 않고 유연성이 있다. 이 때문에, 낙하시에 충격을 받았을 때에도, 충격을 완충할 수 있어, 실장 부품의 탈락이 일어나기 힘들게 된다. 한편, 내식층이 형성된 랜드 (60A) 는, 조작키를 구성하는 탄소기둥이 반복 접촉해도 접촉 불량을 일으키기 어렵다.

다층 프린트 배선판, 땜납 패드, 내식층, 탄소기둥

Description

다층 프린트 배선판 및 다층 프린트 배선판의 제조 방법{MULTILAYER PRINTED WIRING BOARD AND METHOD FOR MANUFACTURING MULTILAYER PRINTED WIRING BOARD}

기술분야

본 발명은, 기판의 표층에, 전자 부품, 반도체 소자 등이 실장된 다층 프린트 배선판 및 그 제조 방법에 관한 것이다. 특히, 휴대전화나 휴대용 전자기기 또는, 패키지 등에 적합하게 사용되는 다층 프린트 배선판 및 그 제조 방법에 관한 것이다.

배경기술

적어도 편면에 도체 회로를 갖는 절연성 경질 기재에, 레이저에 의해 비아홀을 개구하고, 그 개구에 금속 페이스트 또는 도금에 의해, 도체층을 형성함으로써, 1 단위의 회로 기판이 형성된다. 이 회로 기판을 2 층 이상 준비하고, 이들 기판을 축차 적층 또는 일괄 적층에 의해, 열 압착시킴으로써, 다층 회로 기판 (다층 프린트 배선판) 을 얻을 수 있다. 그 때, 일방의 회로 기판의 비아홀 또는 비아홀의 랜드와, 타방의 회로 기판의 도체 회로 또는 랜드가 접속되어 있으므로, 2 층의 회로 기판의 전기적인 접속이 이루어진다. 또, 전기적인 접속을 하지 않는 다른 영역에서는, 열경화성 수지로 이루어지는 접착제층이나 프리프레그 등에 의해 회로 기판끼리 밀착시키고 있다. 이들 종래 기술로서는, 일본 공개특허공보 평10-13028호 등을 들 수 있다.

이들 기판 또는 일반적인 프린트 배선판의 표층에는, 도체 회로를 보호하는 솔더 레지스트층이 형성되어, 그 솔더 레지스트층의 일부를 개구한 땜납 패드가 형성되었다. 그 개구로부터 도체 회로가 노출되고, 그 표층에는 금, 니켈-금 등의 내식층이 형성된다. 모든 땜납 패드에 내식층이 형성되어 있고, 그 내식층이 형성된 도체 회로 상에는, 땜납이 형성되어 전자 부품 등이 실장된다.

또, 최근의 휴대전화, 디지털 카메라 등의 휴대용 전자기기는, 고기능화, 고밀도화의 요구의 고조나, 실장하는 부품의 소형화 등에 수반하여, 실장되는 기판에 있어서도 배선 밀도 (라인/스페이스) 를 작게 하거나 땜납 패드를 작게 함으로써 고밀도화의 요구에 대응시키고 있었다. 그 형성된 기판상에는, 전자 부품 (반도체, 콘덴서, 저항, 인덕터 등의 수동 부품을 가리킨다), 또는 액정, 디지털 표시기 등의 표시류, 키패드, 스위치 등의 조작계, USB, 이어폰 등의 외부 단자 종류의 패드 등의 땜납 패드가 혼재하고, 이들 땜납 패드 상에 땜납를 통하여, 각 부품이 실장되어 있다. 또, 다른 땜납 패드 상에서는, 스위치 등의 조작계 부품등이 패드에 접촉함으로써, 전자기기로서 조작시킬 수가 있다.

또, 프린트 배선판에 IC 칩을 베어 칩 실장하는 패키지 기판에 있어서도, 고기능화, 고밀도화의 요구의 고조나, 실장하는 부품의 소형화 등에 수반하여, 실장되는 기판에 있어서도 배선 밀도 (라인/스페이스) 를 작게 하거나 땜납 패드를 작게 함으로써, 부품의 고밀도화의 요구에 대응시키고 있었다. 그 기판의 사이즈도, IC 칩에 가까운 크기인 CSP (Chip Size Package) 로 하는 것도 요망되고 있다. 그것에 의해, 마더 보드에 실장했을 때, 패키지의 실장 영역을 작게 하고, 다른 부품의 실장 영역을 확보하여, 보다 고밀도화된 실장 기판을 얻는 것을 가능하게 하고 있다. 또한 패키지 기판에 콘덴서나 저항 등의 전자 부품을 탑재함으로써, IC 칩의 고주파에 대응할 수 있고, 패키지 기판으로서의 기능, 성능을 확보시키고 있다.

또한 IC 칩과 전자 부품을 혼재시킨 패키지 기판으로 함으로써, 고주파화, 고기능화하고, 그 기능, 성능을 효율적으로 발휘시키고 있다.

특허 문헌 1: 일본 공개특허공보 평10-13028호

발명의 개시

발명이 해결하고자 하는 과제

실장 밀도가 높혀짐에 수반하여, 신뢰성을 확보하는 것도 요망되고 있다. 그 중에서도, 특히 낙하 시험에 대한 신뢰성의 향상이 요망되고 있다. 즉, 제품 (모든 부품, 액정 등을 실장하여, 케이스체에 담은 상태를 나타낸다) 이나 프린트 배선판을 일정한 높이에서 낙하시켜도, 기판의 기능이나 기동성이 저하되지 않는 것이나, 부품 등이 탈락되기 어렵게 하는 것이 요구되고 있다.

그러나, 종래 방법으로 제조된 기판에 있어서는, 신뢰성 시험에 있어서의 낙하 시험에 대해서, 기판의 기능이나 기동성을 유지시키는 것이 어려웠다. 특히, 상기 기술한 바와 같이 부품 등의 실장 밀도가 높혀진 기판에 있어서는, 낙하 시험에 대해서, 기판의 기능이나 기동성을 유지시키는 것은 곤란했다. 또, 종래 방법으로 제조된 기판에서는, 부품이 탈락되는 빈도를 저하시킬 수 없었다.

본원 발명은, 상기 기술한 과제를 해결하기 위해서 이루어진 것으로서, 그 목적하는 바는, 신뢰성을 확보시켜 전기적 접속성이나 기능성을 확보시키는 것에 있다. 특히, 낙하 시험에 대한 신뢰성을 보다 확보시킬 수 있는 다층 프린트 배선판 및 그 제조 방법을 제공하는 것에 있다.

과제를 해결하기 위한 수단

본 발명의 구체적인 실시형태에서는, 표층에 도체 회로가 형성되고, 그 도체 회로를 덮는 솔더 레지스트층이 형성되며, 도체 회로의 일부를 노출시키는 그 솔더 레지스트의 복수의 개구에 의해 복수의 땜납 패드가 형성되고, 그 도체 회로의 표층에 내식층이 형성된 다층 프린트 배선판에 있어서,

상기 땜납 패드에는, 내식층이 형성된 내식층 형성 땜납 패드와 내식층이 형성되지 않은 내식층 비형성 땜납 패드가 혼재하는 것을 기술적 특징으로 한다.

또, 비아홀에 의해 층간 접속이 이루어져, 그 비아홀 내에 도체층이 충전되어 적어도 2 층 이상 적층되고, 표층에 솔더 레지스트층이 형성되고, 도체 회로의 일부를 노출시키는 그 솔더 레지스트의 복수의 개구에 의해 복수의 땜납 패드가 형성되고, 그 도체 회로의 표층에 내식층이 형성된 다층 프린트 배선판에 있어서,

상기 땜납 패드에는, 내식층이 형성된 내식층 형성 땜납 패드와 내식층이 형성되지 않은 내식층 비형성 땜납 패드가 혼재하는 것을 기술적 특징으로 한다.

프린트 배선판의 표층이 노출된 도체층 부분에 있어서, 내식층이 형성되어 있는 부분과 내식층이 형성되어 있지 않은 부분을 혼재시킨 다층 프린트 배선판은, 종래의 표층에, 노출된 도체 부분의 전부에 내식층이 형성된 다층 프린트 배선판에 비하면, 신뢰성을 확보하기 쉬워진다. IC 칩 등의 실장시나 히트 사이클 조건 하에서나 고온 고습한 때에, 온도의 영향에 의해 기판이 신축된다. 종래의 표층에 노출된 도체 부분의 전부에 내식층이 형성된 다층 프린트 배선판에서는, 기판의 표면이 동일한 상태가 되기 때문에, 신축에 의해 발생한 응력이 전달되기 쉽다. 그 때문에 응력이 완충되기 어렵다. 그러나, 부분적으로 내식층이 형성되어 있지 않은 땜납 패드가 혼재하는 다층 프린트 배선판에 있어서는, 발생한 응력이 전달되기 어려워진다. 이것에 의해, 응력이 완충되기 쉽다. 그 때문에, 종래의 프린트 배선판과 비교하면 장기간에 걸쳐, 신뢰성을 얻기 쉬워진다.

특히 낙하 시험을 실시했을 때, 그 전기 접속성이나 신뢰성 등의 평가를 실시하면, 종래의 프린트 배선판에 비하면, 응력이 완충되기 때문에, 열화의 정도가 작아진다. 그 결과로서, 신뢰성을 얻기 쉬워진다.

또, 본원 발명에 의해, 열 등에 기인하는 응력이 완충됨으로써, 다층 프린트 배선판으로서의 휨이 발생되기 어려워져, 기판 표면의 평탄성이 확보된다. 그 때문에, IC 칩을 베어 칩으로 실장하는 패키지 기판에 있어서의 IC 칩과의 접속성 및 외부 기판과의 접속성을 얻기 쉽다. 또한 표층에 IC 칩 이외에도 콘덴서 등의 전자 부품이 실장된 혼재 패키지 기판에 있어서는, IC 칩과 전자 부품과의 접속성을 얻기 쉬워진다.

내식층이 형성되어 있는 부분은, 내식층이 형성되어 있지 않은 부분과 비교하면 기판의 강성이 확보된다. 강성이 확보되므로 기판의 휨 등을 프린트 배선판의 문제를 억제할 수 있고, 부품 등을 실장시켜도, 땜납 패드의 도체 부분과 부품 등의 외부 단자에서의 접촉 불량이나 미접속 등을 일으키기 어렵다. 실장 부품을 강성이 있는 내식층 상에 배치하고 있으므로 안정된다. 또, 키패드 등의 조작계 부품은, 내식층이 형성된 랜드 부분에 접촉하므로, 반복 접촉해도 접촉 불량을 일으키기 어렵다.

반대로 내식층이 형성되어 있지 않은 부분은, 내식층이 형성되어 있는 부분과 비교하면 유연성이 있다. 유연성을 가지므로, 신축에 의해 발생한 응력이 완충되고, 도체 회로, 땜납 또는 절연층의 크랙 등의 문제는, 종래의 프린트 배선판에 비하면 신뢰성을 얻기 쉽다. 또, 외부로부터의 충격을 받았을 때에서도, 내식층이 형성되어 있지 않은 부분에 있어서는, 그 충격에 대해서 완충할 수 있다. 그 때문에, 실장된 부품 등도, 그 충격의 영향을 받기 어려워져, 부품의 탈락 등의 문제가 일어나기 어려워진다.

또, 경화나 리플로우 등의 프린트 배선판의 제조시의 가열 공정시에는, 프린트판에는, 열에 의한 신축 (그 일례로서 온도가 상승하면 신장되고, 고온에서부터 상온으로 돌아오면, 수축된다) 에 수반하여, 내식층의 비형성 부분에서는 내식층의 형성부와 비교하면, 도체 회로나 절연층에서의 크랙 등의 문제를 일으키기 어려워진다. 특히, 땜납층에 대한 크랙 등의 문제를 일으키기 어려워진다. 신축에 수반하여 발생한 응력이 완충되거나, 발생한 응력이 국소적으로 집중되기 어려워지고, 그 때문에 크랙 등의 문제가 일어나기 어려워진다고 추정된다. 그것은, 프린트판의 크기 (세로, 가로의 사이즈를 의미한다), 두께, 층수, 재질 등에서 동일한 경향이 있었다.

내식층이 형성되어 있는 부분의 면적은, 내식층이 형성되어 있지 않은 부분 의 면적에 비하면, 크게 하는 것이 보다 바람직하다. 내식층이 형성되어 있는 부분의 면적을 크게 하는 것이 기판 자체의 강성을 높이기 쉽기 때문이다.

내식층이란, 금, 은, 백금 등의 귀금속에서 선택되는 1 종류 이상의 금속을 1층 이상으로 형성한 것이나, 귀금속과 그 외의 금속의 조합으로 적층된 것을 1 층 이상으로 하는 것을 가리킨다. 구체적으로는, 니켈-금, 니켈-은, 니켈-백금, 금 (단층), 은 (단층), 니켈-팔라듐-금, 니켈-팔라듐-은 등을 들 수 있다.

또, 땜납 패드부로부터 노출되어 있는 도체 회로는, 평탄한 회로, 오목부를 갖는 회로, 돌기부를 갖는 회로, 표층의 조화층을 갖는 회로 등 여러가지 형상의 회로이어도 된다.

예를 들어, 이들 프린트 배선판은, 휴대용 전자기기의 케이스체에 수납되었을 경우에, MPU, 콘덴서, 저항 등의 반도체계 부품, 이른바 기동계, 구동계의 부품을 많이 실장시키고, 이외에도 액정, 디지털 표시기 등의 표시류, 키패드, 스위치 등의 조작계, USB, 이어폰 등의 외부에서 이루어지는 외부 단자 종류인 것이 실장되어 있어, 이것들이 케이스체에 수납되어 있음으로써, 전자기기로서의 기능을 다하고 있다. 이들 전자기기는 휴대폰이 주목적이고, 그 때, 낙하시키는 일도 상정할 필요가 있다.

이들 기판에 있어서는, 비아홀로 층간 접속을 실시하는 프린트 배선판, 서브 트랙티브법으로 제조된 기판, 애디티브법으로 제조된 기판 등의 여러가지 타입의 프린트 배선판에 있어서 적용할 수 있다. 이것 이외에도 콘포멀 공법을 거쳐 제조된 기판에도 적용할 수 있다.

또, 이 경우에 있어서의 땜납 패드란, 솔더 레지스트층의 개구로부터 노출되어 있는 도체 회로만이 아니라, 전기 접속이 되어 있지 않은 더미의 도체층, 얼라인먼트 마크, 제품을 인식시키기 위해서 형성된 도체층, 스위치용의 단자 도체층도 포함된다.

내식층이 형성된 땜납 패드는, 주로 외부용 단자인 것이 바람직하다.

이로써 내식층이 형성되어 있는 부분은, 내식층이 형성되어 있지 않은 부분과 비교하면, 기판의 강성을 높일 수 있다. 강성을 높일 수 있으므로 기판의 휨 등의 프린트 배선판의 문제를 억제할 수 있고, 외부 단자를 실장시켜도, 땜납 패드의 도체 부분과 부품 등의 외부 단자에서의 접촉 불량이나 미접속 등을 일으키기 어렵다. 또한, 그 내식층이 형성되어 있는 패드 상에, 외부 단자가 배치되어 있으므로 설치 자체가 안정된다. 또, 외부 단자로서 키패드 등의 가동 접점 부분을 갖는 조작계 부품에서는, 내식층이 형성되어 있는 땜납 패드에 접촉을 반복하여, 그 패드 부분의 강성에 의해, 그 강도가 높혀지고 있다. 또, 반복 접촉하여도 접촉 불량을 일으키기 어렵다.

내식층이 형성되지 않은 땜납 패드는, 주로 전자 부품 실장용 단자인 것이 바람직하다.

내식층이 형성되어 있지 않은 땜납 패드 부분은, 내식층이 형성되어 있는 부분과 비교하면 유연성이 있다. 외부로부터의 충격을 받았을 때, 내식층이 형성되어 있지 않은 부분에 있어서는, 유연성을 가지므로, 그 충격을 완충할 수 있다. 내식층이 형성되어 있지 않은 땜납 패드를, 전자 부품 실장용 단자에 사용함으 로써, 외부로부터 충격을 받았을 때, 땜납 패드로부터 노출된 도체 회로와 전자 부품의 사이에서의 탈락을 일으키기 어렵다. 특히, 그들을 접합시키기 위한 땜납층에 있어서도, 충격이 완충되므로, 땜납층에 있어서의 크랙 등을 일으키기 어렵기 때문에 탈락을 일으키기 어렵다.

그 결과로서, 부품의 접속성이 확보되므로, 전기 접속성이나 제품으로서의 기능성이 저하되지 않고, 신뢰성에 있어서도 종래의 프린트 배선판보다 저하되지 않는다.

이 경우에 있어서의 전자 부품 실장용 단자에 사용되는 전자 부품에는, 반도체 등의 능동 부품, 콘덴서, 저항, 인덕터 등의 수동 부품 전반 등이 해당된다.

내식층이 형성된 땜납 패드에는, 주로 베어 칩으로 IC 칩을 접속하는 접속용 패드인 것이 바람직하다. 특히, 와이어 본딩용 패드, IC 칩을 플립칩 실장하는 접속용 땜납 패드인 것이 바람직하다.

이로써, IC 칩의 접속 영역에 내식층이 형성된 IC 칩과의 접속 패드가 형성되어 있으므로, 기판의 강성을 높일 수 있다. 강성을 높일 수 있으므로 기판의 휨 등을 프린트 배선판의 문제를 억제할 수 있고, 부품 등을 실장시켜도, 땜납 패드의 도체 부분과 부품 등의 외부 단자에서의 접촉 불량이나 미접속 등을 일으키기 어렵다.

또, 와이어 본딩에서는, 패드 부분의 내본딩성이나 금속 접합을 가미하기 위해서도 내식층의 형성이 필요하다. 또, 내식층에 의해, 본딩 패드의 평탄성을 유지할 수 있으므로, 본딩시의 문제를 일으키기 어려워진다. 또한 본딩 패드의 평탄성을 유지할 수 있으므로, 접속성이나 신뢰성도 얻어진다.

또, IC 칩의 베어 칩 실장을 플립칩으로 실시할 때, 내식층을 형성시킴으로써, 패드 상에 형성되는 IC 칩 접속용의 땜납 범프 또는 금속 범프 등의 형상, 양이 안정되어 리플로우시의 접속이 안정된다. 접속성이나 신뢰성도 얻어진다.

내식층이 형성되지 않은 땜납 패드는, 주로 전자 부품 실장용 단자인 것이 바람직하다.

반대로 내식층이 형성되어 있지 않은 부분은, 내식층이 형성되어 있는 부분과 비교하면, 유연성이 있다. 유연성을 가지므로, 신축에 의해 발생한 응력이 완충되고, 도체 회로 또는 절연층의 크랙 등의 문제는, 종래의 프린트 배선판에 비하면, 장기간에 걸쳐 신뢰성이 확보된다. 또, 외부로부터의 충격을 받았을 때에도, 내식층이 형성되어 있지 않은 부분에 있어서는, 그 충격에 대해서 완충할 수 있다. 그 때문에, 실장된 부품 등도, 그 충격의 영향을 받기 어려워져, 부품의 탈락 등의 문제가 일어나기 어려워진다.

또, 패키지 기판에 있어서는, 동일 표층 상에, IC 칩 접속용의 땜납 패드와 전자 부품 접속용의 땜납 패드가 형성되어 있는 경우에는, IC 칩 접속용의 땜납 패드에는 내식층이 형성되고, 전자 부품 접속용의 땜납 패드에는 내식층이 형성되어 있지 않은 것이 바람직하다. 이로써, 종래의 패키지 기판과 비교하여, 기판의 휨이 억제되면, 외부로부터의 충격에 대한 영향이 완충된다. 그 때문에, 패키지 기판의 표층에 실장되어 있는 IC 칩이나 전자 부품 등과의 접속이 확보되어 접속성이나 신뢰성을 저하시키기 어렵게 한다.

또, 패키지 기판에서는, 외부 기판과의 접속용의 외부 단자 (예를 들어, PGA 인 핀 단자, BGA 인 볼 단자 등) 가 배치 형성되지만, 해당 외부 접속 단자의 땜납 패드 상에는, 내식층을 형성시키지 않는 것이 바람직하다. 그것에 의해, 외부 단자의 배치 형성시에 있어서의 열응력 등의 응력이 완충되어, 접속용의 땜납 등의 도전성 재료에서의 크랙 등의 문제의 발생을 억제할 수 있고, 접속 단자와 기판의 접속을 얻을 수 있다. 또, 외부 기판과의 접속성이나 신뢰성도 얻어지기 쉽다.

본원에 있어서의 외부 단자는, 실장되는 IC 칩과 동일 면 상에서 배치해도 되고, IC 칩의 반대 면 상에 배치해도 된다. 이 경우에는, 동일 면 상에 내식층이 형성되는 영역과 내식층이 형성되지 않는 영역이 배치되는 것이어도 되고, 내식층이 형성되는 영역의 면과 그 반대 면에, 내식층이 형성되지 않는 영역이 배치되는 것이어도 된다. 또한 경우에 따라서는, 이것들의 혼재에 의한 배치이어도 된다.

내식층이 형성되어 있지 않은 땜납 패드 상에 OSP (Organic Solderability Preservative: 프리프랙스) 층이 형성되어 있는 것이 바람직하다. 그것에 의해, 땜납이 실장될 때까지의 도체 회로 및 도체층의 산화 등이 방지된다. 그리고, 땜납을 실장했을 때에, OSP 층은 제거되고, 전기 접속성을 저해하지 않는다. OSP 층 이외의 피복층을 형성해도 된다. OSP 층의 일례로서는, 이미다졸 화합물 (예를 들어, 알킬벤즈이미다졸, 벤조이미다졸 등) 을 주성분으로 하는 것을 사용할 수 있다. 이것 이외에는, 금속 이온 (예를 들어, 구리 이온, 은 이온, 니켈 등), 유기산이 함유되어 있어도 된다. 상온∼가열 온도 (예를 들어, 80 ℃) 의 사이로 한 이 용액 중에, 땜납 패드가 노출된 프린트 배선판을 침지시킴으로써, 땜납 패드로부터 노출된 구리 회로 상에 유기 피막을 형성한다. 이 유기 피막에 의해, 납땜성을 확보할 수 있다. 이외에도 도체상에 유기 피막을 형성하고, 가열시에 있어서 제거되는 것이면, 적용할 수 있다.

또한 본원 발명에서는, 표층의 도체 회로가 덮이는 솔더 레지스트층이 형성되고, 도체 회로의 일부를 노출시키는 그 솔더 레지스트의 복수의 개구에 의해 복수의 땜납 패드가 형성되고, 그 도체 회로의 표층에 내식층이 형성된 다층 프린트 배선판의 제조 방법에 있어서:

(a) 도체 회로를 갖는 프린트 배선의 표층에 솔더 레지스트를 형성하는 공정;

(b) 솔더 레지스트를 노광ㆍ현상 또는 레이저 개구에 의해 땜납 패드를 형성하는 공정;

(c) 땜납 패드가 형성된 솔더 레지스트층 상에, 그 땜납 패드를 덮는 마스크층을 형성하는 공정;

(d) 상기 마스크층의 비형성부에 땜납 패드에, 내식층을 형성하는 공정;

(e) 마스크 레지스트층을 박리하고, 내식층이 형성된 땜납 패드와 내식층이 형성되지 않은 땜납 패드가 혼재한 복수의 땜납 패드를 얻는 공정;

(a)∼(e) 의 공정을 거치는 다층 프린트 배선판의 제조 방법을 기술적 특징으로 한다.

상기 제조 방법에 의해, 프린트 배선판의 표층이 노출된 도체층 부분에 있어 서, 내식층이 형성되어 있는 부분과, 내식층이 형성되어 있지 않은 부분을 혼재시킨 다층 프린트 배선판을 제조할 수 있다. 본원의 제조 방법으로 얻어진 프린트 배선판에 의하면, 종래의 표층에 노출된 도체 부분의 전체에 내식층이 형성된 다층 프린트 배선판에 비하면 신뢰성을 얻기 쉽다.

특히 낙하 시험을 실시했을 때, 그 전기 접속성이나 신뢰성 등의 평가를 실시하면, 응력이 완충되기 때문에, 열화의 정도를 작게 할 수 있다. 그 결과로서, 신뢰성이 저하되기 어려워진다.

(c) 공정에서는, 마스크층으로 덮는 땜납 패드는, 주로 전자 부품 탑재용 또는 외부 단자 접속용 패드인 것이 바람직하다.

마스크층으로 덮음으로써, 내식층이 형성되어 있지 않은 내식층 비형성 땜납 패드 부분을 형성할 수 있다. 그 내식층 비형성 땜납 패드 부분은 내식층이 형성되어 있는 부분과 비교하면 유연성이 있다. 외부로부터의 충격을 받았을 때, 내식층이 형성되어 있지 않은 부분에 있어서는, 유연성을 가지므로 그 충격을 완충할 수 있다. 내식층이 형성되어 있지 않은 땜납 패드를 전자 부품 실장용 단자에 사용함으로써, 외부로부터 충격을 받았을 때, 땜납 패드로부터 노출된 도체 회로와 전자 부품의 사이에서의 탈락을 일으키기 어렵다.

특히, 그들을 접합시키기 위한 땜납층에 있어서도, 충격이 완충되므로, 땜납층에 있어서의 크랙 등을 일으키기 어렵기 때문에, 전자 부품 또는 외부 단자 등의 탈락을 일으키기 어렵다.

그 결과로서, 부품이나 외부 단자와의 접속성이 확보되므로, 전기 접속성이 나 제품으로서의 기능성을 얻을 수 있어 신뢰성도 얻기 쉬워진다.

마스크층은, 노광ㆍ현상 또는 레이저 개구를 거쳐, 내식층을 형성하지 않는 땜납 패드를 덮을 수 있다. 즉, 솔더 레지스트층이 형성된 기판의 표층에 있어서, 마스크층의 형성부와 마스크층의 비형성부가 형성되고, 마스크층의 비형성부에 도금막이 형성된다.

마스크층은, 미리 점도가 조정된 수지를 도포하거나 또는 드라이 필름 형상으로 하여 부착함으로써 형성된다. 이 후, 내식층이 형성되지 않는 영역에는, 마스크층이 형성되어 마스크층의 하부에 해당하는 땜납 패드부에는 내식층이 형성되지 않는다. 그 이외의 땜납 패드 영역에는, 노광ㆍ현상에 의해 마스크층에 개구를 형성하고, 또는 레이저에 의해 마스크층에 개구를 형성한다. 이것에 의해 솔더 레지스트층 상에 마스크층의 비형성부가 형성되고, 그 비형성 영역에서는 땜납 패드에 내식층이 형성된다.

이것에 의해, 땜납 패드에 내식층을 형성하는 영역과 내식층이 형성되지 않는 영역을 형성할 수 있다.

상기 (e) 공정 후, 상기 내식층이 형성되지 않은 땜납 패드 상에 OSP 층을 형성해도 된다.

내식층이 형성되지 않은 땜납 패드 상에 OSP 층을 형성하는 것이 바람직하다. 그것에 의해, 땜납이 실장될 때까지의 도체 회로 및 도체층의 산화 등이 방지된다. 또한, 땜납을 실장했을 때에 OSP 층은 제거되어 전기 접속성을 저해하지 않는다.

또, 상기 제조 방법에 의해, 패키지 기판용의 다층 프린트 배선판을 제조할 수 있다. 이 경우에는, 그 일례로서 IC 칩의 베어 칩 실장용의 땜납 패드에는 내식층이 형성되고, 콘덴서 등의 전자 부품용의 땜납 패드에서는, 내식층이 형성되어 있지 않다. 그들을 동일 표층 상에서 형성해도 된다.

그러므로, 주로, 전자 부품용의 땜납 패드에 마스크층을 형성한다. 그것에 의해, 해당 그 땜납 패드에는 내식층이 형성되지 않는다.

이하 각각 (a)∼(e) 공정을 공정마다, 상세하게 설명을 한다.

(a) 도체 회로를 갖는 프린트 배선의 표층에 솔더 레지스트를 형성하는 공정과 (b) 솔더 레지스트를 노광ㆍ현상 또는 레이저 개구에 의해 땜납 패드를 형성하는 공정에 대해 설명한다.

편면 또는 양면에 도체 회로 (랜드 포함) 와 전기 접속이 되어 있지 않은 더미의 도체층, 얼라인먼트 마크, 제품을 인식시키기 위해서 형성된 도체층이 형성된 프린트 배선판에 솔더 레지스트층을 형성한다. 필요에 따라, 도체 회로 및 도체층 상에, 흑화 처리나 조화 (粗化) 층을 형성해도 된다. 여기서, 프린트 배선판이란, 비아홀로 층간 접속을 실시하는 프린트 배선판, 서브트랙티브법으로 제조된 기판, 애디티브법으로 제조된 기판 등의 여러가지 타입의 프린트 배선판을 가리킨다.

솔더 레지스트는, 미리 점도가 조정된 수지를 도포하거나 또는 드라이 필름 형상으로 한 필름을 붙이고, 또는 열 압착함으로써 형성된다. 솔더 레지스트층이 형성되었을 때의 두께는 10∼50㎛ 이고, 솔더 레지스트층이 완전 경화된 후의 두께는 5∼50㎛ 가 된다. 솔더 레지스트로서 열경화성 수지, 열가소성 수지, 광경화성 수지, 열경화성 수지의 일부를 (메트)아크릴화한 수지, 이들 수지의 복합체 등이 사용되고, 그 중에서도, 에폭시 수지, 폴리이미드 수지, 페놀 수지, 폴리올레핀 수지, 페녹시 수지 등을 이용하는 것이 바람직하다. 형성된 솔더 레지스트층은, 필요에 따라, 80∼100℃ 정도에서 건조시켜도 된다. 이것에 의해, 솔더 레지스트층을 반경화 (B 스테이지) 상태로 만든다.

이 후, 땜납 패드가 묘화된 마스크를 솔더 레지스트층에 탑재하여 자외선 등에 의해 노광을 실시하고, 그 후, 알칼리 등의 약액에 의한 현상에 의해, 솔더 레지스트층에 땜납 패드로 이루어지는 개구를 형성한다. 또는 레이저에 의해 솔더 레지스트층에 땜납 패드로 이루어지는 개구를 형성한다.

이 때, 개구를 형성하기 위한 레이저로서는, 탄산 가스 레이저, 엑시머 레이저, YAG 레이저 등을 사용할 수 있다. 땜납 패드의 개구를 탄산 가스에 의해 실시한 경우에는, 펄스 에너지가 0.5∼100mJ, 펄스폭이 1∼100㎲, 펄스 간격이 0.5㎳ 이상, 주파수 1000∼6000Hz 의 범위 내인 것이 바람직하다. 또, 비아홀의 형성을 애블레이션에 의해 실시해도 된다. 또, 레이저로 개구 형성한 후에, 산 또는 산화제 등의 약액 처리, 산소, 질소 등의 플라즈마, 코로나 처리 등의 물리 처리 등에 의해, 디스미어 처리를 실시해도 된다.

이 후, 100∼200℃, 적어도 30 분 이상 경화시켜, 솔더 레지스트층을 완전하게 경화시킨다. 이 경우에 있어서의 땜납 패드란, 도체 회로 (포함한다) 뿐만이 아니라, 전기 접속이 되어 있지 않은 더미의 도체층, 얼라인먼트 마크, 제품을 인식시키기 위해 형성된 도체층도 포함된다.

이것에 의해, 도체 회로 및 도체층 상에 땜납 패드가 개구된 솔더 레지스트를 갖는 프린트 배선판을 얻을 수 있다.

(c) 땜납 패드가 형성된 솔더 레지스트층 상에, 그 땜납 패드를 덮는 마스크층을 형성하는 공정에 대해 설명한다.

솔더 레지스트층에 땜납 패드가 형성된 프린트 배선판에 마스크층을 형성한다. 마스크층은, 미리 점도가 조정된 수지를 도포하거나 드라이 필름 상태로 한 필름을 붙이거나, 또는 열 압착함으로써 형성된다. 마스크층의 두께는, 5∼30㎛ 정도이다. 마스크로서 열경화성 수지, 열가소성 수지, 광경화성 수지, 열경화성 수지의 일부를 (메트)아크릴화한 수지, 이들 수지의 복합체 등이 사용되고, 그 중에서도, 에폭시 수지, 폴리이미드 수지, 페놀 수지, 폴리올레핀 수지, 페녹시 수지 등을 사용하는 것이 바람직하다. 형성된 마스크층은, 필요에 따라, 미리 80∼100℃ 정도로 건조해도 된다. 이것에 의해, 마스크층을 반경화 (B 스테이지) 상태로 시켜도 된다. 이 B 스테이지 형상으로 한 것을 필름으로서 붙여도 된다. 경우에 따라서는, 직묘 (直描) 노광에 의해 실시해도 된다.

이 후, 땜납 패드의 비형성 영역이 묘화된 마스크를 마스크층에 탑재하여 자외선 등에 의해 노광을 실시하고, 그 후, 알칼리 등의 약액에 의한 현상에 의해, 마스크층에 땜납 패드에 내식층의 비형성 영역으로 이루어지는 개구를 형성하고, 또는 레이저에 의해 땜납 패드에 내식층의 비형성 영역으로 이루어지는 개구를 형성한다. 이것에 의해, 솔더 레지스트 상에는, 마스크층의 비형성부와 마스크의 형성부가 형성된다.

이 때, 마스크층에 개구를 형성하기 위한 레이저로서는, 탄산 가스 레이저, 엑시머 레이저, YAG 레이저 등을 사용할 수 있다. 마스크층의 개구를 탄산 가스에 의해 실시한 경우에는, 펄스 에너지가 0.5∼100mJ, 펄스폭이 1∼100㎲, 펄스 간격이 0.5㎳ 이상, 주파수 1000∼6000Hz 의 범위 내인 것이 바람직하다. 또, 비아홀의 형성을 애블레이션에 의해 실시해도 된다. 또, 레이저로 개구 형성한 후에, 산 또는 산화제 등의 약액 처리, 산소, 질소 등의 플라즈마, 코로나 처리 등의 물리 처리 등에 의해, 디스미어 처리를 실시해도 된다. 마스크층의 비형성 영역에서, 땜납 패드에 내식층이 형성된다.

(d) 상기 마스크층의 비형성부에 땜납 패드에, 내식층을 형성하는 공정과 (e) 마스크 레지스트층을 박리하고, 내식층이 형성된 땜납 패드와 내식층이 형성되지 않은 땜납 패드가 혼재한 복수의 땜납 패드를 얻는 공정에 대해 설명한다.

솔더 레지스트층의 마스크층의 비형성부에 내식층을 형성한다. 이 경우, 내식층은, 금, 은, 백금이나 귀금속에서 선택되는 1 종류 이상의 금속을 1 층 이상으로 형성한 것을 가리킨다. 구체적으로는, 니켈-금, 니켈-은, 니켈-백금, 금 (단층), 은 (단층) 니켈-팔라듐-금, 니켈-팔라듐-은 등을 들 수 있다.

이들 내식층을, 도금 (전해 도금, 무전해 도금, 치환 도금) 에 의해 형성시킨다. 이외에도 스퍼터 등의 증착에 의해 형성해도 된다. 또, 이들 단층, 2 층 이상의 복수층으로 해도 된다.

이것에 의해, 마스크층의 비형성부에 해당하는 땜납 패드에는, 내식층이 형 성된다.

이 후, 마스크층을 알칼리 등의 약액에 의해 박리하고, 내식층이 형성된 내식층 형성 땜납 패드와 내식층이 형성되지 않은 내식층 비형성 땜납 패드가 혼재한 프린트 배선판을 얻을 수 있다.

경우에 따라서는, 인쇄등에 의해, 내식층 비형성 땜납 패드에, OSP 층을 형성해도 된다. 그것에 의해, 땜납이 실장될 때까지 도체 회로 및 도체층의 산화 등을 방지할 수 있다. 땜납을 실장했을 때에는, OSP 층은 제거되어 전기 접속성을 저해하지 않는다.

이 후, Sn-Pb, Sn-Ag-Cu 등의 땜납을 인쇄에 의해, 각각의 패드에 배치함으로써, 도체 회로 (랜드 포함) 로 이루어지는 땜납 패드 상태로 땜납층이 형성된 프린트 배선판을 얻을 수 있다. 이 기판에, MPU, 콘덴서, 저항 등의 전자 부품, 이것 이외에도 액정, 디지털 표시기 등의 표시계, 키패드, 스위치 등의 조작계, USB, 이어폰 등의 외부용 단자로 이루어지는 외부 단자 종류가 실장된다.

보다 바람직한 것은, 내식층이 형성되어 있지 않은 땜납 패드를 전자 부품 실장용 단자로서 사용하고, 내식층이 형성되어 있는 땜납 패드를 외부 단자용으로 사용한다.

이 구성으로 함으로써, 종래의 표층에 노출된 도체 부분의 전부에 내식층이 형성된 다층 프린트 배선판에 비해, 신뢰성이 저하되기 어려워진다.

특히 낙하 시험을 실시했을 때, 그 전기 접속성이나 신뢰성 등의 평가를 실시하면, 종래의 프린트 배선판에 비해, 열화의 정도를 작게 할 수 있어, 결과적으 로 장기간에 걸친 신뢰성이 확보되기 쉽기 때문에, 신뢰성이 저하되기 어려워진다.

이하, 본 발명에 관계되는 다층화 회로 기판을 제조하는 방법의 일례에 대해, 첨부 도면을 참조로 하여 구체적으로 설명한다.

(1) 본 발명에 관계되는 다층화 회로 기판을 제조함에 있어, 그것을 구성하는 기본 단위로서의 회로 기판은, 절연성 기재 (30) 의 편면 또는 양면에 구리박 (32) 이 부착된 것을 출발 재료로서 사용한다 (도 1(A)).

이 절연성 기재는, 예를 들어, 유리천 에폭시 수지 기재, 유리천 비스말레이미드트리아진 수지 기재, 유리천 폴리페닐렌에테르 수지 기재, 아라미드 부직포-에폭시 수지 기재, 아라미드 부직포-폴리이미드 수지 기재에서 선택되는 경질인 적층 기재가 사용될 수 있지만, 유리천 에폭시 수지 기재가 가장 바람직하다.

상기 절연성 기재의 두께는, 20∼600㎛ 가 바람직하다. 그 이유는, 20㎛ 미만의 두께에서는, 강도가 저하되어 취급이 어려워짐과 함께, 전기적 절연성에 대한 신뢰성이 낮아져, 비아홀의 형성도 곤란해지는 경우가 있다. 반대로 600㎛ 를 초과하는 두께에서는 미세한 비아홀의 형성, 경우에 따라서는 도전성 페이스트의 충전이 어려워짐과 함께, 기판 그 자체가 두꺼워지기 때문이다.

또 구리박의 두께는, 5∼18㎛ 가 바람직하다. 회로 기판에 레이저로 비아홀을 형성시키려면, 구리박과 절연 기재를 동시에 실시하는 다이렉트 레이저 법과 구리박의 비아홀에 해당하는 구리박 부분을 에칭에 의해 제거하는 컨포멀법이 있고, 어느 쪽을 사용해도 된다.

구리박이 5㎛ 미만에서는, 후술하는 바와 같은 레이저 가공을 이용하여, 절 연성 기재에 비아홀 형성용의 개구를 형성하면, 비아홀의 구리박의 단면 부분에서 변형되어 버리는 경우가 있고, 도체 회로를 형성하기 어렵다. 반대로 구리박이 18㎛ 초과에서는, 에칭에 의해, 미세한 선폭의 도체 회로 패턴을 형성하기 어렵다.

구리박 (32) 은, 하프 에칭을 거쳐, 두께를 조정해도 된다 (도 1(B)). 이 경우에는, 구리박 (32) 은, 상기의 수치 (5∼18㎛) 보다 두꺼운 것을 사용한다. 하프에칭 후에 구리박의 두께를 5∼18㎛ 로 조정한다. 또한 양면 구리 라미네이트의 경우에는, 구리박 두께가 상기 범위 내라면, 양면에서 두께가 상이해도 된다. 그것에 의해, 강도를 확보하거나 하여 후공정을 저해시키지 않게 할 수 있다.

에칭에서 도체 회로를 형성하는 것이 편면인 경우에는, 형성하기 쉽게 할 수 있다.

상기 절연성 기재 및 구리박으로서는, 특히, 에폭시 수지를 유리 크로스에 함침시켜 B 스테이지로 한 프리프레그와, 구리박을 적층하여 가열 프레스함으로써 얻을 수 있는 편면 또는 양면 구리 라미네이트을 사용하는 것이 바람직하다. 그 이유는, 구리박이 에칭된 후의 취급 중에, 배선 패턴이나 비아홀의 위치가 어긋나는 일이 없고, 위치 정밀도가 우수하기 때문이다.

(2) 다음에, 절연성 기재 (30) 의 구리박 (32) 이 첨부된 표면에 탄산 가스 레이저 조사를 실시하여, 절연성 기재 (30) 의 표면으로부터 이면의 구리박 (또는 도체 회로 패턴) (32) 에 도달하는 개구 (34) 를 형성한다 (도 1(C)).

이 레이저 가공은, 펄스 발진형 탄산 가스 레이저 가공 장치에 의해 실시되 고, 그 가공 조건은, 펄스 에너지가 0.5∼100mJ, 펄스폭이 1∼100㎲, 펄스 간격이 0.5㎳ 이상, 쇼트수가 1∼50 의 범위 내인 것이 바람직하다.

이러한 가공 조건하에서 형성될 수 있는 비어 형성용 개구 (34) 의 구경은, 50∼250㎛ 인 것이 바람직하다.

(3) 상기 (2) 의 공정에 의해 형성된 개구의 측면 및 저면에 잔류하는 수지잔재를 제거하기 위해서, 디스미어 처리를 실시한다.

이 디스미어 처리는, 산 또는 산화제 (예를 들어, 크롬산, 과망간산) 의 약액 처리 등의 습식 처리나 산소 플라즈마 방전 처리, 코로나 방전 처리, 자외선 레이저 처리 또는 엑시머 레이저 처리 등의 건식 처리에 의해 실시된다. 이들 디스미어 처리 방법은, 절연 기재의 종류, 두께, 비아홀의 개구 지름, 레이저 조건 등에 의해, 잔류가 예상되는 스미어 양에 의해 선택된다.

(4) 다음에, 디스미어 처리한 기판의 구리박면에 대해서, 구리박 (32) 을 도금 리드로 하는 전해 구리 도금 처리를 실시하여, 개구 내에 전해 구리 도금 (36) 을 충전하여, 필드 형상이 된 비아홀 (46) 을 형성한다 (도 1(D)).

또한, 경우에 따라서는 전해 구리 도금 처리 후, 기판의 비아홀 개구의 상부에 높아진 전해 구리 도금을, 벨트 선더 연마, 버프 연마, 에칭 등에 의해 제거하여 평탄화해도 된다.

또, 무전해 도금을 거쳐, 전해 도금을 형성해도 된다. 이 경우에는, 무전해 도금막은, 구리, 니켈, 은 등의 금속을 사용해도 된다.

(5) 전해 구리 도금 (36) 상에, 레지스트층 (38) 을 형성한다 (도 2(A)). 레지스트층은 도포해도 되고, 미리 필름 형상으로 한 것을 부착하는 어느 방법이라도 된다. 이 레지스트 상에 미리 회로가 묘화된 마스크를 탑재하고, 노광, 현상 처리하여 에칭 레지스트층을 형성하고, 에칭 레지스트 비형성 부분의 금속층을 에칭하여, 도체 회로 및 랜드를 포함한 도체 회로 패턴 (44, 42) 을 형성한다 (도 2(B)).

이 에칭 액으로서는, 황산 1 과산화수소, 과황산염, 염화 제 2 구리, 염화 제 2 철 등의 수용액에서 선택되는 적어도 1 종의 수용액이 바람직하다. 상기 구리박을 에칭하여 도체 회로를 형성하는 사전 처리로서 파인 패턴을 형성하기 쉽게하기 위해, 미리 구리박의 표면 전체면을 에칭하여 두께를 조정해도 된다. 도체 회로의 일부로서의 랜드는, 그 내부 직경이 비아홀 구경과 거의 동일하지만, 그 외부 지름은, 50∼250㎛ 의 범위에 형성되는 것이 바람직하다.

상기 (1)∼(5) 의 공정에 따라 제작된 편면 회로 기판 (30) 은, 절연성 기재의 일방의 표면에 도체층으로서의 구리박을 갖고, 타방의 표면으로부터 구리박에 이르는 개구에 충전 비아홀을 가짐과 함께, 1 단위의 회로 기판이다. 이들을 복수층 적층시킴으로써, 다층 회로 기판을 형성하는 회로 기판으로서 사용된다. 이 적층시, 모든 회로 기판을 적층하고, 일괄로 가열 압착하여 다층 회로 기판을 형성해도 된다. 또 적어도 1 개의 회로 기판을 일일이 상세하게 적층하여, 다층화하는 축차 적층에 의해 다층 회로 기판을 형성해도 된다. 이들 회로 기판을 모두 양면 회로 기판으로 적층해도 되고, 모두를 편면 회로 기판으로 적층해도 되고, 이들 혼합 기판을 적층해도 된다.

(6) 회로 기판을 복수매, 적층하고 (도 3(A)), 가열 온도 150∼250℃, 압력 1∼10MPa 의 조건하에서, 가열 프레스함으로써, 일체화하고 다층화한다 (도 3(B)). 이 가열 프레스는, 보다 바람직하게는, 감압하에서 실시한다. 이것에 의해, 기판의 밀착성이 더욱 확보된다.

또한 상기 (6) 에 있어서 일체화된 회로 기판의 최상층의 편면 회로 기판의 구리박과 가장 외측의 편면 회로 기판의 구리박을, 에칭 처리함으로써, 도체 회로 및 도체 회로 (함께 비아홀 랜드를 포함한다) 를 형성할 수도 있다. 이 에칭 처리 공정에 있어서는, 적층하고 압착된 구리박의 표면에, 각각 감광성 드라이 필름 레지스트를 부착한 후, 소정의 회로 패턴을 따라 노광, 현상 처리하여 에칭 레지스트를 형성하고, 에칭 레지스트 비형성 부분의 금속층을 에칭하여, 비아홀 랜드를 포함한 도체 회로 및 도체 회로를 형성한다.

(7) 다음에, 가장 외측의 회로 기판의 표면에 솔더 레지스트층 (90) 을 각각 형성한다 (도 4(A)). 이 경우, 회로 기판의 외표면 전체에 솔더 레지스트 조성물을 도포하고, 그 도포막을 건조시킨 후, 이 도포막에, 땜납 패드의 개구부를 묘화한 포토 마스크 필름을 탑재하여 노광, 현상 처리함으로써, 도체 회로의 비아홀 바로 위에 위치하는 도전성 패드 부분을 노출시킨 땜납 패드 개구 (90a) 를 각각 형성한다. 이 경우, 솔더 레지스트층을 드라이 필름화한 것을 부착하여, 노광ㆍ현상 또는 레이저에 의해 개구를 형성시켜도 된다.

(8) 솔더 레지스트층 (90) 상에 땜납 패드가 개구된 기판상에, 도포 또는 필름의 부착에 의해 마스크층 (50α) 을 형성한다. 마스크층의 형성부 (52a) 가 묘화 된 노광용 마스크 (50) 를 마스크층 (50α) 상에 탑재하고 (도 4(B)), 노광ㆍ현상을 거쳐, 마스크층 (50) 의 비형성부를 형성시킨다 (도 4(C)). 이것에 의해, 솔더 레지스트층 (90) 상에 형성된 땜납 패드 (60B)가 마스크층 (50) 으로 덮인 기판이 된다.

마스크층 (50) 의 비형성부로부터 노출된 땜납 패드 (60A) 상에, 니켈 (54)-금 (56) 등의 내식층을 형성한다 (도 5(A), 도 5(B)). 이 때, 니켈층 (54) 의 두께는, 1∼7㎛ 가 바람직하고, 금층 (56) 의 두께는 0.01∼0.1㎛ 가 바람직하다. 이외에도, 니켈-팔라듐-금, 금 (단층), 은 (단층) 등의 내식층을 형성해도 된다.

내식층을 형성한 후에, 마스크층 (50) 을 박리한다. 이것에 의해, 내식층이 형성된 내식층 형성 땜납 패드 (60A) 와 내식층이 형성되어 있지 않은 내식층 비형성 땜납 패드 (60B) 가 혼재하는 프린트 배선판이 된다 (도 5(C)).

휴대용 전자기기용의 기판이면, 그 일례로서 솔더 레지스트층으로부터 노출된 땜납 패드에 있어서, 내식층이 형성된 부분에는, 주로 외부용 단자에 사용되고, 내식층이 비형성 부분에는, 주로 전자 부품 실장용 단자에 사용된다.

패키지 기판이면, 그 일례로서 솔더 레지스트층으로부터 노출된 땜납 패드 에 있어서, 내식층의 형성된 부분에는, 주로 베어 칩 실장된 IC 칩용 단자에 사용되고, 내식층이 비형성 부분에는, 주로 전자 부품 실장용 단자 또는 외부 단자용 패드에 사용된다.

(9) 상기 (8) 의 공정으로 얻어진 솔더 레지스트의 개구로부터 비아홀 바로 위에 노출된 땜납 패드 부분에, 땜납체를 공급하고, 이 땜납체의 용융ㆍ고화에 의해 땜납 범프 (96U, 96D) 를 형성한다 (도 6). 또는 도전성 볼 또는 도전성 핀을 도전성 접착제 또는 땜납층을 이용하여 패드부에 접합하여, 다층 회로 기판이 형성된다. 그 이외에도 형성된 땜납층에, 콘덴서, 저항 등의 부품을 실장시켜도 된다. 그 밖에도, 액정, 키패드 등의 외부 단자 등을 실장시킨다.

상기 땀납체 및 땜납층의 공급 방법으로서는, 땜납 전사법이나 인쇄법을 이용할 수 있다.

여기서, 땜납 전사법은, 프리프레그에 땜납박을 부착하고, 이 땜납 박을 개구 부분에 상당하는 지점만을 남기고 에칭함으로써, 땜납 패턴을 형성하여 땜납 캐리어 필름으로 하고, 이 땜납 캐리어 필름을, 기판의 솔더 레지스트 개구 부분에 플럭스를 도포한 후, 땜납 패턴이 패드에 접촉하도록 적층하고, 이것을 가열해 전사하는 방법이다.

한편, 인쇄법은, 패드에 상당하는 지점에 개구를 형성한 인쇄 마스크 (메탈 마스크) 를 기판에 탑재하고, 땜납 페이스트를 인쇄하여 가열 처리하는 방법이다. 이러한 땜납 범프를 형성하는 땜납으로서는, Sn/Ag 땜납, Sn/In 땜납, Sn/Zn 땜납, Sn/Bi 땜납 등을 사용할 수 있다.

이것에 의해, 휴대용 전자기기용 프린트 배선판이 얻어진다.

또, 패키지 기판으로서는, 베어 칩 실장이 플립칩에 의해 실시되는 것이라면, IC 칩이 실장되어 있고, IC 칩과 동일 면 상 또는, IC 칩의 반대 면 상에, 외부 단자가 배치된 것을 얻을 수 있다.

그 일례로서 패키지 기판에 사용되고, 땜납에 의해 IC 칩과 전자 부품 및 외부 단자를 형성하는 경우에는, IC 칩과 접속되는 땜납의 융점은, 외부 단자와 접속되는 땜납층의 융점보다 동일하거나 낮은 것이 바람직하다. 이것에 의해, 접속 단자와 기판의 접속성이 확보되기 쉬워진다.

또, 패키지 기판으로서는, 베어 칩 실장을 와이어 본딩으로 실시되는 것이라면, IC 칩이 실장되어 있고, IC 칩과 동일 면 상 또는, IC 칩의 반대 면 상에, 외부 단자가 배치된 것을 얻을 수 있다.

여기서, 상기 설명을 한 제조 방법 이외에도, 서브 트랙티브법, 세미 애디티브법, 풀 애디티브법 또는 이들 둘 이상 이상의 제법에 의해 제조된 기판에도 적용할 수 있다. 또, 도면에 있어서는 비아홀 (비관통공) 의 기판이었지만, 기판의 전층을 관통하는 스루홀 (관통공) 에서의 층간 접속을 전부 또는 일부로 실시한 기판이어도 된다.

발명을 실시하기 위한 최선의 형태

<제 1 실시 형태>

(실시예 1-1)

(1) 우선, 다층화 회로 기판을 구성하는 양면 회로 기판을 제작한다. 이 회로 기판은, 에폭시 수지를 유리 크로스로 함침시켜서 B 스테이지로 한 프리프레그 (30) 과 구리박 (32) 을 적층하고 가열 프레스함으로써 얻을 수 있는 양면 구리 라미네이트를 출발 재료로서 사용한다 (도 1(A)).

이 절연성 기재의 두께는 75㎛ , 구리박의 두께는 12㎛ 였다. 이 적층판 의 구리박으로서 12㎛ 보다 두꺼운 것을 사용하고, 에칭 처리에 의해 구리박의 두께 12㎛ 로 조정해도 된다 (도 1(B)).

(2) 구리박 (32) 을 갖는 양면 회로 기판에, 탄산 가스 레이저 조사를 실시하여, 구리박 (32) 및 절연성 기재 (30) 을 관통하여, 반대 면의 구리박 (32) 에 이르는 비아홀 형성용 개구 (34) 를 형성했다 (도 1(C)). 또한 그 개구내를 과망간산의 약액 처리에 의해 디스미어 처리했다.

이 실시예에 있어서는, 비아홀 형성용 개구의 형성에는, 히타치 비아사 제조의 고피크 단펄스 발진형 탄산 가스 레이저 가공기를 사용하고, 기재 두께 75㎛ 의 유리천 에폭시 수지 기재에, 구리박에 다이렉트로 레이저 빔을 조사하여 100구멍/초의 스피드로, 80㎛ 의 비아홀 형성용 개구 (34) 를 형성했다.

(3) 디스미어 처리를 끝낸 절연성 기재의 비아홀을 개구한 구리박면에, 이하와 같은 조건에서, 구리박을 도금 리드로 하는 전해 구리 도금 처리를 실시했다.

〔전해 도금액〕

황산 2.24 ㏖/ℓ

황산 구리 0.26 ㏖/ℓ

첨가제 A (반응 촉진제) 10.0 ml/ℓ

첨가제 B (반응 억제제) 10.0 ml/ℓ

〔전해 도금 조건〕

전류 밀도 1A/dm²

시간 65분

온도 22±2℃

첨가제 A 에 의해 비아홀 내의 전해 구리 도금막의 형성이 촉진되고, 반대로 첨가제 B 에 의해 주로 구리박 부분에 부착되어, 도금막의 형성이 억제된다. 또, 비아홀 내가 전해 구리 도금으로 충전되어, 구리박과 거의 동일한 높이가 되면, 첨가제 B 가 부착되므로, 구리박 부분과 동일하게 도금막의 형성이 억제된다. 이것에 의해, 개구 (34) 내에 전해 구리 도금 (36) 을 충전하고, 비아홀 부분과 구리박이 평탄화된 비아홀 (46) 을 형성했다 (도 1(D)).

또한, 구리박, 전해 도금막으로 이루어지는 도체층을 에칭에 의해, 두께를 조정해도 된다. 경우에 따라서는 선더 벨트 연마 및 버프 연마의 물리적 방법에 따라 도체층의 두께를 조정해도 된다.

(4) 상기 (3) 공정을 거친 절연 기재의 구리박 (32) 및 구리 도금 (36) 상에, 감광성 드라이 필름 에칭 레지스트 (38) 을 형성했다 (도 2(A)). 레지스트 (38) 의 두께는 15∼20㎛ 로 형성되어 도체 회로, 비아홀의 랜드, 노광ㆍ현상을 거쳐, 구리박 상에 레지스트의 비형성부를 형성했다. 레지스트의 비형성부에, 과산화 수소수/황산으로 이루어지는 에칭액에 의해, 에칭을 실시하고, 비형성부에 해당하는 구리 도금막 및 구리박이 제거된다.

(5) 그 후, 레지스트 (38) 을 알칼리 액에 의해 박리하고, 도체 회로 (42, 44) 및 비아홀 (46) 이 형성된다 (도 2(B)). 이것에 의해, 표리를 접속시키는 비아홀 (46) 이 있고, 그 비아홀과 도체 회로를 이루는 구리박 부분이 평탄화된 회로 기판을 얻을 수 있다. 이 후, 흑화 처리를 실시하고, 도체 회로 (42, 44) 상에 흑화층 (44B) 을 형성해도 된다 (도 2(C)).

(1)∼(5) 공정을 거쳐 얻어진 회로 기판 (30) 을 1 단위로서 (도 3(A)) , 이 기판 (30) 간에 프리프레그 등의 접착재층 (48) 을 사이에 두고, 프레스 조건 온도 80∼250℃, 압력 1.0∼5.0kgf/㎠ 에 의해 가열 프레스를 실시하고 적층하여 다층화선판 (10) 을 형성했다 (도 3(B))

(10) 다층화 기판 (10) 의 최상층 및 최하층에 위치하는 회로 기판의 표면에, 솔더 레지스트층을 형성했다. 필름화된 솔더 레지스트층을 부착하고, 또는 미리 점도가 조정된 바니시에 의해 도포함으로써 기판상에, 솔더 레지스트층을 20∼30㎛ 의 두께로 형성했다.

이어서, 70℃ 에서 20 분간, 100℃ 에서 30 분간의 건조 처리를 실시한 후, 크롬층에 의해 솔더 레지스트 개구부의 원 (円) 패턴 (마스크 패턴) 이 묘화된 두께 5㎜ 의 소다 라임 유리 기판을, 크롬층이 형성된 측을 솔더 레지스트층에 밀착시켜 1000mJ/㎠ 의 자외선으로 노광하여, DMTG 현상 처리했다. 또한, 120℃ 에서 1 시간, 150℃ 에서 3 시간의 조건으로 가열 처리하고, 패드 부분에 대응한 개구 (90a) 를 갖는 (개구경 200㎛) 솔더 레지스트층 (두께 20㎛) (90) 을 형성했다 (도 4(A)). 이 다층 프린트 배선판 (10) 의 평면도를 도 8(A) 에 나타낸다. 도 8(A) 중의 a-a단면이 도 4(A) 에 대응한다.

다층화 기판의 최상층 및 최하층에 위치하는 회로 기판의 표면에, 솔더 레지스트층을 형성하기 전에, 필요에 따라, 조화층을 형성한다.

(11) 솔더 레지스트층 상에 감광성 수지로 이루어지는 드라이 필름 형상이 된 마스크층을 형성한다. 필름화된 마스크층을 부착하고, 또는 미리 점도가 조정된 바니시에 의해 도포함으로써 솔더 레지스트층 상에, 마스크층을 10∼20㎛ 의 두께로 형성했다.

이어서, 80℃ 에서 30 분간의 건조 처리를 실시한 후, 마스크층의 비형성 패턴 (마스크 패턴) (52a) 이 묘화된 두께 5㎜ 의 소다 라임 유리 기판 (52) 을, 마스크층 (50α) 에 밀착시켜 800mJ/㎠ 의 자외선으로 노광하고 (도 4(B)), DMTG 현상 처리했다. 또한 120℃ 에서 1 시간의 조건으로 가열 처리하고, 내식층이 형성되지 않는 영역의 땜납 패드 (60B) 가 덮혀진 마스크층 형성부와, 내식층이 형성되는 영역의 땜납 패드 (60A) 가 노출된 마스크층의 비형성부로 이루어지는 마스크층 (두께 15㎛) (50) 을 형성했다 (도 4(C)). 이 다층 프린트 배선판 (10) 의 평면도를 도 8(B) 에 나타낸다. 도 8(B) 중의 b-b 단면이 도 4(C) 에 대응한다.

(12) 다음에, 솔더 레지스트층을 형성한 기판을, 황산 니켈 6.0g/ℓ, 차아인산 나트륨 25g/ℓ 로 이루어지는 pH=5 의 무전해 니켈 도금액에 40 분간 침지하여, 개구부 (90a) (땜납 패드 (60A)) 에 두께 4㎛ 의 니켈 도금층 (54) 를 형성했다 (도 5(A)).

또한 그 기판을, 시안화 금 칼륨 1.5g/ℓ, 시트르산 80g/ℓ 로 이루어지는 무전해 금 도금액에 80℃ 의 조건으로 600 초간 침지하고, 니켈 도금 (54) 층 상에 두께 0.05㎛ 의 금 도금층 (56) 을 형성하고, 니켈 도금층 (54) 과 금 도금층 (56) 으로 이루어진 내식금속층을 형성했다 (도 5(B)). 이 다층 프린트 배선판 (10) 의 평면도를 도 8(C) 에 나타낸다. 도 8(C) 중의 c-c 단면이 도 5(B) 에 대응한다.

이것에 의해, 마스크층 (50) 의 비형성부에 해당하는 땜납 패드 (60A) 에는, 니켈 (54) - 금 (56) 으로 이루어지는 내식층이 형성되었다. 그 후, 마스크층 (50) 을 알칼리 용액 등에 의해 박리하고, 내식층이 형성된 내식층 형성 땜납 패드 (60A) 와 내식층이 형성되어 있지 않은 내식층 비형성 땜납 패드 (60B) 가 혼재되어 있는 다층 프린트 배선판 (10) 을 얻었다. 내식층 비형성 땜납 패드 (60B) 에는, OPS 층 (58) 을 형성했다 (도 5(C)). 이 다층 프린트 배선판 (10) 의 평면도를 도 8(D) 에 나타낸다. 도 8(D) 중의 d-d 단면이 도 5(C) 에 대응한다.

(13) 또한, 최상층의 다층 회로 기판을 덮는 솔더 레지스트층의 개구로부터 노출되는 땜납 패드 (60A, 60B) 에 대해서, 융점 T2 가 약 183℃ 의 Sn/Pb 땜납으로 이루어지는 땜납 페이스트를 인쇄하여 183℃ 에서 리플로우함으로써, 땜납층 (96U, 96D) 을 형성했다 (도 6).

내식층이 형성되어 있지 않은 내식층 비형성 땜납 패드 (60B) 상의 땜납층 (96U, 96D) 에는, 주로, 콘덴서, 저항 등의 전자 부품 (92B) 으로 이루어지는 실장되고, 내식층 형성 땜납 패드 (60A) 상의 땜납층 (96U, 96D) 이 형성되어 있는 영역에는, 주로, 키패드 등의 외부 단자 (92A) 가 실장되었다 (도 7).

도 9 는, 실시예 1 의 제조 방법에 의해 제조한 휴대 전화용 다층 프린트 배선판의 평면도이다.

그 다층 프린트 배선판에 있어서는, 솔더 레지스트층 (90) 의 개구 (90a) 에, 땜납을 통하여 부품이 장착되는 땜납 패드 (60B) 와, 니켈층-금층으로 이루어지는 내식층이 형성되고 키패드의 단자를 구성하는 랜드 (60A) 가 형성되어 있다. 랜드 (60A) 는, 중심부 (60Ac) 와 외주의 링부 (60Ar) 로 이루어진다. 그 랜드 (60A) 의 상부에는, 가요성을 갖는 유지 부재에 의해 유지된 탄소 기둥 (도전 부재) 이 배치되고, 키 조작이 이루어졌을 때에, 탄소 기둥이 중심부 (60Ac) 와 링부 (60Ar) 를 전기 접속하도록 구성되어 있다.

(실시예 1-2)

실시예 1-1 의 내식층이 형성되어 있지 않은 땜납 패드에 OPS 층을 형성하지 않은 것 이외에는, 실시예 1-1 과 동일하게 한다.

(실시예 1-3)

실시예 1-1 의 내식층이 형성되는 땜납 패드에, 니켈-팔라듐-금으로 이루어지는 내식층을 형성한 것 이외에는, 실시예 1-1 과 동일하게 한다.

(실시예 1-4)

실시예 1-1 의 내식층이 형성되는 땜납 패드에, 단층의 금으로 이루어지는 내식층을 형성한 이외에는, 실시예 1-1 과 동일하게 한다.

(비교예 1-1)

비교예 1-1 에서는, 모든 땜납 패드에 내식층 (니켈-금) 으로 형성했다. 그 이외에는 실시예 1-1 과 동일하게 했다.

실시예 1 군과 비교예 1 에 있어서, 제조된 프린트 배선판에서 A 항목을 평가하고, 그 제조된 프린트 배선판을 케이스체에 수납하고 이하에 B, C 항목으로 평가하였다. 이 평가 결과를 도 10 중에 나타낸다.

1-A. 신뢰성 시험

히트 사이클 조건하 (130℃/3min. ⇔ -55℃/3min. 1 사이클로 했다.) 이 사이클 시험을 5000 사이클까지 실시하고, 500 사이클마다, 시험 종료 후, 2 시간 방치시킨 후에, 도통 (導通) 시험을 실시하고, 저항 변화율이 ±10% 를 초과하는 회로가, 측정한 회로의 50% 를 넘을 때까지의 사이클수를 비교했다.

1-B. 기동 시험

전원을 장치한 케이스체에 있어서, 전원을 넣고 나서 기동하는지의 여부를 판정했다.

전원을 넣고 나서 2 초 이내에 기동을 할 수 있었다:○

전원을 넣고 나서 10초 이내에 기동을 할 수 있었다:△

기동할 수 없었다: ×

1-C. 낙하 시험

1m 의 높이에 고정시킨 받침대에서, 액정 부분을 하향으로 하여, 자연 낙하시켰다. 이것을 1 회, 3 회, 5 회로 실시하고, 각각의 B 의 기동 시험을 실시했다.

상기 시험 결과로부터, 내식층을 형성하는 패드와 내식층을 형성하지 않은 패드를 사용함으로써 신뢰성을 얻을 수 있다. 또, 낙하시켰을 때의 기동성이 저하되기 어려워지는 것도 알 수 있었다.

<제 2 실시 형태>

도 1∼도 10 을 참조하여 상기 기술한 제 1 실시 형태에서는, 본 발명의 다층 프린트 배선판을 휴대 전화용 다층 프린트 배선판에 적용한 예를 들었다. 이에 대하여, 제 2 실시 형태에서는, 본 발명의 프린트 배선판을 IC 칩을 탑재하는 패키지 기판에 적용하고 있다.

(실시예 2-1-1)

제조 공정은, 실시예 1-1 과 동일하지만, 실시예 2-1-1 은 패키지 기판으로서 사용된다. 도 11(A) 에 IC 칩 탑재전의 패키지 기판 (70) 의 사시도를 나타내고, 도 11(B) 에 도 11(A) 의 B-B 단면을 나타내고, 도 11(C) 에 IC 칩 탑재 후의 패키지 기판 (70) 의 사시도를 나타내고, 도 11(D) 에 도 11(C) 의 D-D 단면을 나타내고 있다. 또, 도 12(A1) 은 IC 칩 탑재전의 패키지 기판 (70) 의 평면도를 나타내고, 도 12(B1) 는 이면도를 나타내고, 도 12(A2) 는 IC 칩 탑재 후의 패키지 기판 (70) 의 평면도를 나타내고, 도 12(B2) 는 이면도를 나타내고 있다.

도 11(A) 및 도 12(A1) 에 나타내는 바와 같이 패키지 기판 (70) 의 표면에는, 캐비티 (74) 가 형성되고, 캐비티 (74) 에는 본딩 패드 (72) 가 연장되어 있다. 도 11(B) 에 나타내는 바와 같이, 패키지 기판 (70) 은, 비아홀 (46) 이 형성된 기판 (30) 을 적층하여 이루어지고, 표면측의 본딩 패드 (72) 에는, 니켈층 (54), 금층 (56) 으로 이루어지는 내식층이 형성되고 있다. 이면층의 패드 (80) 에는, OPS 층 (58) 이 형성되어 있다. 도 11(C) 및 도 12(A2) 에 나타내는 바와 같이, IC 칩 (76) 이 캐비티 (74) 에 수용되어 IC 칩 (76) 과 본딩 패드 (72) 가 와이어 (금선) (78) 에 의해 접속된다. 도 11(D) 및 도 12(B2) 에서 나타내는 바와 같이, 이면측의 외부 단자인 범프 (내식층 비형성) (80) 에는, 땜납 (83) 을 통하여 접속핀 (82) 이 장착된다.

(실시예 2-1-2)

실시예 2-1-1 과 동일하게 표면에 와이어 본딩용 패드 (내식층 형성) (72), 이면에 외부 단자인 접속핀용 패드 (내식층 비형성) (80) 를 배치하지만, 패드 (80) 상에 OSP 층은 형성하지 않는다.

(실시예2-1-3)

실시예 2-1-1 과 동일하게 표면에 와이어 본딩용 패드 (내식층 형성) (72), 이면에 외부 단자인 접속핀용 패드 (내식층 비형성) (80) 를 배치하고, 패드 (80) 상에 OSP 층을 형성하지만, 본딩 패드 (내식층) (72) 에는, 니켈-금 또는 니켈-팔라듐-금을 형성한다.

(실시예 2-2-1)

실시예 2-1-1 과 동일하지만, 도 13(A1) 에 나타내는 바와 같이 표면에 와이어 본딩용 패드 (내식층 형성) (72) 와, 전자 부품 실장용 패드 (내식층 비형성) (86) 를 형성하고, 이면에 외부 단자인 접속핀용 패드 (내식층 비형성) (80) 를 배치하고, 전자 부품 실장용 패드 (86) 및 접속핀용 패드 (80) 상에 OSP 층을 형성한다. 또한, 도 13(A2) 에 나타내는 바와 같이 표면의 전자 부품 실장용 패드 (86) 에 전자 부품 (칩 콘덴서) (90) 을 실장하고, 이면의 패드 (80) 에 접속핀 (82) 을 장착한다.

(실시예 2-3-1)

실시예 2-1-1 과 동일하지만, 도 14(A1) 에 나타내는 바와 같이 표면에 와이어 본딩용 패드 (내식층 형성) (72) 과 함께 접속핀용 패드 (내식층 비형성) (80) 을 배치하고, 접속핀용 패드 (80) 에 OSP 층을 형성한다. 또한, 도 14(A1) 에 나타내는 바와 같이 표면에 IC 칩 (76) 을 탑재함과 함께, 패드 (80) 에 접속핀 (82) 을 장착한다.

(실시예 2-4-1)

실시예 2-1-1 과 동일하지만, 도 15(A1) 에 나타내는 바와 같이 표면에 플립칩용 패드 (내식층 형성) (88) 를 형성하고, 도 15(B1) 에 나타내는 바와 같이 이면에 외부 단자인 BGA 용의 패드 (내식층 비형성) (80) 로 배치하여, BGA 용 패드 (80) 상에 OSP 층을 형성한다. 또한, 도 15(A2) 에 나타내는 바와 같이 표면의 플립칩용 패드 (88) 를 통하여 IC 칩 (76) 을 탑재하고, 도 15 (B2) 에 나타내는 바와 같이 이면의 BGA 용 패드 (80) 상에 BGA (84) 를 형성한다.

(실시예 2-4-2)

실시예 2-4-1 과 동일하게 표면에 플립칩용 패드 (내식층 형성) (88) 를 형성하고, 이면에 외부 단자인 BGA 용 패드 (내식층 비형성) (80) 로 배치하지만, 패드 (80) 상에 OSP 층은 형성하지 않는다.

(실시예 2-4-3)

실시예 2-1-1 과 동일하게 표면에 플립칩용 패드 (내식층 형성) (88) 를 형성하고, 이면에 외부 단자인 BGA 용 패드 (내식층 비형성) (80) 을 배치하고, 패드 (80) 상에 OSP 층을 형성하지만, 플립칩용 패드 (내식층 형성) (88) 에는, 니켈-금 또는 니켈-팔라듐-금을 형성한다.

(실시예 2-5-1)

실시예 2-1-1 과 동일하지만, 도 16(A1) 에 나타내는 바와 같이 표면에 플립칩용 패드 (내식층 형성) (88) 과 전자 부품 실장용 패드 (내식층 비형성) (86) 를 형성하고, 이면에 BGA 용의 패드 (내식층 비형성) (80) 을 배치하고, 전자 부품 실장용 패드 (86) 및 BGA 용 패드 (내식층 비형성) (80) 상에 OSP 층을 형성한다. 또한, 도 16(A2) 에 나타내는 바와 같이 표면의 전자 부품 실장용 패드 (86) 에 전자 부품 (칩 콘덴서) (90) 을 실장하고, 이면의 BGA 용 패드 (80) 상에 BGA (84) 를 형성한다.

(실시예 2-6-1)

실시예 2-1-1 과 동일하지만, 도 17(A1) 에 나타내는 바와 같이 표면에 플립칩용 패드 (내식층 형성) (88) 와 함께 BGA용 패드 (내식층 비형성) (80) 을 배치하고, BGA용의 패드 (내식층 비형성) (80) 에 OSP 층을 형성한다. 또한, 도 17(A1) 에 나타내는 바와 같이 표면에 IC 칩 (76) 을 탑재함과 함께, 표면의 BGA 용 패드 (80) 상에 BGA (84) 를 형성한다.

(비교예 2-1)

비교예 2-1 에서는, 모든 패드 (80) 에 내식층 (니켈-금) 을 형성했다. 그 이외에는, 실시예 2-1-1 과 동일하게 했다.

(비교예 2-2)

비교예 2-2 에서는, 모든 패드 (80) 에 내식층 (니켈-금) 을 형성했다. 그 이외에는, 실시예 2-4-1 과 동일하게 했다.

실시예 2 군과 비교예 2 에 있어서, 제조된 프린트 배선판으로 2-A 항목을 평가하고, IC 칩이 실장된 프린트 배선판을 이하에 2-B, 2-C 항목으로 평가를 실시했다.

2-A. 프린트 배선판의 신뢰성 시험

히트 사이클 조건하 (130℃/3min. ⇔ -55℃/3min. 1 사이클로 했다.) 이 사이클 시험을 5000 사이클까지 실시하고, 500 사이클마다, 시험 종료 후, 2 시간 방치시킨 후에, 도통 시험으로 도통의 유무를 확인하고, 도통 없음이 확인된 사이클 수를 비교했다.

2-B. 실장 후의 도통 시험

베어 칩 실장과 외부 단자 배치 후에, 도통 시험을 랜덤하게 20 지점 실시하고, 저항 변화율이 ±10% 를 초과한 단자의 발생 유무를 확인했다.

또, 저항 변화율이 ±10% 를 초과한 외부 접속 단자 부근에서의 단면을 크로스컷을 실시하고, 현미경 (×200) 으로 그 패드를 관찰하여, 도체 회로 또는 땜납층의 크랙 유무를 확인했다.

2-C. 베어 칩 실장 후의 신뢰성 시험

히트 사이클 조건하 (130℃/3min. ⇔ -55℃/3min. 1 사이클로 했다.) 이 사 이클 시험을 5000 사이클까지 실시하고, 500 사이클마다, 시험 종료 후, 2 시간 방치시킨 후에, 도통 시험을 10 지점 실시하고, 저항 변화율이 ±10% 를 초과한 회로가, 5 지점 이상인지의 유무를 확인하여, 있는 것으로 확인된 사이클 수를 비교했다.

상기 시험 결과로부터, 내식층을 형성하는 패드와 내식층을 형성하지 않은 패드를 이용함으로써 신뢰성을 얻을 수 있다. 또한, 낙하시켰을 때의 기동성이 저하되기 곤란해지는 것도 알 수 있었다.

도면의 간단한 설명

도 1 은 본 발명의 실시예 1 의 다층 프린트 배선판의 제조 방법을 나타내는 공정도이다.

도 2 는 실시예 1 의 다층 프린트 배선판의 제조 방법을 나타내는 공정도이다.

도 3 은 실시예 1 의 다층 프린트 배선판의 제조 방법을 나타내는 공정도이다.

도 4 는 실시예 1 의 다층 프린트 배선판의 제조 방법을 나타내는 공정도이다.

도 5 는 실시예 1 의 다층 프린트 배선판의 제조 방법을 나타내는 공정도이다.

도 6 은 실시예 1 에 관련되는 다층 프린트 배선판의 단면도이다.

도 7 은 부품이 실장된 상태를 나타내는 도 6 의 다층 프린트 배선판의 단면 도이다.

도 8 은 제 1 실시 형태의 다층 프린트 배선판의 제조 방법을 나타내는 평면도이다.

도 9 는 제 1 실시 형태의 휴대 전화용으로 적용한 프린트 배선판의 평면도이다.

도 10 은 실시예 1 및 비교예 1 평가 결과를 나타내는 도표이다.

도 11(A) 는 IC 칩 탑재전의 실시예 2-1-1 에 관련되는 패키지 기판의 사시도이고, 도 11(B) 는 도 11(A) 의 B-B 단면도이고, 도 11(C) 는 IC 칩 탑재 후의 패키지 기판의 사시도이고, 도 11(D) 는 도 11(C) 의 D-D 단면도이다.

도 12(A1) 은 IC 칩 탑재전의 실시예 2-1-1 에 관련되는 패키지 기판의 평면도이고, 도 12(B1) 은 이면도이고, 도 12(A2) 는 IC 칩 탑재 후의 패키지 기판의 평면도이고, 도 12(B2) 는 이면도이다.

도 13(A1) 은 IC 칩 탑재전의 실시예 2-2-1 에 관련되는 패키지 기판의 평면도이고, 도 13(B1) 은 이면도이고, 도 13(A2) 는 IC 칩 탑재 후의 패키지 기판의 평면도이고, 도 13(B2) 는 이면도이다.

도 14(A1) 은 IC 칩 탑재전의 실시예 2-3-1 에 관련되는 패키지 기판의 평면도이고, 도 14(B1) 은 이면도이고, 도 14(A2) 는 IC 칩 탑재 후의 패키지 기판의 평면도이고, 도 14(B2) 는 이면도이다.

도 15(A1) 은 IC 칩 탑재전의 실시예 2-4-1 에 관련되는 패키지 기판의 평면도이고, 도 15(B1) 은 이면도이고, 도 15(A2) 는 IC 칩 탑재 후의 패키지 기판의 평면도이고, 도 15(B2) 는 이면도이다.

도 16(A1) 은 IC 칩 탑재전의 실시예 2-5-1 에 관련되는 패키지 기판의 평면도이고, 도 16(B1) 은 이면도이고, 도 16(A2) 는 IC 칩 탑재 후의 패키지 기판의 평면도이고, 도 16(B2) 는 이면도이다.

17(A1) 은 IC 칩 탑재전의 실시예 2-6-1 에 관련되는 패키지 기판의 평면도이고, 도 17(B1) 은 이면도이고, 도 17(A2) 은 IC 칩 탑재 후의 패키지 기판의 평면도이고, 도 17(B2) 은 이면도이다.

도 18 은, 실시예 2 및 비교예 2의 평가 결과를 나타내는 도표이다.

Claims (13)

1. 표층에 도체 회로가 형성되고, 그 도체 회로를 덮는 솔더 레지스트층이 형성되고, 도체 회로의 일부를 노출시키는 그 솔더 레지스트의 복수의 개구에 의해 복수의 땜납 패드가 형성되고, 그 도체 회로의 표층에 내식층이 형성된 다층 프린트 배선판에 있어서,

   상기 땜납 패드에는, 내식층이 형성된 내식층 형성 땜납 패드와 내식층이 형성되지 않은 내식층 비형성 땜납 패드가 혼재하는, 다층 프린트 배선판.
2. 비아홀에 의해 층간 접속이 이루어지고, 그 비아홀 내에 도체층이 충전되어 적어도 2 층 이상 적층되고, 표층에 솔더 레지스트층이 형성되고, 도체 회로의 일부를 노출시키는 그 솔더 레지스트의 복수의 개구에 의해 복수의 땜납 패드가 형성되고, 그 도체 회로의 표층에 내식층이 형성된 다층 프린트 배선판에 있어서,

   상기 땜납 패드에는, 내식층이 형성된 내식층 형성 땜납 패드와 내식층이 형성되지 않은 내식층 비형성 땜납 패드가 혼재하는, 다층 프린트 배선판.
3. 제 1 항 또는 제 2 항에 있어서,

   상기 내식층 형성 땜납 패드는 주로 외부용 단자인, 다층 프린트 배선판.
4. 제 1 항 또는 제 2 항에 있어서,

   상기 내식층 형성 땜납 패드는 주로 베어 칩 실장을 실시하는 패드인, 다층 프린트 배선판.
5. 제 1 항 또는 제 2 항에 있어서,

   상기 내식층 비형성 땜납 패드는 주로 전자 부품 실장용 단자인, 다층 프린트 배선판.
6. 제 1 항 또는 제 2 항에 있어서,

   상기 내식층 비형성 땜납 패드는 주로 외부 접속용 단자인, 다층 프린트 배선판.
7. 제 1 항 또는 제 2 항에 있어서,

   상기 내식층 비형성 땜납 패드 상에는 OSP 층이 형성되어 있는, 다층 프린트 배선판.
8. 표층의 도체 회로가 덮이는 솔더 레지스트층이 형성되고, 도체 회로의 일부를 노출시키는 그 솔더 레지스트의 복수의 개구에 의해 복수의 땜납 패드가 형성되고, 그 도체 회로의 표층에 내식층이 형성된 다층 프린트 배선판의 제조 방법에 있어서, 적어도 (a)∼(e) 의 공정을 거치는 것을 특징으로 하는 다층 프린트 배선판의 제조 방법:

   (a) 도체 회로를 갖는 프린트 배선의 표층에 솔더 레지스트를 형성하는 공정;

   (b) 솔더 레지스트를 노광ㆍ현상 또는 레이저 개구에 의해 땜납 패드를 형성하는 공정;

   (c) 땜납 패드가 형성된 솔더 레지스트층 상에, 그 땜납 패드를 덮는 마스크층을 형성하는 공정;

   (d) 상기 마스크층이 비형성된 땜납 패드에, 내식층을 형성하는 공정;

   (e) 마스크 레지스트층을 박리하고, 내식층이 형성된 내식층 형성 땜납 패드와 내식층이 형성되지 않은 내식층 비형성 땜납 패드가 혼재한 복수의 땜납 패드를 얻는 공정.
9. 제 8 항에 있어서,

   상기 (c) 공정에서는, 마스크층으로 덮는 땜납 패드는 주로 외부용 단자인, 다층 프린트 배선판의 제조 방법.
10. 제 8 항에 있어서,

    상기 (c) 공정에서는, 마스크층으로 덮는 땜납 패드는 주로 C4 용 땜납 패드인, 다층 프린트 배선판의 제조 방법.
11. 제 8 항에 있어서,

    상기 마스크층은, 노광ㆍ현상 또는 레이저 개구를 거쳐, 내식층 비형성 땜납 패드를 덮는, 다층 프린트 배선판의 제조 방법
12. 제 8 항에 있어서,

    상기 (e) 공정 후, 상기 내식층 비형성 땜납 패드 상에 OSP 층을 형성하는 공정을 구비하는, 다층 프린트 배선판의 제조 방법.
13. 표층에 도체 회로가 형성되고, 그 도체 회로를 덮는 솔더 레지스트층이 형성되고, 그 솔더 레지스트의 복수의 개구에 의해 도체 회로의 일부가 노출된 다층 프린트 배선판에 있어서,

    상기 도체 회로의 노출부에, 내식층이 형성된 내식층 형성 노출부와 내식층이 형성되지 않은 내식층 비형성 노출부가 혼재하는, 다층 프린트 배선판.

Images