JP3922995B2 - 半導体実装用プリント配線板およびその製造方法 - Google Patents

半導体実装用プリント配線板およびその製造方法 Download PDF

Info

Publication number
JP3922995B2
JP3922995B2 JP2002294413A JP2002294413A JP3922995B2 JP 3922995 B2 JP3922995 B2 JP 3922995B2 JP 2002294413 A JP2002294413 A JP 2002294413A JP 2002294413 A JP2002294413 A JP 2002294413A JP 3922995 B2 JP3922995 B2 JP 3922995B2
Authority
JP
Japan
Prior art keywords
wiring board
printed wiring
plating
terminals
connection terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002294413A
Other languages
English (en)
Other versions
JP2004134418A (ja
Inventor
松本規雄
桑原直樹
山本邦彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui Chemicals Inc
Original Assignee
Mitsui Chemicals Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui Chemicals Inc filed Critical Mitsui Chemicals Inc
Priority to JP2002294413A priority Critical patent/JP3922995B2/ja
Publication of JP2004134418A publication Critical patent/JP2004134418A/ja
Application granted granted Critical
Publication of JP3922995B2 publication Critical patent/JP3922995B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、半導体チップを実装するためのプリント配線板に関し、さらに詳しくは、半導体チップをハンダによるフリップチップ実装するためのプリント配線板に関する。
【0002】
【従来の技術】
電子部品を保持し、その端子を電気的に接続するためにプリント配線板が用いられる。プリント配線板の片方の面に部品を実装する端子があり、反対の面から他のプリント配線板に接続する端子があるプリント配線板であって、このプリント配線板は少なくとも2つの導体層と、少なくとも1つの絶縁層と、前記絶縁層のうち1つ以上を貫通して複数の導体層を電気的に接続する中空あるいは内部が導体で満たされている導体柱とからなる。最外層となる導体層には、電子部品と接続するための端子があり、端子を除いた部分は樹脂皮膜で絶縁・保護されている。プリント配線板の端子はパッドと呼ばれる。パッドと電子部品の端子とを電気的に接続するためにハンダが使用される場合が多い。
【0003】
電子部品として半導体チップを、直接、プリント配線板に実装する工法がある。この場合、半導体チップの外周付近に端子を1列に配列し、プリント配線板のパッドと金ワイヤで接続するのが主流である。このようにして得られた半導体チップを実装されたプリント配線板は、半導体デバイスとして、マザーボードと呼ばれるプリント配線板に実装される。
【0004】
最近、多機能化に伴い端子数が増加する傾向にあり、外周部の端子の間隔が狭くなってきている。金ワイヤの接合には100μm程度の間隔が必要であるため、端子数に限界がある。
【0005】
そこで、多端子の場合には、半導体チップの端子とプリント配線板のパッドを対向させてハンダで接続する工法が有利である。この工法をフリップチップ実装と呼ぶ。フリップチップ実装の場合、プリント配線板のパッドにあらかじめハンダによる突起(ハンダバンプ)を形成しており、半導体チップの端子に突き当てて、ハンダ付けする。端子を半導体チップの全面に配置することができるため、同一のチップ寸法に対して金ワイヤで実装する場合よりも多くの端子を配置できる。
【0006】
さて、プリント配線板にハンダバンプを形成する際に、ハンダの濡れ性を向上させるため、パッド表面に金メッキによる表面保護膜を形成しておく必要がある。表面保護膜がない場合、パッド表面が酸化し、濡れ性が劣化するため、ハンダバンプとパッドの接合強度が低く、接続不良となる恐れがある。
【0007】
半導体チップを実装した後、半導体チップの端子面を保護する目的で、半導体チップとプリント配線板の隙間に樹脂を流し込み、硬化させる。また、半導体チップ実装面と反対の面にはハンダボールが実装される。ハンダボールはマザーボードと接続するための端子となる。
【0008】
前記金メッキは、詳しくは、電解ニッケルメッキと電解金メッキの積層構造になっている。電解メッキをパッド表面に析出させるために、工程途中のプリント配線板では、すべてのパッドはバス配線と呼ばれる配線を通して短絡されている。メッキ液にプリント配線板を浸漬し、バス配線を通して通電することにより、パッド表面で電解反応を起こし、ニッケルメッキ皮膜および金メッキ皮膜を形成する。バス配線は最終工程においてNC加工などにより、プリント配線板の端部で切断される。しかしながら、バス配線はパッドと接続されたままであるため、アンテナとして作用し、電気信号が放射・吸収されることによる誤動作の原因となる場合がある。
【0009】
そこで、電解金メッキのかわりに無電解フラッシュ金メッキを施す方法がある。無電解フラッシュ金メッキの場合、パッドの表面にパラジウムなどの触媒となる物質を付着させ、次に、次亜リン酸などの助剤を含むニッケルメッキ液に浸漬することによりニッケルメッキを析出させる。このとき、ニッケルメッキ皮膜には助剤に含まれるリンが一緒に析出する。次に金メッキ液に浸漬し、ニッケルメッキの表面に金メッキを析出させる。この反応は、ニッケルと金イオンの置換反応であるため、表面のみで反応が起こり、0.02μm〜0.07μm程度の薄い皮膜が得られる。
【0010】
バス配線が不要なため、信号配線の密度を向上することができる。端子数が300を超える場合には、ほとんどのプリント配線板でフラッシュ金メッキが採用されている。また、半導体デバイスの動作周波数が高くなり、バス配線による電気特性の劣化が問題になる場合にも、無電解フラッシュ金メッキが採用される。
【0011】
【発明が解決しようとする課題】
ハンダボールはマザーボードとの接続に使用されるが、半導体デバイス実装後に交換のため取り外したり、樹脂充填ノズルの挿入スペースをデバイス周辺に確保しにくいなどの制約があり、半導体デバイスとマザーボードのあいだに樹脂を充填することはまれである。そのため、落下による衝撃や実使用での冷熱サイクルに起因して、接続不良が発生する。
【0012】
すなわち、本発明は、無電解ニッケルメッキに起因するハンダボールの接続不良を解決し、冷熱によるハンダバンプの脆弱化がなく、また、ハンダボールとの接合信頼性強度が高いプリント配線板を得ることを目的とする。
【0013】
【課題を解決するための手段】
前記の課題を解決するため、プリント配線板の半導体チップを実装する面(以下、A面)に無電解フラッシュ金メッキを施し、ハンダボールを実装する面(B面)には電解金メッキを施し、また、いずれの導体層にもバス配線のないプリント配線板を発明した。
【0014】
すなわち本発明は、少なくとも2つの導体層と少なくとも1つの絶縁層からなり、前記導体層のうち最外層にある2つの導体層はそれぞれ少なくとも1つの接続端子があり、これらの接続端子は少なくとも1つの絶縁層を貫通する導体により電気的に接続されているプリント配線板において、前記接続端子のうち半導体チップを実装する面(A面)にある接続端子は銅/無電解ニッケルメッキ/無電解フラッシュ金メッキで構成され、ハンダボールを実装する面(B面)にある接続端子は銅/電解ニッケルメッキ/電解金メッキで構成されており、プリント配線板の基板の端部から露出する配線がないことを特徴とするプリント配線板である。
【0015】
本発明によれば、ハンダボールとの接合部においてはリンの濃化層に起因した接続不良が起こらず、さらにはバス配線がないため、高速信号を取り扱う場合であっても信号の劣化に伴う誤動作がおこらないプリント配線板を提供することができる。
【0016】
このようなプリント配線板は次のようにして製造することができる。少なくとも2つの導体層と少なくとも1つの絶縁層からなり、前記導体層のうち最外層にある2つの導体層はそれぞれ少なくとも1つの接続端子があり、これらの接続端子は絶縁層を貫通する導体により電気的に接続されているプリント配線板において、前記接続端子のうちハンダボールを実装する面(B面)にある接続端子を半導体チップを実装する面(A面)にある接続端子よりも先に形成し、前記A面をメッキレジストで被覆したうえで前記A面から通電して前記B面の接続端子に電解ニッケルメッキおよび電解金メッキを析出させ、次に前記A面の接続端子を形成し、前記B面をメッキレジストで被覆した上で前記A面の接続端子に無電解ニッケルメッキおよび無電解フラッシュ金メッキを析出させる。
【0017】
【発明の実施の形態】
次に、図にしたがって、本発明の実施に関わるプリント配線板およびその製造方法を説明する。ここでは両面板について説明するが、4層以上の多層板やビルドアップ基板についても同様の製造方法で作製することができる。
【0018】
図1は、絶縁基板102の両面にパターニングされた銅箔103、105からなる接続端子106,107が形成されており、両面の接続端子は絶縁基板を貫通する導体層108で電気的に接続されている。接続端子106には、銅箔103の上に無電解ニッケルメッキ/無電解フラッシュ金メッキ2層602が形成され、接続端子107には銅箔105の上に電解ニッケルメッキ/電解金メッキ2層403が形成されている。接続端子107にハンダボールを、接続端子106に半導体チップを実装すればよい。
【0019】
無電解ニッケルメッキの皮膜にはリンが含有されており、電解ニッケルメッキに比較して脆弱であるという問題がある。半導体チップの実装については半導体チップとプリント配線板の間に樹脂が充填されており、半導体チップとプリント配線板は固着しているため、無電解ニッケルの脆弱性に起因する問題はほとんど起こらない。
【0020】
以下に製造方法を説明する。
(1)穴あけ・銅メッキ
図2(a)に断面を示す厚さが0.2mmの絶縁板102の両面に厚さが12μmの銅箔103を張り合わせた銅張り積層板101(三井化学製 BN300S)に、ドリルで直径0.2mmの穴をあけ、銅箔表面及び穴の内壁に膜厚が約15μmの銅メッキを施す。その後、穴の内部にエポキシ樹脂104(山栄化学製 PHP400-DC-5-4)を充填し、硬化させる(図2(b))。
【0021】
(2)B面回路形成
(1)で得た基板の両面に感光性ドライフィルム201(旭化成製 AQ2575)を圧着し(図2(c))、半導体チップ実装面(A面)は全面露光し、ハンダボール実装面(B面)は配線パターンを描画したマスクフィルムを重ねて露光する。この基板を現像・エッチングしたのち、ドライフィルムを剥離する。A面は銅が全面に残り、B面は配線が形成された基板となる(図2(d))。
【0022】
(3)B面ソルダーレジスト形成
B面に感光性ソルダーレジストインク301(太陽インキ製 PSR4000-AUS5)を塗布し、オーブンで溶剤成分を除去した後、パッドパターンを描画したマスクフィルム302を重ねて露光する(図3(a))。現像・熱硬化することによりソルダーレジスト皮膜を得る(図3(b))。
【0023】
(4)B面電解金メッキ
A面を耐金メッキ性ドライフィルム401(旭化成製 AQ5085)で被覆し、A面402から通電しつつ(図3(c))、電解ニッケルメッキ液、電解金メッキ液にそれぞれ浸漬し、電解ニッケルメッキ/電解金メッキ2層403からなる被膜を得る。そののち、ドライフィルムを剥離する(図3(d))。
【0024】
(5)A面回路形成・ソルダーレジスト形成
両面に感光性ドライフィルム201(旭化成製 AQ2575)を圧着し、半導体チップ実装面(A面)は配線パターンを描画したマスクフィルムを重ねて露光し、ハンダボール実装面(B面)は全面露光する(図4(a))。この基板を現像・エッチングしたのち、ドライフィルムを剥離する。
次にA面に感光性ソルダーレジストインク301(太陽インキ製 PSR4000-AUS5)を塗布し、オーブンで溶剤成分を除去した後、パッドパターンを描画したマスクフィルム302を重ねて露光する(図4(b))。現像・熱硬化することにより開口部を有するソルダーレジスト皮膜を得る(図4(c))。
【0025】
(6)A面無電解フラッシュ金メッキ
B面を耐無電解フラッシュ金メッキ性ドライフィルム601(日立化成製 H-8050)で被覆し(図5(a))、無電解ニッケルメッキ液および無電解フラッシュ金メッキ液に浸漬し、無電解ニッケルメッキ/無電解フラッシュ金メッキ2層602を得る(図5(b))。その後、ドライフィルムを剥離し、半導体チップを実装する寸法にNCルーターで切断する。
【0026】
以上の工程により、半導体チップ実装面には無電解フラッシュ金メッキ、ハンダボール実装面には電解金メッキを形成し、また、バス配線のないプリント配線板を製造した。
【0027】
比較例として、両方の面とも電解金メッキを使用したプリント配線板(比較例1)と両方の面とも無電解フラッシュ金メッキを使用したプリント配線板(比較例2)を作製した。これらのプリント配線板を次の項目にしたがって評価した。
【0028】
<隣接した端子での雑音電圧>
隣接した2つの端子において、1つの端子に1GHz、3.3Vpkの矩形波信号を入力し、もう一方の端子に発生する電圧を測定した。比較例1の場合、これらの端子からは電解メッキのために平行にバス配線が配置されており、バス配線の長さは15.7mm、2つのバス配線の距離は平均して50μmとした。
【0029】
<ハンダボールのせん断強度>
直径0.6mmのパッドに直径0.8mmのハンダボールを実装し、シェアテスタ(Dage社製 PC-2400)でせん断強度を測定した。15点を測定し、平均値および最小値で判定する。
上記の評価結果を表にまとめた。
【0030】
【表1】
Figure 0003922995
【0031】
( )は、不合格部分
【0032】
【発明の効果】
ハンダによるフリップチップ接合を行った場合、冷熱によるハンダバンプの脆弱化がなく、また、ハンダボールとの接合信頼性強度が高いプリント配線板を得ることができる。また低ノイズのプリント配線板が得られた。
【図面の簡単な説明】
【図1】 本発明のプリンタ配線板の断面を示す図。
【図2】 本発明のプリント配線板の製造工程の1部を示す図。
【図3】 本発明のプリント配線板の製造工程の1部を示す図。
【図4】 本発明のプリント配線板の製造工程の1部を示す図。
【図5】 本発明のプリント配線板の製造工程の1部を示す図。
【符号の説明】
101・・ 積層板 102・・ 絶縁基板
103,105 ・・ 銅箔 106,107・・ 接続端子
201・・ 感光性ドライフィルム 301・・ ソルダーレジストインク
302・・ マスクフィルム 404,601・・ ドライフィルム
403・・ 電解ニッケルメッキ/電解金メッキ2層
602・・ 無電解ニッケルメッキ/無電解フラッシュ金メッキ2層

Claims (2)

  1. 少なくとも2つの導体層と少なくとも1つの絶縁層からなり、前記導体層の
    うち最外層にある2つの導体層はそれぞれ少なくとも1つの接続端子があり、これらの接続端子は少なくとも1つの絶縁層を貫通する導体により電気的に接続されているプリント配線板において、前記接続端子のうち半導体チップを実装する面にある接続端子は銅/無電解ニッケルメッキ/無電解フラッシュ金メッキで構成され、ハンダボールを実装する面にある接続端子は銅/電解ニッケルメッキ/電解金メッキで構成されており、プリント配線板の基板の端部から露出する配線がないことを特徴とするプリント配線板。
  2. 少なくとも2つの導体層と少なくとも1つの絶縁層からなり、前記導体層のうち最外層にある2つの導体層はそれぞれ少なくとも1つの接続端子があり、これらの接続端子は絶縁層を貫通する導体により電気的に接続されているプリント配線板において、前記接続端子のうちハンダボールを実装する面(B面)にある接続端子を半導体チップを実装する面(A面)にある接続端子よりも先に形成し、前記A面をメッキレジストで被覆したうえで前記A面から通電して前記B面の接続端子に電解ニッケルメッキおよび電解金メッキを析出させ、次に前記A面の接続端子を形成し、前記B面をメッキレジストで被覆した上で前記A面の接続端子に無電解ニッケルメッキおよび無電解フラッシュ金メッキを析出させることを特徴とするプリント配線板の製造方法。
JP2002294413A 2002-10-08 2002-10-08 半導体実装用プリント配線板およびその製造方法 Expired - Fee Related JP3922995B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002294413A JP3922995B2 (ja) 2002-10-08 2002-10-08 半導体実装用プリント配線板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002294413A JP3922995B2 (ja) 2002-10-08 2002-10-08 半導体実装用プリント配線板およびその製造方法

Publications (2)

Publication Number Publication Date
JP2004134418A JP2004134418A (ja) 2004-04-30
JP3922995B2 true JP3922995B2 (ja) 2007-05-30

Family

ID=32284957

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002294413A Expired - Fee Related JP3922995B2 (ja) 2002-10-08 2002-10-08 半導体実装用プリント配線板およびその製造方法

Country Status (1)

Country Link
JP (1) JP3922995B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7626829B2 (en) 2004-10-27 2009-12-01 Ibiden Co., Ltd. Multilayer printed wiring board and manufacturing method of the multilayer printed wiring board

Also Published As

Publication number Publication date
JP2004134418A (ja) 2004-04-30

Similar Documents

Publication Publication Date Title
JP3670917B2 (ja) 半導体装置及びその製造方法
US8177577B2 (en) Printed wiring board having a substrate with higher conductor density inserted into a recess of another substrate with lower conductor density
KR101131759B1 (ko) 다층프린트배선판
US8686300B2 (en) Printed wiring board and method for manufacturing the same
US8710374B2 (en) Printed wiring board with reinforced insulation layer and manufacturing method thereof
US7595454B2 (en) Method of making a circuitized substrate with enhanced circuitry and electrical assembly utilizing said substrate
JP4133560B2 (ja) プリント配線基板の製造方法およびプリント配線基板
US20100044845A1 (en) Circuit substrate, an electronic device arrangement and a manufacturing process for the circuit substrate
US20100108371A1 (en) Wiring board with built-in electronic component and method for manufacturing the same
US20090236128A1 (en) Printed wiring board with resin complex layer and manufacturing method thereof
JP2001036253A (ja) 多層配線回路基板及びその製造方法
US20100236822A1 (en) Wiring board and method for manufacturing the same
US8546922B2 (en) Wiring board
TW201444440A (zh) 配線基板及其製造方法
JP2005183466A (ja) 多層プリント配線板
JP4315580B2 (ja) プリント配線板及びプリント配線板の製造方法
JP3922995B2 (ja) 半導体実装用プリント配線板およびその製造方法
KR101523840B1 (ko) 프린트 배선판 및 프린트 배선판의 제조 방법
JP2003198146A (ja) 多層配線基板およびこれを用いた電子装置
JP4437361B2 (ja) プリント配線板及びプリント配線板の製造方法
JPH11274734A (ja) 電子回路装置およびその製造方法
JP4814129B2 (ja) 部品内蔵配線基板、配線基板内蔵用部品
KR100688697B1 (ko) 패키지 기판의 제조방법
JPH10200264A (ja) 多層プリント配線板およびその製造方法
JP2003046244A (ja) 多層配線基板及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050715

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061003

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061226

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070220

R150 Certificate of patent or registration of utility model

Ref document number: 3922995

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110302

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110302

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120302

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120302

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130302

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130302

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140302

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees