JP2002083926A - 半導体チップ実装用回路基板とその製造方法および多層化回路基板 - Google Patents

Abstract

(57)【要約】 【課題】 実装半導体チップ間の距離の短縮化を図り、
配線の抵抗やインダクタンスに起因する不具合をなくし
て、高速で遅延なく電気信号を伝達すること。 【解決手段】 ＩＣチップ等の半導体チップ４２を実装
可能な実装用バンプ２２ａと、他のプリント基板との電
気的接続を図る接続用バンプ２２ｂとの二種類の導電性
バンプを絶縁性基材１０の同じ表面側に形成し、これら
の導電性バンプ２２ａと２２ｂとを接続する導体回路４
０を絶縁性基材１０の他の表面に設けてなる半導体チッ
プ実装回路基板とその製造方法ならびに半導体チップ実
装回路基板を他の片面回路基板と積層した多層化回路基
板を提供する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体チップを実
装するに好適な回路基板とその製造方法および多層化回
路基板に関するものである。

【０００２】

【従来の技術】最近、ＩＣチップの高密度実装化に対応
するために、ＩＣチップを基板内に埋め込み積層する技
術が提案されている。例えば、特開平９−２１９４９０
号公報、特開平１０−１３５２６７号公報、及び特開平
１０−１６３４１４号公報には、そのような積層パッケ
ージが開示されている。このような従来技術では、ＴＳ
ＯＰ（Thin Small Outline Package）、ＴＣＰ（Tape C
arrier Package）、ＢＧＡ（Ball Grid Array）等のＩ
Ｃパッケージを一層毎に組み立てた後に、複数のＩＣパ
ッケージを積層する。このとき、各層間は、予め各パッ
ケージに設けた外部接続用の端子を介して接続される。
しかしながら、このような従来技術では、多くの製造工
程を経なければならないことから、加工コストの増加を
招いていた。

【０００３】図５および図６は、上記従来技術により製
造された積層パッケージを示している。図５は、樹脂で
モールドされたパッケージを積層したものを示し、ま
た、図６(a)は、図５に示すモジュール基板の側面図、
図６(b)は同じく平面図である。これらのＩＣパッケー
ジ１００Ａ，１００Ｂには、ＩＣ実装部１０６と、その
上面に実装されたＩＣチップ１０２と、ＩＣチップ１０
２と外部部品とを接続するリード１０１と、ＩＣチップ
１０２とリード１０１とを樹脂内部で接続するボンディ
ングワイヤ１０３とが設けられている。また、ＩＣチッ
プ１０２を含む所定の領域は、樹脂体１０４により被覆
されている。このような構造のＩＣパッケージ１００Ａ
の上側には、他のＩＣパッケージ１００Ｂが積層された
状態とされて、基板１０５に実装されている。

【０００４】

【発明が解決しようとする課題】ところで、上記のＩＣ
パッケージ１００Ａ，１００Ｂを厚さ方向に積み重ね
て、基板１０５に実装しようとすると、樹脂体１０４の
厚みのために総モジュール厚が厚くなってしまうという
問題がある。また、ＩＣパッケージ１００Ａ，１００Ｂ
を横方向に基板１０５に実装する場合には、総モジュー
ルが大きくなるという問題がある。さらに、上下のパッ
ケージ１００Ａ，１００Ｂは、それぞれのリード１０１
によって基板１０５に接続されているので、パッケージ
１００Ａ，１００Ｂの積層時に位置ずれが生じると、リ
ード１０１間が短絡してしまうおそれがあった。

【０００５】ＩＣカードや携帯電話等の電子機器の小型
化に伴い、ＩＣパッケージに対しても、更なる高密度化
と薄型化が要求されている現在、上記従来技術では、十
分な高密度・薄型化を図ることは困難である。

【０００６】このような問題を解決するためには、ＩＣ
チップ１０２を樹脂体１０４でモールドする構成を変更
し、例えばプリント基板を積層しながらその層間にＩＣ
チップを実装するという技術も検討されている。しかし
ながら、そのような構成を採用した場合には、プリント
基板の表裏両面に導電性バンプ（プリント基板間の接続
用および、ＩＣチップ実装用）を形成することが必要と
なる。現在のところ、そのようなプリント基板を製造す
るには、高価な電着法を利用することが考えられるが、
そのような方法ではＩＣパッケージの製造コストが上昇
してしまい、経済的ではないという問題があった。

【０００７】そこで、本発明は、従来技術が抱える上記
問題点に鑑みてなされたものであり、その目的とすると
ころは、ＩＣパッケージの高密度・薄型化を図るため
に、ＩＣ等の半導体チップとの電気的接続を確実に行う
ことができるとともに、半導体チップから引き出された
配線をさらに積層化することができるような構造を有す
る半導体チップ実装用の回路基板を提供することにあ
る。

【０００８】本発明の他の目的は、半導体チップ実装用
の回路基板を安価に製造できる方法を提案することにあ
る。

【０００９】本発明のさらに他の目的は、半導体チップ
が実装された回路基板を積層し、一括して加熱プレスす
ることによって得られる多層化回路基板を提供すること
にある。

【００１０】

【課題を解決するための手段】そこで、本発明者らは、
上掲の目的を実現するために鋭意研究した結果、絶縁性
基材の一方の表面には導体回路を形成するとともに、絶
縁性基材の他方の表面から導体回路に達する非貫通孔に
導電性物質を充填してなるバイアホールを形成し、その
バイアホールの直上に位置して、半導体チップとの接続
を図るための実装用バンプと他のプリント基板との接続
を図るための接続用バンプとの二種類の導電性バンプ
を、絶縁性基材の所定領域内に突設させて形成した回路
基板は、適切な他の積層用回路基板との積層化が可能で
あることを知見し、以下の内容を要旨構成とする本発明
に想到した。すなわち、

【００１１】（１）本発明の半導体チップ実装用の回路
基板は、絶縁性基材の一方の表面に形成された導体回路
と、絶縁性基材の他方の表面から前記導体回路に達する
非貫通孔内に充填された導電性物質からなるバイアホー
ルと、そのバイアホールの直上に位置してバイアホール
に電気的に接続され、かつ前記絶縁性基材の他方の表面
から突出する導電性バンプとを有する回路基板におい
て、前記絶縁性基材の他方の表面側には、そのほぼ中央
部に半導体チップを実装するための実装領域を有すると
ともに、その実装領域の外側には他の回路基板との電気
的な接続を行う周辺接続領域を有しており、前記実装領
域内および周辺接続領域内には、半導体チップとの接続
を図るための実装用バンプおよび他の回路基板との電気
的接続を図るための接続用バンプがそれぞれ突設され、
前記絶縁性基材の一方の表面側に形成された導体回路
は、前記実装用バンプに対応するバイアホールと前記接
続用バンプに対応するバイアホールとを電気的に接続す
るように前記回路基板の中央部から周辺部に向って延設
されていることを特徴とする。

【００１２】上記（１）のような構成によれば、半導体
チップを回路基板の片面に設けた実装用バンプ上に実装
した状態で、隣接する他の回路基板とともに積層化を図
ることができる。従って、配線基板の高密度化や半導体
チップ間の距離の短縮化を図り、配線の抵抗やインダク
タンスに起因する不具合を低減することができ、電気信
号を遅延なく高速で伝達することができる多層化回路基
板の製造に非常に有利となる。

【００１３】上記（１）に記載の実装用回路基板におい
て、導電性物質は、電解銅めっき膜から形成されるとと
もに、導電性バンプは、電解すずめっき膜から形成され
ることが望ましい。

【００１４】このような構成によれば、導体と導体とを
接着する役目を果して電気的接続を確実に行うことがで
き、接続性や信頼性という点で有利である。

【００１５】また、上記導電性バンプは、Ｓｎ、Ｐｂ、
Ａｇ、Ａｕ、Ｃｕ、Ｚｎ、Ｉｎ、Ｂｉから選ばれるいず
れか1の金属で形成されることが望ましく、さらに、半
田またはスズ合金から形成することもできる。

【００１６】（２）また、本発明の半導体チップ実装用
の回路基板の製造方法は、絶縁性基材の一方の表面に形
成された導体回路と、絶縁性基材の他方の表面から前記
導体回路に達する非貫通孔内に充填された導電性物質か
らなるバイアホールと、そのバイアホールの直上に位置
してバイアホールに電気的に接続され、かつ前記絶縁性
基材の他方の表面から突出する導電性バンプとを有する
回路基板を製造するにあたって、少なくとも以下の(1)
〜(3)の工程、すなわち、(1) 絶縁性基材の一方の表面
に配線層を形成するための導体層を設けるとともに、絶
縁性基材の他方の表面から前記導体層に達する非貫通孔
を、絶縁性基材の中央部および周辺部において形成する
工程、(2) 前記非貫通孔内に導電性物質を充填してバ
イアホールを形成する工程、(3) 前記バイアホールの
位置に整合して開口するバンプ形成用孔を有するバンプ
形成用被膜を前記絶縁性基材の他方の表面に貼付した状
態で、前記バンプ形成用孔に導電性物質を充填して、前
記絶縁性基材の中央部におけるバイアホールの直上に、
半導体チップの実装用導電性バンプを形成するととも
に、前記絶縁性基材の周辺部におけるバイアホールの直
上に、隣接する回路基板との電気的接続用の導電性バン
プを形成する工程、とを含んでなることを特徴とする。

【００１７】（３）さらに、本発明の多層化回路基板
は、絶縁性基材の一方の表面に形成された導体回路と、
絶縁性基材の他方の表面から前記導体回路に達する非貫
通孔内に充填された導電性物質からなるバイアホール
と、そのバイアホールの直上に位置してバイアホールに
電気的に接続され、かつ前記絶縁性基材の他方の表面か
ら突出する導電性バンプとを有してなる回路基板の複数
枚を接着剤を介して積層し、その積層された複数枚の回
路基板を一括して加熱プレスすることによって製造され
る多層化回路基板において、前記回路基板のうちのいく
つかは、そのほぼ中央部において、半導体チップが実装
された導電性バンプを有するとともに、その周辺部には
他の回路基板との電気的接続のための導電性バンプを有
し、前記半導体チップを実装する導電性バンプは、それ
らに対応したバイアホールを介して導体回路に接続さ
れ、その導体回路は前記回路基板の周辺部に向けて延設
されるとともに、その周辺部において、隣接する他の回
路基板の導電性バンプに接続されるように構成されたこ
とを特徴とする。

【００１８】上記（３）に記載の多層化回路基板におい
て、半導体チップが実装された回路基板に隣接する他の
回路基板は、そのほぼ中央部において、半導体チップが
通過・収納され得るような貫通孔を有していることが望
ましい。

【００１９】また、上記バイアホールは、電解銅めっき
膜から形成されるとともに、導電性バンプは、電解すず
めっき膜から形成されることが望ましい。

【００２０】また、上記導電性バンプは、Ｓｎ、Ｐｂ、
Ａｇ、Ａｕ、Ｃｕ、Ｚｎ、Ｉｎ、Ｂｉから選ばれるいず
れか1の金属で形成されることが望ましく、さらに、半
田またはスズ合金から形成することもできる。

【００２１】上記（３）に記載の多層化回路基板を構成
する回路基板の各導体回路の表面には、粗化層が形成さ
れることが望ましい。

【００２２】

【発明の実施の形態】本発明にかかる回路基板の特徴
は、ICチップ等の半導体チップを実装した状態で、ほぼ
同じ構造を有する他の積層用回路基板と共に積層され
て、半導体チップ間の信号伝達を速やかに行うことがで
きる多層化回路基板の製造に好適に用いられる点にあ
る。

【００２３】すなわち、本発明にかかる回路基板におい
ては、絶縁性基材の一方の表面に導体回路が形成され、
絶縁性基材の他方の表面には、導体回路に達する非貫通
孔が形成されるとともに、その非貫通孔内には導電性物
質が充填されてバイアホールが形成され、そのバイアホ
ールの直上には導電性バンプが形成されている。

【００２４】絶縁性基材は、そのほぼ中央部に半導体チ
ップを実装する領域を有するとともに、その実装領域か
ら外側に向う周辺部には、多層化の際に、隣接する他の
回路基板との電気的接続を図るための接続領域を有して
いる。

【００２５】絶縁性基材の半導体チップ実装領域を取り
囲んだ部分には、多数のバイアホールが形成されるとと
もに、それぞれの真上には半導体チップ実装用の導電性
バンプ（以下、「第１の導電性バンプ」という）が絶縁
性基材の表面から突出して形成される。

【００２６】また、絶縁性基材の周辺部にも、多数のバ
イアホールが形成されるとともに、それぞれの真上には
隣接する他の回路基板との電気的接続のための導電性バ
ンプ（以下、「第２の導電性バンプ」という）が、第１
の導電性バンプと同様に、絶縁性基材の表面から突出し
て形成される。

【００２７】上記第１の導電性バンプは、対応するバイ
アホールを介して、絶縁性基材の反対側の表面に形成さ
れた導体回路に接続され、その導体回路は、中央部から
周辺部に向かって延設され、その周辺部において、第２
の導電性バンプに対応するバイアホールに電気的に接続
されている。

【００２８】このような半導体チップが実装された回路
基板は、回路形成されたほぼ同じ構造を有する他の回路
基板や、別の半導体チップが実装された回路基板と共に
積層されて、高密度化および高機能化の実現を図ること
ができる多層化回路基板が形成される。

【００２９】そのような多層化に際しては、例えば、そ
の表層側には、演算機能を主として有する半導体チップ
を実装した回路基板を配置させ、内層側には、メモリー
機能を主として有する半導体チップを実装した回路基板
を配置させ、それらの半導体チップ実装回路基板間に
は、絶縁性基材のほぼ中央部に半導体チップ実装領域に
対応した開口が設けられ、かつその一面に導体回路を有
し、絶縁性基材の他面にはその導体回路に達する非貫通
孔内に導電性物質を充填してなる充填バイアホールを形
成すると共に、そのバイアホールの直上に導電性バンプ
を形成してなる積層用回路基板を配置させた状態で、そ
れらの回路基板を積層し一括して加熱プレスすることに
よって行われることが望ましい。

【００３０】そのようにして得られた多層化回路基板に
おいて、回路基板上に実装された半導体チップは、スペ
ーサとしての機能も有する隣接する他の回路基板に設け
た中央開口内に臨んで樹脂封止され、その状態で、第１
の導電性バンプおよびそれに対応するバイアホールを介
して絶縁性基材の反対側に設けた導体回路に接続されて
いる。その導体回路は、基板外周部に向かって延設さ
れ、隣接する回路基板との接続用の第２の導電性バンプ
に対応するバイアホールに接続されているので、半導体
チップ間の距離の短縮化や、配線抵抗やインダクタンス
に起因する不具合が低減されるので、その結果、電気信
号の伝達を高速で遅延なく行うことができる。

【００３１】本発明の回路基板に使用する絶縁性樹脂基
材は、有機系絶縁性基材であれば使用でき、具体的に
は、アラミド不織布−エポキシ樹脂基材、ガラス布エポ
キシ樹脂基材、アラミド不織布−ポリイミド基材、ビス
マレイミドトリアジン樹脂基材、ＦＲ−４、ＦＲ−５か
ら選ばれるリジッド（硬質）の積層基材、あるいは、ポ
リフェニレンエーテル（ＰＰＥ）フィルム、ポリイミド
（ＰＩ）などのフィルムからなるフレキシブル基材から
選ばれる１種であることが望ましい。

【００３２】特に、硬質の絶縁性樹脂基材は、従来のよ
うな半硬化状態のプリプレグではなく、完全に硬化した
樹脂材料から形成されるので、このような材料を用いる
ことによって、絶縁性基材上へ銅箔を加熱プレスによっ
て圧着させる際に、プレス圧による絶縁性基材の最終的
な厚みの変動がなくなるので、ビアホールの位置ずれを
最小限度に抑えて、ビアランド径を小さくできる。した
がって配線ピッチを小さくして配線密度を向上させるこ
とができる。また、基材の厚みを実質的に一定に保つこ
とができるので、後述する充填ビアホール形成用の非貫
通孔をレーザ加工によって形成する場合には、そのレー
ザ照射条件の設定が容易となる。

【００３３】上記絶縁性基材の一方の表面上への導体回
路の形成は、銅箔等の金属箔を適切な樹脂接着剤を介し
て絶縁性基材に貼り付け、その後、適切なエッチング処
理を施すことによって行われる。このような絶縁性基材
上への銅箔の貼付に代えて、絶縁性基材上に予め銅箔が
貼付られた片面銅張積層板を用いることもでき、その銅
箔は密着性改善のためにマット処理されていてもよい。
片面銅張積層板を使用することが最も好ましい実施の形
態である。

【００３４】上記片面銅張積層板は、エポキシ樹脂基
材、フェノール樹脂、ビスマレイミド−トリアジン樹脂
などの熱硬化性樹脂をガラスクロスに含浸させてＢステ
ージとしたプリプレグと銅箔を積層して加熱加圧プレス
することにより得られる基板である。この片面銅張積層
板は、リジッドな基板であり、扱いやすくコスト的にも
最も有利である。また、絶縁性樹脂基材の表面に、金属
を蒸着した後、電解めっきを用いて、金属層を形成する
こともできる。

【００３５】上記絶縁性樹脂基材の厚さは、１０〜２０
０μｍ、好ましくは１５〜１００μｍであり、２０〜８
０μｍが最適である。これらの範囲より薄くなると強度
が低下して取扱が難しくなり、逆に厚すぎると微細なバ
イアホールの形成および導電性材料による充填が難しく
なるからである。

【００３６】一方、導体回路を形成する銅箔の厚さは、
５〜３６μｍ、好ましくは８〜３０μｍであり、１２〜
２５μｍがより好適である。その理由は、後述するよう
にバイアホール形成用の非貫通孔をレーザ加工によって
設ける際に、薄すぎると貫通してしまうからであり、逆
に厚すぎるとエッチングにより、ファインパターンを形
成し難いからである。

【００３７】バイアホール形成用の非貫通孔は、絶縁性
樹脂基材の銅箔貼付面と反対側の表面に、半硬化状態の
樹脂接着剤層を介して予め光透過性の樹脂フィルムを粘
着させ、その樹脂フィルム上からレーザ照射を行って形
成される。

【００３８】上記レーザ照射によって開口が設けられた
樹脂フィルムは、絶縁性基材の表面から銅箔に達する非
貫通孔内に導電性物質を充填してバイアホールを形成す
る際には印刷用マスクとして機能し、また非貫通孔内に
導電性物質を充填した後、バイアホール表面の直上に導
電性バンプを形成する際には、そのバンプの突出高さを
調整する機能を果たすものであり、所定の工程を経た後
に、接着剤層から剥離されるような粘着剤層を有する。

【００３９】上記樹脂フィルムは、たとえば、粘着剤層
の厚みが１〜２０μｍであり、フィルム自体の厚みが１
０〜５０μｍであるポリエチレンテレフタレート樹脂フ
ィルム（以下、「ＰＥＴフィルム」と言う）から形成さ
れるのが好ましい。その理由は、ＰＥＴフィルムの厚さ
に依存して、導電性バンプの絶縁性基材表面からの突出
量が決まるので、１０μｍ未満の厚さでは突出量が小さ
すぎて接続不良になりやすく、逆に５０μｍを超えた厚
さでは、溶融した導電性バンプが接続界面において拡が
りすぎるので、ファインパターンの形成ができないから
である。

【００４０】上記レーザ加工機としては、炭酸ガスレー
ザ加工機や、ＵＶレーザ加工機、エキシマレーザ加工機
等を使用できる。特に、炭酸ガスレーザ加工機は、加工
速度が速く、安価に加工できるため工業的に用いるには
最も適しており、本発明に最も望ましいレーザ加工機で
ある。

【００４１】このような炭酸ガスレーザによって、上記
範囲の厚さを有する絶縁性樹脂基材に形成される非貫通
孔の口径は、５０〜２００μｍの範囲であることが望ま
しく、その際のレーザ照射条件は、パルスエネルギーが
０．５〜１００ｍＪ、パルス幅が１〜１００μｓ、パル
ス間隔が０．５ｍｓ以上、ショット数が３〜５０である
ことが望ましい。

【００４２】非貫通孔の口径に制限を設けた理由は、５
０μｍ未満では非貫通孔内に導電性ペーストを充填し難
くなると共に、接続信頼性が低くなるからであり、２０
０μｍを超えると、高密度化が困難になるからである。

【００４３】非貫通孔に導電性物質を充填してバイアホ
ールを形成する前に、非貫通孔の内壁面に残留する樹脂
残滓を取り除くためのデスミア処理、例えば、酸や過マ
ンガン酸、クロム酸などの酸化剤などに浸漬する化学的
除去方法、あるいは、プラズマ放電やコロナ放電などを
用いた物理的除去方法によって処理することが接続信頼
性確保の点から望ましい。

【００４４】特に、絶縁性基材上に接着剤層や保護フィ
ルムが貼付けられた状態で行う場合には、たとえば、プ
ラズマ放電やコロナ放電等を用いたドライデスミア処理
によることが望ましい。ドライデスミア処理のうち、プ
ラズマクリーニング装置を使用したプラズマクリーニン
グがとくに好ましい。この実施態様では、バイアホール
形成用の非貫通孔をレーザ加工で形成したが、ドリル加
工、パンチング加工等の機械的方法で穴開けすることも
可能である。

【００４５】上記デスミア処理を行った非貫通孔内に導
電性物質を充填してバイアホールを形成する方法には、
めっき処理によるめっき充填方法や導電性ペーストの充
填による方法がある。特に、めっき充填による場合に
は、絶縁性基材上の銅箔にめっきが析出しないように、
予め保護フィルムを貼付してめっき液との接触を阻止す
る措置を取り、その上で非貫通孔内にめっきを充填して
バイアホールとする。

【００４６】上記めっき充填は、電解めっき処理または
無電解めっき処理のいずれによっても行うことができる
が、電解めっき処理が望ましい。

【００４７】電解めっきとしては、例えば、Ｓｎ、Ｐ
ｂ、Ａｇ、Ａｕ、Ｃｕ、Ｚｎ、Ｉｎ、Ｂｉ、半田または
スズ合金等を使用できるが、特に、電解銅めっきが最適
である。電解めっき処理により充填する場合は、絶縁性
基材に形成された銅箔をめっきリードとして電解めっき
を行う。この銅箔（金属層）は、絶縁性基材の一方の表
面の全域に亘って形成されているため、電流密度が均一
となり、非貫通孔を電解めっきにて均一な高さで充填す
ることができる。ここで、電解めっき処理の前に、非貫
通孔内の金属層の表面を酸などで活性化処理しておくと
よい。

【００４８】また、電解めっきした後、孔から盛り上が
った電解めっき（金属）を研磨などで除去して、平坦化
することもできる。研磨は、ベルトサンダーやバフ研磨
等を使用できる。なお、電解めっきを絶縁基板よりも若
干高くなるように残しておくこともできる。

【００４９】また、めっき処理による導電性物質充填の
代わりに、導電性ペーストを充填する方法、あるいは電
解めっき処理又は無電解めっき処理によって非貫通孔の
一部を充填し、残存部分に導電ペーストを充填して行う
こともできる。

【００５０】上記導電性ペーストとしては、銀、銅、
金、ニッケル、各種はんだから選ばれる1種または2種以
上の金属粒子からなる導電性ペーストを使用できる。

【００５１】また、上記金属粒子としては、金属粒子の
表面に異種金属をコーティングしたものも使用できる。
具体的には銅粒子の表面に金または銀のような貴金属を
被覆した金属粒子を使用することができる。なお、導電
性ペーストとしては、金属粒子に、エポキシ樹脂などの
熱硬化性樹脂や、ポリフェニレンスルフィド（ＰＰＳ）
樹脂を加えた有機系導電性ペーストが望ましい。

【００５２】一方、この実施形態においては、レーザ加
工によって形成された非貫通孔は、その孔径が５０〜２
００μｍの微細孔としたため、導電ペーストを充填する
場合には、気泡が残り易いので、電解めっきによる充填
が実用的である。

【００５３】絶縁性樹脂基材の銅箔貼付面（金属層）と
反対側のバイアホールの直上に形成される、第１の導電
性バンプおよび第２の導電性バンプは、めっき処理また
は導電性ペーストを印刷することによって形成される
が、レーザ照射によって保護フィルムに形成された開口
内に、めっき処理によって、保護フィルムの厚さに関連
する高さを有するめっきを充填することによって形成さ
れることが望ましい。

【００５４】上記めっき充填は、電解めっき処理または
無電解めっき処理のいずれによっても行うことができる
が、電解めっき処理が望ましい。電解めっきとしては、
例えば、Ｓｎ、Ｐｂ、Ａｇ、Ａｕ、Ｃｕ、Ｚｎ、Ｉｎ、
Ｂｉ、半田またはスズ合金等を使用できるが、この実施
形態においては、電解スズめっきが最適である。

【００５５】上記第第１および第２の導電性バンプの高
さとしては、３〜３０μｍの範囲が望ましい。その理由
は、３μｍ未満では、バンプの変形により、バンプの高
さのばらつきを許容することができず、また、３０μｍ
を越えるとマイグレーションやウイスカーの発生が増加
するからである。特に、5μｍの高さとすることが最も
好ましい。

【００５６】また、第１および第２の導電性バンプは、
めっき処理の代わりに、レーザ照射によって保護フィル
ムに形成された開口内に、導電性ペーストを充填するこ
とによって形成することもできる。この場合には、電解
めっきの高さのばらつきは、充填される導電性ペースト
量を調整することにより是正され、多数の導電性バンプ
の高さをそろえることができる。

【００５７】この導電性ペーストからなるバンプは、半
硬化状態であることが望ましい。導電性ペーストは、半
硬化状態でも硬く、熱プレス時に軟化した有機接着剤層
を貫通させることができるからである。また、熱プレス
時に変形して接触面積が増大し、導通抵抗を低くするこ
とができるだけでなく、バンプの高さのばらつきを是正
することができるからである。

【００５８】この他に、例えば、導電性ペーストを、所
定位置に開口の設けられたメタルマスクを用いてスクリ
ーン印刷する方法、低融点金属であるはんだペーストを
印刷する方法の他、はんだめっきを行う方法、あるいは
はんだ溶融液に浸漬する方法によって導電性バンプを形
成することができる。

【００５９】上記低融点金属としては、Ｐｂ−Ｓｎ系は
んだ、Ａｇ−Ｓｎ系はんだ、インジウムはんだ等を使用
することができる。

【００６０】上記半導体チップを実装するための第1の
導電性バンプの形状、サイズ、バンプピッチ等は、特に
限定されるべきものではなく、実装する半導体チップの
端子形状、端子サイズ、端子数に応じたものであれば良
く、例えば、その形状としては、円柱、楕円柱、直方
体、または立方体を採用することができる。円柱または
楕円柱とした場合には、その直径は、５０〜２００μｍ
の範囲であることが望ましく、８０μｍであることが最
も好ましい。一方、隣接する他の回路基板との電気的接
続を図るための第２の導電性バンプの形状、サイズ、バ
ンプピッチ等は、その目的の範囲内で適切に選択される
べきものである。たとえば、レーザ照射によってバイア
ホール形成用の非貫通孔と同時に形成されるPETフィル
ムの開口内に、上記第１の導電性バンプと同時にめっき
充填によって形成される実施形態のもとでは、ほぼ同一
の形状およびサイズに形成されるが、これに限られるも
のではない。

【００６１】絶縁性樹脂基材の上記第１および第２の導
電性バンプが形成された表面と反対側の表面に形成され
る導体回路は、銅箔面に感光性ドライフィルムを貼付す
るか、液状感光性レジストを塗布した後、所定の配線パ
ターンを有するマスクを載置し、露光・現像処理するこ
とによってめっきレジスト層を形成した後、エッチング
レジスト非形成部分の銅箔をエッチング処理することに
よって形成される。

【００６２】上記導体回路の配線パターンは、基板のほ
ぼ中央部に設けた第１の導電性バンプに対応するバイア
ホールと、基板の周辺部に設けた第２の導電性バンプに
対応するバイアホールとを接続するように、基板のほぼ
中央部から外周部に向かって延設された微細な線幅のパ
ターンから構成される。

【００６３】この配線パターンは、その厚みが５〜３０
μｍであることが望ましく、１２μｍであることが最も
好ましい。また、線幅と線間距離との比（Ｌ／Ｄ）は、
５０μｍ／５０μｍ〜１００μｍ／１００μｍであるこ
とが望ましい。さらに、配線パターン上に形成されるラ
ンドは、その口径が１５０〜５００μｍであることが望
ましく、特に、３５０μｍであることが好ましい。

【００６４】上記パターン形成のためのエッチングは、
硫酸−過酸化水素、過硫酸塩、塩化第二銅、塩化第二鉄
の水溶液から選ばれる少なくとも1種により行われるこ
とが望ましい。

【００６５】なお、導体回路の配線パターンを形成する
手順は、導電性バンプを形成する前、または導電性バン
プを形成した後のいずれでも良い。但し、導電性バンプ
を形成した後に配線パターンを形成する手順を採用した
方が、そうでない場合（導体回路を形成した後に導電性
バンプを形成する手順）に比べて、配線パターンが形成
された表面側を保護する必要がない分だけ、プリント基
板の製造が容易となる。

【００６６】また上記導体回路の配線パターン表面には
粗化層を形成し、回路基板相互を接合する接着剤層との
密着性を改善し、剥離（デラミネーション）の発生を防
止することが望ましい緒。

【００６７】上記粗化処理は、例えば、ソフトエッチン
グ処理や、黒化（酸化）−還元処理、銅−ニッケル−リ
ンからなる針状合金めっき（荏原ユージライト製 商品
名インタープレート）の形成、メック社製の商品名「メ
ック エッチボンド」なるエッチング液による表面粗化
が望ましい。

【００６８】また、必要に応じて、粗化層が形成された
配線パターン上にさらに金属層を被覆してもよい。形成
される金属としては、チタン、アルミニウム、亜鉛、
鉄、インジウム、タリウム、コバルト、ニッケル、ス
ズ、鉛、ビスマスの中から選ばれるいずれかの金属で被
覆してもよい。

【００６９】その被覆金属層の厚みは、０．０１〜３μ
ｍの範囲が望ましい。その理由は、０．０１μｍ未満で
は、粗化層を完全に被覆できないことがあり、３μｍを
越えると、形成した粗化層の凹部に被覆金属が充填され
てしまい、粗化層を相殺してしまうことがあるからであ
る。特に望ましい範囲は、０．０３〜１μｍの間であ
る。その一例として、ホウフッ化スズとチオ尿素からな
るスズ置換液を用いて、粗化層を被覆してもよい。

【００７０】絶縁性樹脂基材の銅箔貼付面と反対側の表
面には接着剤層が形成されることが望ましく、この接着
剤層は、絶縁性基材の半導体チップ実装領域以外の表面
に樹脂を塗布し、乾燥させて、未硬化状態としたもので
あることが望ましい。

【００７１】上記接着剤層は、有機系接着剤から形成す
ることが望ましく、その有機系接着剤としては、エポキ
シ樹脂、ポリイミド樹脂、熱硬化型ポリフェニレンエー
テル（ＰＰＥ：Ｐｏｌｙｐｈｅｎｙｌｅｎ ｅｔｈｅ
ｒ）、エポキシ樹脂と熱可塑性樹脂との複合樹脂、エポ
キシ樹脂とシリコーン樹脂との複合樹脂、ＢＴレジンか
ら選ばれる少なくとも１種の樹脂であることが望まし
い。ここで、有機系接着剤の溶剤としては、ＮＭＰ、Ｄ
ＭＦ、アセトン、エタノールを用いることができる。

【００７２】上記有機系接着剤である未硬化樹脂の塗布
方法は、カーテンコータ、スピンコータ、ロールコー
タ、スプレーコータ、スクリーン印刷などを使用でき
る。また、樹脂の塗布後、減圧・脱泡を行って、粗化層
と樹脂との界面の気泡を完全に除去することも可能であ
る。なお、接着剤層の形成は、接着剤シートをラミネー
トすることによって行うこともできる。上記接着剤層の
厚さは、５〜５０μｍが望ましい。接着剤層は、取扱が
容易になるため、予備硬化（プレキュア）しておくこと
が好ましい。

【００７３】上記回路基板に実装される半導体チップ
は、第１の導電性バンプによって表面実装される。半導
体チップとバンプの接続方法としては、半導体チップを
回路基板の実装領域に配置させた状態でリフローする方
法や、予めバンプを加熱、溶解させておいた状態で半導
体チップと回路基板とを接合させる方法などがある。

【００７４】その際に加える温度は、６０〜２２０℃の
範囲が望ましい。６０℃未満では導電性金属が溶融しな
いし、２２０℃を越えると、バンプをなす導電性金属が
隣り合うバンプとの間で短絡を引き起こしたりするから
である。特に、導電性金属にスズを用いた実施形態で
は、８０〜２００℃の範囲の温度がより好ましい。その
温度内であれば、バンプの形状保持性が保たれつつも、
溶解して接続を行えるからである。

【００７５】半導体チップと回路基板との隙間に充填さ
れる封止樹脂は、チップと樹脂基板の熱膨張率のミスマ
ッチを防止するものであり、熱硬化性樹脂や、熱可塑性
樹脂、紫外硬化樹脂、感光性樹脂等を用いることができ
る。具体的には、エポキシ樹脂、シリコン樹脂、ポリイ
ミド樹脂、フェノール樹脂、フッ素樹脂等を含んだ液状
の樹脂や、それらの樹脂をシート状に形成した非導電性
樹脂フィルム（例えば、ＮＣＦ）等を用いることができ
る。

【００７６】上記半導体チップが実装された回路基板
は、ほぼ類似の基板構造を有する他の回路基板や、別の
半導体チップが実装された回路基板と共に積層されて、
多層化回路基板が形成されることが望ましい。

【００７７】上記積層用回路基板としては、最外層に積
層される回路基板を除いて、例えば、基板中央部に実装
半導体チップよりわずかにサイズが大きな貫通孔（開
口）が形成され、積層時に半導体チップがその貫通孔内
に収容配置されるように構成される。

【００７８】すなわち、この積層用回路基板は、絶縁性
樹脂基材のほぼ中央部に実装半導体チップが通過できる
ような貫通孔が形成され、その一面側の周辺部には導体
回路が形成され、他面側には導体回路に達するバイアホ
ールが形成され、そのバイアホールの直上には隣接する
回路基板に電気的接続される導電性バンプが形成されて
なる。

【００７９】上記半導体チップ実装回路基板と積層用回
路基板とを積層する際には、複数の半導体チップ実装回
路基板と積層用回路基板とを交互に配置して、たとえ
ば、下層には半導体チップ実装回路基板が、上層には積
層用回路基板が位置するように順次積層する。

【００８０】このような配置を採用した場合には、上層
の積層用回路基板の中央開口部から半導体チップが露出
するので、積層時にはその上層の回路基板に隣接した外
側には、中央開口部を有していない他の積層用回路基板
または天蓋板を配置させ、また下層の半導体チップ実装
回路基板に隣接した外側には、絶縁性樹脂基材の一面側
に導体回路が形成され、他面側には導体回路に達するバ
イアホールが形成され、そのバイアホールの直上には隣
接する回路基板に電気的接続される導電性バンプが形成
されてなる積層用回路基板を配置させた状態で、加熱プ
レスして一体化する。

【００８１】このような回路基板の重ね合わせは、各基
板に予め設けた位置決め用孔をＣＣＤカメラ等で光学的
に検出し、その位置合わせを行いながら進める。

【００８２】このような積層体は、５０〜２５０℃の温
度で加熱されながら、０．５〜５ＭＰａの圧力でプレス
されて、すべての回路基板が、１度のプレス成形により
一体化される。加熱温度の範囲としては、１６０〜２０
０℃が好ましい。

【００８３】このような積層体を一体化成形した後、最
外層の回路基板の導体回路のランド上に半田体を供給し
て、半導体チップ以外の他の電子部品の実装を可能とし
たり、また、マザーボードへの接続端子とすることがで
きる。

【００８４】その際、最上層の回路基板のランド上に
は、たとえば、ニッケル−金層を形成し、その金−ニッ
ケル層上に半田バンプを設け、さらにその半田バンプ上
に半導体チップ以外の他の電子部品を搭載するように構
成したり、同様に、最下層の回路基板のランド上にも、
たとえば、ニッケル−金層を形成し、その金−ニッケル
層上にはんだボールまたはＴピンを接合して、マザーボ
ードへの接続端子とすることができる。

【００８５】以下、本発明にかかる半導体チップ実装用
の回路基板および多層化回路基板の製造方法の一例につ
いて、添付図面を参照にして具体的に説明する。

【００８６】本発明にかかる半導体チップ実装用回路
板を製造するに当たって、絶縁性樹脂基材１０の片面に
銅箔が１２が貼付けられたものを出発材料として用い
る。この絶縁性樹脂基材１０は、たとえば、ガラス布エ
ポキシ樹脂基材、ガラス布ビスマレイミドトリアジン樹
脂基材、ガラス布ポリフェニレンエーテル樹脂基材、ア
ラミド不織布−エポキシ樹脂基材、アラミド不織布−ポ
リイミド樹脂基材から選ばれるリジッドな（硬質）積層
基材が使用され得るが、ガラス布エポキシ樹脂基材が最
も好ましい。

【００８７】上記絶縁性樹脂基材１０の厚さは、１０〜
２００μｍが望ましい。その理由は、１０μｍ未満の厚
さでは、強度が低下して取扱が難しくなるとともに、電
気的絶縁性に対する信頼性が低くなり、２００μｍを超
える厚さでは微細なビアホールの形成および導電性ペー
ストの充填が難しくなるとともに、基板そのものが厚く
なるためである。

【００８８】また銅箔１２の厚さは、５〜３６μｍが望
ましい。その理由は、後述するようなレーザ加工を用い
て、絶縁性基材にビアホール形成用の非貫通孔を形成す
る際に、薄すぎると貫通してしまうからであり、逆に厚
すぎるとエッチングにより、ファインパターンを形成し
難いからである。

【００８９】上記絶縁性基材１０および銅箔１２として
は、特に、エポキシ樹脂をガラスクロスに含潰させてＢ
ステージとしたプリプレグと銅箔とを積層して加熱プレ
スすることにより得られる片面銅張積層板を用いること
が好ましい。その理由は、銅箔１２が後述するようにエ
ッチングされた後の取扱中に、配線パターンやビアホー
ルの位置がずれることがなく、位置精度に優れるからで
ある。

【００９０】このような絶縁性基材１０の銅箔１２が
貼付けられた表面およびそれと反対側の表面に、保護フ
ィルム１３および１４をそれぞれ貼付する（図１(a)参
照）。これらの保護フィルムは、たとえば、表面に粘着
層を設けたポリエチレンテレフタレート（ＰＥＴ）フィ
ルム（以下、「ＰＥＴフィルム」という）が使用され、
特に、銅箔１２が貼付けられた表面と反対側の表面に設
けた保護フィルム１４は、後述する導電性バンプの高さ
調整用に使用される。

【００９１】前記ＰＥＴフィルムは、粘着剤層の厚みが
１〜２０μｍ、フィルム自体の厚みが１０〜５０μｍで
あるようなものが使用される。

【００９２】ついで、絶縁性基材１０上に貼付けられ
たＰＥＴフィルム１４の上方からレーザ照射を行って、
ＰＥＴフィルム１４を貫通して、絶縁性基材１０の表面
から銅箔１２に達する２種類の非貫通孔１６ａおよび１
６ｂを形成する（図１(b)参照）。

【００９３】上記非貫通孔１６ａは、絶縁性基材１０の
ほぼ中央部を占める半導体チップ実装領域に形成され、
一方、非貫通孔１６ｂは絶縁性基材１０の実装領域の外
側に位置する周辺領域に形成される。このレーザ加工
は、パルス発振型炭酸ガスレーザ加工装置によって行わ
れ、そのレーザ照射条件は、パルスエネルギーが０．５
〜１００ｍＪ、パルス幅が１〜１００μｓ、パルス間隔
が０．５ｍｓ以上、ショット数が３〜５０の範囲内であ
ることが望ましい。このような加工条件のもとで形成さ
れ得る非貫通孔１６ａおよび１６ｂの口径は、５０〜２
００μｍであることが望ましい。

【００９４】前記の工程で形成された非貫通孔１６
ａおよび１６ｂの内壁面に残留する樹脂残滓を取り除く
ために、デスミア処理を行う。このデスミア処理として
は、プラズマ放電、コロナ放電等を用いたドライデスミ
ア処理が、接続信頼性の確保の点から望ましい。

【００９５】次に、前記でのデスミア処理を終えた
基板に対して電解銅めっき処理を施して、非貫通孔１６
ａおよび１６ｂ内に、電解銅めっき膜を充填してバイア
ホール２０ａおよび２０ｂを形成する（図1(c)参照）。

【００９６】その後、電解すずめっき処理を施して、
レーザ照射によってPETフィルム１４に形成された開口
内に、電解すずめっき膜を充填し、バイアホール２０ａ
の真上に位置して、半導体チップ実装用の導電性バンプ
２２ａ（以下、「第１の導電性バンプ」という）を形成
するとともに、バイアホール２０ｂの真上に位置して、
他の回路基板との接続用の導電性バンプ２２ｂ（以下、
「第２の導電性バンプ」という）を形成する（図１
（d）参照）。

【００９７】次いで、絶縁性樹脂基材１０の銅箔貼付
面に貼付けられたPETフィルム１３を剥離させた後、絶
縁性樹脂基材の銅箔貼付面と反対側の表面にエッチング
保護膜２６を貼付する。

【００９８】次に、銅箔１２の不要な部分をエッチン
グ処理によって除去して、導体回路を形成する。この処
理工程においては、先ず、銅箔１２を覆って感光性ドラ
イフィルムレジストを貼付した後、所定の回路パターン
に沿って露光、現像処理してエッチングレジスト層２４
を形成し（図１(e)参照）、エッチングレジスト非形成
部分の銅箔をエッチングして、所定の配線パターンを有
する導体回路パターン４０を形成する（図２(a)参
照）。

【００９９】エッチング液としては、硫酸一過酸化水
素、過硫酸塩、塩化第二銅、塩化第二鉄の水溶液から選
ばれる少なくとも1種の水溶液が望ましい。導体回路の
一部としてのランドは、その内径がバイアホール口径と
ほぼ同様であるが、その外径は、５０〜２５０μｍの範
囲に形成されることが好ましい。

【０１００】次に、前記の工程で形成した導体回路
４０の表面を粗化処理して粗化層を形成し（図示を省略
する）、その後、絶縁性樹脂基材の銅箔貼付面と反対側
の表面からPETフィルム１４および保護膜２６を剥離さ
せ、その露出表面の所定個所に接着剤層（図示を省略す
る）を形成する（図２(b)参照）。上記粗化処理は、多
層化する際に、接着剤層との密着性を改善し、剥離（デ
ラミネーション）を防止するためである。

【０１０１】粗化処理方法としては、例えば、ソフトエ
ッチング処理や、黒化（酸化）−還元処理、銅−ニッケ
ルーリンからなる針状合金めっき（荏原ユージライト
製：商品名インタープレート）の形成、メック社製の商
品名「メックエッチボンド」なるエッチング液による表
面粗化がある。

【０１０２】この実施形態においては、上記粗化層の形
成は、エッチング液を用いて形成されるのが好ましく、
たとえば、導体回路の表面を第二銅錯体と有機酸の混合
水溶液からエッチング液を用いてエッチング処理するこ
とによって形成することができる。かかるエッチング液
は、スプレーやバブリングなどの酸素共存条件下で、銅
導体回路を溶解させることができ、反応は、次のように
進行するものと推定される。

【０１０３】 Ｃｕ＋Ｃｕ（II）Ａｎ →２Ｃｕ（Ｉ）Ａｎ／２ ２Ｃｕ（Ｉ）Ａｎ／２ ＋ｎ／４Ｏ_２ ＋ｎＡＨ （エ
アレーション）→２Ｃｕ（II）Ａｎ ＋ｎ／２Ｈ_２Ｏ 式中、Ａは錯化剤（キレート剤として作用）、ｎは配位
数を示す。

【０１０４】この式に示されるように、発生した第一銅
錯体は、酸の作用で溶解し、酸素と結合して第二銅錯体
となって、再び銅の酸化に寄与する。本発明で用いられ
る第二銅錯体は、アゾール類の第二銅錯体がよい。この
有機酸−第二銅錯体からなるエッチング液は、アゾール
類の第二銅錯体および有機酸（必要に応じてハロゲンイ
オン）を、水に溶解して調製することができる。

【０１０５】このようなエッチング液は、たとえば、イ
ミダゾール銅(ＩＩ)錯体 １０重量部、グリコール酸
７重量部、塩化カリウム ５重量部を混合した水溶液か
ら形成される。

【０１０６】本発明にかかる半導体チップ実装用の回路
基板は、上記〜の工程にしたがって製造され、さら
に、例えば、図３および図４に示すように、他の回路基
板６０、７０および８０とともに積層されて、多層化さ
れる。そのような多層化に際して、回路基板の第１の導
電性バンプ２２ａと、実装される半導体チップ４２との
間に、シート状の封止用樹脂を介在させ、例えば、加熱
雰囲気下で半導体チップ４２の端子３Ａを第１の導電性
バンプ２２ａに接合させることによって、端子−バンプ
間の電気的接続がなされるとともに、半導体チップと回
路基板との隙間が溶融固化した樹脂３Bによって封止さ
れて、半導体チップ４２の表面実装が行われ、半導体チ
ップ実装回路基板５０が製造される。

【０１０７】本発明による半導体チップ実装回路基板５
０と共に積層される他の回路基板の一つである回路基板
６０は、上述したような半導体チップ実装用回路基板の
処理工程とほぼ同様の処理工程を経て製造され、半導体
チップ実装回路基板５０に隣接して積層される、いわゆ
るスペーサとしての機能を有する回路基板である。

【０１０８】この回路基板６０は、絶縁性樹脂基材１０
の周辺部において、半導体チップ実装回路基板５０の非
貫通孔１６ｂに対応する位置に、バイアホール６２およ
び導電性バンプ６４を有して形成されるとともに、絶縁
性樹脂基材１０のほぼ中央部に半導体チップ４２の外形
とほぼ同じサイズの貫通孔６８が形成され、さらに導電
性バンプ６４が形成された絶縁性樹脂基材１０の表面の
適切な個所に接着剤層が形成された構造を有する。

【０１０９】図３は、２枚の半導体チップ実装回路基板
５０を、２枚の回路基板６０と交互に積層し、上層の回
路基板６０のさらに外側には、回路基板６０の導電性バ
ンプ６４に接続される導体回路８２だけを有するが、中
央開口部を有しない天蓋板８０を配置し、さら下層の半
導体チップ実装回路基板５０の外側には、絶縁性樹脂基
材の一面側に導体回路７２が形成され、他面側には導体
回路７２に達するバイアホール７４が形成され、そのバ
イアホール７４の直上には隣接する半導体チップ実装回
路基板５０に電気的に接続される導電性バンプ７６が形
成されてなる積層用回路基板７０を配置させた状態で、
加熱プレスして一体化する。このような積層に際して、
実装された半導体チップ４２を取り囲む基板間の隙間に
は、封止樹脂が充填される。

【０１１０】図４は、このように６層に積層された積層
体を示し、1度の加熱プレス成形により一体化される。
加圧と同時に加熱することで、各回路基板に設けた接着
剤層が硬化して、半導体チップ実装回路基板５０とスペ
ーサ回路基板６０との間、スペーサ回路基板６０と天蓋
板８０との間、および半導体チップ実装回路基板５０と
積層用回路基板７０との間で強固な接着が行われる。な
お、熱プレスとしては、真空熱プレスを用いることが好
適である。

【０１１１】このように一体化して形成された多層化回
路基板の最下層の回路基板７０の導体回路７２のランド
上に、ニッケル−金層（図示を省略する）をそれぞれ形
成し、さらに、そのニッケル−金層上には、マザーボー
ド側の端子に接続される半田ボール７８が配設される。

【０１１２】なお、絶縁性樹脂基材の表面に予め形成さ
れた接着剤層に代えて、各回路基板が製造されて後、多
層化する段階において、絶縁性樹脂基材の導電性バンプ
側の表面の適切な個所に接着剤を塗布し、乾燥化した状
態の未硬化樹脂からなる接着剤層として形成することも
できる。この接着剤層は、取扱が容易になるため、プレ
キュアしておくことが好ましく、その厚さは、５〜５０
μｍの範囲が望ましい。

【０１１３】上述した実施形態では、２枚の半導体チッ
プ実装回路基板５０と２枚のスペーサ回路基板６０とを
交互に積層し、さらにその下側には積層用回路基板７０
を、上側には天蓋板８０を積層して６層に多層化した
が、そのような例に限定されるものではなく、実装する
半導体チップのサイズや数量、絶縁性樹脂基材の種類、
厚さ等に応じて、５層以下あるいは７層以上の多層化回
路基板の製造にも適用できることは勿論のことである。

【０１１４】

【実施例】（実施例１） （１）エポキシ樹脂をガラスクロスに含潰させてＢステ
ージとしたプリプレグと、銅箔とを積層して加熱プレス
することにより得られる片面銅張積層板を基板として用
いる。絶縁性樹脂基材１０の厚さは５０μｍ、銅箔１２
の厚さは、１８μｍとした。

【０１１５】（２）このような絶縁性基材１０の銅箔１
２が貼付けられた表面およびそれと反対側の表面に、そ
れぞれ厚さ２２μｍのＰＥＴフィルム１３および１４を
貼付ける。上記ＰＥＴフィルムは、厚みが１０μｍの粘
着剤層と、厚みが１２μｍのＰＥＴフィルムベースとか
らなる。

【０１１６】（３）次いで、ＰＥＴフィルム１４の上方
から、以下のようなレーザ加工条件でパルス発振型炭酸
ガスレーザを照射して、ビアホール形成用の非貫通孔１
６ａおよび１６ｂを形成した後、非貫通孔１６の開口内
壁に残留する樹脂を取り除くために、プラズマクリーニ
ング処理を施した。

【０１１７】〔レーザ加工条件〕 パルスエネルギー ０．７ ｍＪ パルス幅 １５ μｓ パルス間隔 ２ ｍｓ以上 ショット数 ２

【０１１８】（４）次いで、絶縁性樹脂基材１０の銅箔
１２が貼付けられた表面に、保護フィルム１３を貼付け
た状態で、下記組成の電解めっき水溶液で下記めっき条
件にて電解銅めっき処理を施して、非貫通孔１６ａおよ
び１６ｂの内部に電解銅めっきを充填して、口径１５０
μｍ、バイアホール間距離５００μｍのバイアホール２
０ａおよび２０ｂをそれぞれ形成した。

【０１１９】 〔電解めっき水溶液〕 硫酸 １８０ ｇ／ｌ 硫酸銅 ８０ ｇ／ｌ 添加剤（アトテックジャパン製、商品名：カパラシドＧＬ） １ ml／ｌ 〔電解めっき条件〕 電流密度 ２ Ａ／ｄｍ２ 時間 ３０ 分 温度 ２５ ℃

【０１２０】（５）次に、下記組成の電解めっき水溶液
で下記めっき条件にて電解すずめっき処理を施して、PE
Tフィルム１４に形成された開口内に、電解すずめっき
膜を充填し、バイアホール２０ａおよび２０ｂ上に、直
径１５０μｍ、高さ５μｍ、バンプ間距離５００μｍの
第１の導電性バンプ２２ａおよび第２の導電性バンプ２
２ｂをそれぞれ形成した。

【０１２１】〔電解めっき水溶液〕 硫酸 １０５ ｍｌ／ｌ 硫酸すず（SnSO4） ３０ ｇ／ｌ 添加剤 ４０ ml／ｌ 〔電解めっき条件〕 電流密度 ２ Ａ／ｄｍ^２ 時間 ２０ 分 温度 ２５ ℃

【０１２２】（６） PETフィルム１４上にさらに保護
膜２６を形成した。この保護膜２６の形成は、PETフィ
ルム貼付でも良いしまたはレジスト層形成によりなされ
る。さらに、絶縁性樹脂基材の銅箔面に貼付された保護
膜１３を剥離した後、その銅箔面にエッチングレジスト
層２４を形成し、エッチングレジスト非形成部分の銅箔
を、塩化第二銅のエッチング溶液で処理することによ
り、バイアホール１６ａに対応した位置に直径４００μ
ｍのランドを、バイアホール１６ｂに対応した位置に直
径４００μｍのランドを有し、それらのランド間を接続
する配線部分のＬ／Ｓ＝５０μｍ／５０μｍであるよう
な導体回路パターン４０を形成した。

【０１２３】（８）次いで、導体回路４０の表面をエッ
チング液で粗化して粗化層（図示を省略する）を形成
し、その後、銅箔貼付面と反対側の表面からPETフィル
ム１４および２６を剥離させ、その表面に接着剤層（図
示を省略する）を形成して、半導体チップ実装用の片面
回路基板５０を製造した。

【０１２４】（９）前記（８）で得た片面回路基板と半
導体チップ４２との間にシート状の封止用樹脂を介在さ
せた状態で、ポッティングのような方法で、第１の導電
性バンプ２２ａに対して半導体チップ４２を表面実装し
て、半導体チップ実装回路基板を作製した。この際、半
導体チップ４２の下面側から、金製のバンプが突設され
ており、このバンプが第１の導電性バンプ２２ａに埋め
込まれることで、半導体チップ４２が接続される。

【０１２５】（１０）次に、半導体チップ実装用回路基
板の処理工程とほぼ同様な工程によって、絶縁性基材１
０の周辺部だけにバイアホール６２および導電性バンプ
６４を形成する。さらに絶縁性基材１０の導電性バンプ
６４と反対側の表面に導体回路（パッド）６７を形成
し、導体回路６７の表面にエッチング処理によって粗化
層を形成し、その後、絶縁性樹脂基材５０のほぼ中央部
に開口６８を形成し、最後に、導電性バンプ６４が形成
された絶縁性基材１０の表面に接着剤層を形成してスペ
ーサ用回路基板６０を作製した。

【０１２６】（１１）さらに、半導体チップ実装用回路
基板の処理工程とほぼ同様な工程によって、最下層とな
る積層用回路基板７０と、最上層となる天蓋板８０を形
成する。

【０１２７】（１２）次いで、上記２枚の半導体チップ
実装回路基板５０と、２枚のスペーサ用回路基板６０と
交互に積層し、さらに上層のスペーサ用回路基板６０の
外側に、天蓋板８０を配置し、一方、下層の半導体チッ
プ実装回路基板５０の外側に積層用回路基板７０を配置
させた状態で、各基板間の隙間に充填樹脂を注入しなが
ら、温度１８０℃で加熱するとともに、圧力２ＭＰａで
プレスして、すべての回路基板を１度のプレス成形によ
り一体化した。

【０１２８】（１３）前記（１２）で得た積層体の最下
層にある積層用回路基板７０の表面にめっきレジスト層
を形成した後、めっき処理を施して、回路基板７０の導
体回路７２のランド上に、ニッケル−金層（図示を省略
する）を形成し、さらに、そのニッケル−金層上にはマ
ザーボードの端子に接続する半田ボール７８を配設し
て、ＢＧＡ構造を有する多層化回路基板を作製した。

【０１２９】（実施例２）低融点金属であるスズ−銀系
はんだからなる導電性ペーストを用いて、印刷によっ
て、直径（バンプ径）が８０μｍ、高さが３０μｍ、バ
ンプ間距離（ピッチ）が６００μｍの第１の導電性バン
プ２２ａを形成するとともに、直径８０μｍ、高さ３０
μｍ、バンプ間距離６００μｍの第２の導電性バンプ２
２ｂを形成した以外は、実施例１と同様に処理して半導
体チップ実装用回路基板および多層化回路基板を作製し
た。

【０１３０】上記実施例１および２によって製造された
多層化回路基板について、断面の剥離などの有無を確認
する外観検査や、電気接続の有無を確認する導通試験を
行った。その結果、実施例１および２は、接続性や密着
性という点では問題がなく、ヒートサイクル条件下にお
いても、１０００サイクルまでチップおよび導体接続部
分では剥離やクラックなどは確認されず、抵抗値の上昇
も確認されなかった。

【０１３１】

【発明の効果】以上説明したように、本発明の半導体チ
ップ実装用の回路基板は、ＩＣチップ等の半導体チップ
を実装可能な実装用バンプと、他のプリント基板との電
気的接続を図る接続用バンプとの二種類の導電性バンプ
を絶縁性基材の同じ表面側に形成し、これらの導電性バ
ンプを接続する導体回路を絶縁性基材の他の表面に設け
たので、半導体チップ間の距離の短縮化を図り、配線の
抵抗やインダクタンスに起因する不具合を低減すること
ができ、その結果、高速で遅延なく電気信号を伝達する
ことができ、配線基板の高密度化および高機能化を図る
ことができる。

【０１３２】また、本発明の製造方法によれば、半導体
チップ実装用の回路基板における二種類の導電性バンプ
を、一の工程によって同時に形成することができるの
で、工程数を減少することができ、さらに、高価な電着
用装置等を使用する必要がないので、回路基板を安価に
製造することができる。

【図面の簡単な説明】

【図1】(a)〜(e)は、本発明の半導体チップ実装用回路
基板の製造工程の一部を示す図である。

【図２】(a)〜(b)は、本発明の半導体チップ実装用回路
基板の製造工程の一部を示す図である。

【図３】本発明の半導体チップ実装回路基板と他の回路
基板とを積層状態を示す図である。

【図４】本発明による半導体チップ実装回路基板と他の
回路基板とを積層一体化して製造した多層化回路基板を
示す図である。

【図５】従来技術におけるＩＣパッケージの側断面図で
ある。

【図６】（ａ）は従来技術におけるＩＣパッケージを実
装した基板の側面図、（ｂ）は同じく平面図である。

【符号の説明】

１０ 絶縁性樹脂基材 １２ 銅箔 １３ PETフィルム １４ 保護フィルムo １６ａ、１６ｂ 非貫通孔 ２０ａ、２０ｂ 充填バイアホール ２２ａ 実装用導電性バンプ（第1の導電性バンプ） ２２ｂ 接続用導電性バンプ（第２の導電性バンプ） ２４ エッチングレジスト層 ４０ 導体回路 ４２ 半導体チップ ３B 封止樹脂 ５０ 半導体チップ実装用回路基板 ６０ スペーサ用回路基板 ７０ 積層用片面回路基板 ７８ 半田ボール ８０ 天蓋板

Claims (13)

【特許請求の範囲】
1. 【請求項１】 絶縁性基材の一方の表面に形成された導
   体回路と、絶縁性基材の他方の表面から前記導体回路に
   達する非貫通孔内に充填された導電性物質からなるバイ
   アホールと、そのバイアホールの直上に位置してバイア
   ホールに電気的に接続され、かつ前記絶縁性基材の他方
   の表面から突出する導電性バンプとを有する回路基板に
   おいて、 前記絶縁性基材の他方の表面側には、そのほぼ中央部に
   半導体チップを実装するための実装領域を有するととも
   に、その実装領域の外側には他の回路基板との電気的な
   接続を行う周辺接続領域を有しており、前記実装領域内
   および周辺接続領域内には、半導体チップとの接続を図
   るための実装用バンプおよび他の回路基板との電気的接
   続を図るための接続用バンプがそれぞれ突設され、前記
   絶縁性基材の一方の表面側に形成された導体回路は、前
   記実装用バンプに対応するバイアホールと前記接続用バ
   ンプに対応するバイアホールとを電気的に接続するよう
   に前記回路基板の中央部から周辺部に向って延設されて
   いることを特徴とする半導体チップ実装用回路基板。
2. 【請求項２】 前記実装用バンプに半導体チップが実装
   されていることを特徴とする請求項１に記載の半導体チ
   ップ実装回路基板。
3. 【請求項３】 上記導電性物質は、電解銅めっき膜から
   形成されるとともに、上記導電性バンプは、電解すずめ
   っき膜から形成されることを特徴とする請求項１または
   ２に記載の回路基板。
4. 【請求項４】 上記導電性バンプは、Ｓｎ、Ｐｂ、Ａ
   ｇ、Ａｕ、Ｃｕ、Ｚｎ、Ｉｎ、Ｂｉから選ばれるいずれ
   か1の金属で形成されることを特徴とする請求項１また
   は２に記載の回路基板。
5. 【請求項５】 上記導電性バンプは、半田またはスズ合
   金から形成されることを特徴とする請求項１または２に
   記載の回路基板。
6. 【請求項６】 前記導体回路の表面には粗化層が形成さ
   れていることを特徴とする請求項１〜５のいずれかに記
   載の回路基板。
7. 【請求項７】 絶縁性基材の一方の表面に形成された導
   体回路と、絶縁性基材の他方の表面から前記導体回路に
   達する非貫通孔内に充填された導電性物質からなるバイ
   アホールと、そのバイアホールの直上に位置してバイア
   ホールに電気的に接続され、かつ前記絶縁性基材の他方
   の表面から突出する導電性バンプとを有する回路基板を
   製造するにあたって、少なくとも以下の(1)〜(3)の工
   程、すなわち、 (1) 絶縁性基材の一方の表面に配線層を形成するため
   の導体層を設けるとともに、絶縁性基材の他方の表面か
   ら前記導体層に達する非貫通孔を、絶縁性基材の中央部
   および周辺部において形成する工程、 (2) 前記非貫通孔内に導電性物質を充填してバイアホ
   ールを形成する工程、 (3) 前記バイアホールの位置に整合して開口するバン
   プ形成用孔を有するバンプ形成用被膜を前記絶縁性基材
   の他方の表面に貼付した状態で、前記バンプ形成用孔に
   導電性物質を充填して、前記絶縁性基材の中央部におけ
   るバイアホールの直上に、半導体チップの実装用導電性
   バンプを形成するとともに、前記絶縁性基材の周辺部に
   おけるバイアホールの直上に、隣接する回路基板との電
   気的接続用の導電性バンプを形成する工程、とを含んで
   なる半導体チップ実装用回路基板の製造方法。
8. 【請求項８】 絶縁性樹脂基材の一面に導体回路を有
   し、この絶縁性樹脂基材の他面から前記導体回路に達す
   るバイアホールが形成され、そのバイアホールの直上に
   導電性バンプが形成されてなる回路基板の複数枚を接着
   剤を介して積層し、その積層された複数枚の回路基板を
   一括して加熱プレスすることによって製造される多層化
   回路基板において、 前記回路基板のうちのいくつかは、そのほぼ中央部にお
   いて、半導体チップが実装された導電性バンプを有する
   とともに、その周辺部には他の回路基板との電気的接続
   のための導電性バンプを有し、前記半導体チップを実装
   する導電性バンプは、それらに対応したバイアホールを
   介して導体回路に接続され、その導体回路は前記回路基
   板の周辺部に向けて延設されるとともに、その周辺部に
   おいて、隣接する他の回路基板の導電性バンプに接続さ
   れるように構成された多層化回路基板。
9. 【請求項９】 前記他の回路基板は、そのほぼ中央部に
   おいて、半導体チップが通過・収納され得るような貫通
   孔を有していることを特徴とする請求項８に記載の多層
   化回路基板。
10. 【請求項１０】 上記バイアホールは、電解銅めっき膜
    から形成されるとともに、上記導電性バンプは、電解す
    ずめっき膜から形成されることを特徴とする請求項８ま
    たは９に記載の多層化回路基板。
11. 【請求項１１】 上記導電性バンプは、Ｓｎ、Ｐｂ、Ａ
    ｇ、Ａｕ、Ｃｕ、Ｚｎ、Ｉｎ、Ｂｉから選ばれるいずれ
    か1の金属で形成されることを特徴とする請求項８〜１
    ０のいずれかに記載の回路基板。
12. 【請求項１２】 上記導電性バンプは、半田またはスズ
    合金から形成されることを特徴とする請求項８〜１０の
    いずれかに記載の回路基板。
13. 【請求項１３】 前記導体回路の表面には粗化層が形成
    されていることを特徴とする請求項８〜１２のいずれか
    に記載の多層化回路基板。