JP2006147966A - 配線基板および半導体装置 - Google Patents
配線基板および半導体装置 Download PDFInfo
- Publication number
- JP2006147966A JP2006147966A JP2004338354A JP2004338354A JP2006147966A JP 2006147966 A JP2006147966 A JP 2006147966A JP 2004338354 A JP2004338354 A JP 2004338354A JP 2004338354 A JP2004338354 A JP 2004338354A JP 2006147966 A JP2006147966 A JP 2006147966A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- copper
- etching
- flexible substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
フレキシブル基板に対して精度高く電子部品を搭載し、マルチチップモジュールの電気的な接続信頼性を向上させたマルチチップモジュールを提供する。
【解決手段】
配線と絶縁層との積層体が形成された基板の前記配線に複数の電子部品を接合する工程と、前記基板と前記複数の電子部品が接合された積層体とを分離する工程と、該電子部品の裏面同士が向かい合うように、分離した積層体を電子部品間で折りたたむ工程とを有するマルチチップモジュールの製造方法を採用する。
【選択図】図4
Description
Claims (3)
- 配線と絶縁層との積層体が形成された基板の前記配線に複数の電子部品を接合する工程と、
前記基板と前記複数の電子部品が接合された積層体とを分離する工程と、
該電子部品の裏面同士が向かい合うように、分離した積層体を電子部品間で折りたたむ工程とを有することを特徴とするマルチチップモジュールの製造方法。 - 請求項1記載において、
前記絶縁層は溝を有し、
該溝を用いて折りたたむ工程を含むことを特徴とするマルチチップモジュールの製造方法。 - 請求項1記載の電子部品のうち、少なくとも1つが無線により信号を伝送する機能を有し、配線形成工程で同時に形成した配線とアンテナが一体である構造を有することを特徴とするマルチチップモジュールの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004338354A JP2006147966A (ja) | 2004-11-24 | 2004-11-24 | 配線基板および半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004338354A JP2006147966A (ja) | 2004-11-24 | 2004-11-24 | 配線基板および半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006147966A true JP2006147966A (ja) | 2006-06-08 |
Family
ID=36627278
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004338354A Withdrawn JP2006147966A (ja) | 2004-11-24 | 2004-11-24 | 配線基板および半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006147966A (ja) |
-
2004
- 2004-11-24 JP JP2004338354A patent/JP2006147966A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8146243B2 (en) | Method of manufacturing a device incorporated substrate and method of manufacturing a printed circuit board | |
US8418360B2 (en) | Method for manufacturing a printed wiring board | |
WO2009147936A1 (ja) | 多層プリント配線板の製造方法 | |
KR20070057990A (ko) | 다층 프린트 배선판 및 다층 프린트 배선판의 제조 방법 | |
JPH1174651A (ja) | プリント配線板及びその製造方法 | |
KR20060124576A (ko) | 배선 기판의 제조 방법 및 반도체 장치의 제조 방법 | |
JP2008016817A (ja) | 埋立パターン基板及びその製造方法 | |
JP4087080B2 (ja) | 配線基板の製造方法およびマルチップモジュールの製造方法 | |
JP4449975B2 (ja) | 接続基板、および該接続基板を用いた多層配線板、ならびにこれらの製造方法 | |
US20020137256A1 (en) | Method and structure for an organic package with improved BGA life | |
CN102077701A (zh) | 印刷电路板、印刷电路板的制造方法以及电子设备 | |
KR100339252B1 (ko) | 땜납범프(bump)를갖춘반도체장치및그의제조방법 | |
JP4527991B2 (ja) | マルチチップモジュールの製造方法 | |
US20090109641A1 (en) | Wafer of circuit board and joining structure of wafer or circuit board | |
JP5942514B2 (ja) | 半導体パッケージの製造方法及び半導体パッケージ | |
JP2006147966A (ja) | 配線基板および半導体装置 | |
KR100951574B1 (ko) | 코어리스 패키지 기판의 솔더 형성 방법 | |
JP2005252047A (ja) | 半導体装置 | |
JP2004006572A (ja) | 素子内蔵基板の製造方法および素子内蔵基板、ならびに、プリント配線板の製造方法およびプリント配線板 | |
JP2005235982A (ja) | 配線基板の製造方法と配線基板、および半導体パッケージ | |
JP2002176267A (ja) | 電子部品、回路装置とその製造方法並びに半導体装置 | |
JP2004186453A (ja) | 多層配線基板の製造方法及び多層配線基板、素子実装基板の製造方法及び素子実装基板 | |
JP2001077533A (ja) | 多層配線基板 | |
JP3888210B2 (ja) | フィルムキャリアの製造方法 | |
JP5034885B2 (ja) | 電子装置とその電子装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060515 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060619 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060621 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20060621 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070412 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070516 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070516 |
|
AA91 | Notification that invitation to amend document was cancelled |
Free format text: JAPANESE INTERMEDIATE CODE: A971091 Effective date: 20070626 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20080514 |