KR102413224B1 - 발광 소자, 발광 소자 제조방법 및 발광 모듈 - Google Patents

발광 소자, 발광 소자 제조방법 및 발광 모듈 Download PDF

Info

Publication number
KR102413224B1
KR102413224B1 KR1020150138458A KR20150138458A KR102413224B1 KR 102413224 B1 KR102413224 B1 KR 102413224B1 KR 1020150138458 A KR1020150138458 A KR 1020150138458A KR 20150138458 A KR20150138458 A KR 20150138458A KR 102413224 B1 KR102413224 B1 KR 102413224B1
Authority
KR
South Korea
Prior art keywords
support member
light emitting
disposed
layer
adhesive
Prior art date
Application number
KR1020150138458A
Other languages
English (en)
Other versions
KR20170039394A (ko
Inventor
토모히로 삼페이
Original Assignee
쑤저우 레킨 세미컨덕터 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 filed Critical 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드
Priority to KR1020150138458A priority Critical patent/KR102413224B1/ko
Priority to EP16852073.2A priority patent/EP3358633B1/en
Priority to PCT/KR2016/010920 priority patent/WO2017057927A1/ko
Priority to JP2018516420A priority patent/JP6776347B2/ja
Priority to US15/765,213 priority patent/US10811566B2/en
Priority to CN201680057489.3A priority patent/CN108140707B/zh
Publication of KR20170039394A publication Critical patent/KR20170039394A/ko
Application granted granted Critical
Publication of KR102413224B1 publication Critical patent/KR102413224B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/641—Heat extraction or cooling elements characterized by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/642—Heat extraction or cooling elements characterized by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Abstract

실시 예에 따른 발광 모듈은, 제1개구부 및 제2개구부를 갖는 제1지지 부재; 상기 제1지지 부재의 제1개구부에 배치된 제2지지 부재; 상기 제1지지 부재의 제2개구부에 배치된 제3지지 부재; 상기 제2지지 부재 상에 배치된 제1리드 전극; 상기 제1 및 제2지지 부재 중 적어도 하나의 위에 배치된 제2리드 전극; 상기 제2지지 부재 상에서 상기 제1 및 제2리드 전극과 전기적으로 연결된 발광 칩; 상기 제3지지 부재 상에 배치된 제어 부품; 및 상기 제1, 제2 및 제3지지 부재 아래에 배치된 전도층을 포함하며, 상기 제1지지 부재는 수지 재질을 포함하며, 상기 제2지지 부재는 세라믹 재질을 포함하며, 상기 제3지지 부재는 금속 재질을 포함한다.

Description

발광 소자, 발광 소자 제조방법 및 발광 모듈{LIGHT EMITTING DEVICE, MANUFACTURING METHOD FOR LIGHT EMITTIN DEVICE, AND LIGHTING MODULE}
실시 예는 발광 소자, 발광 소자 제조방법 및 발광 모듈에 관한 것이다.
발광 소자, 예컨대 발광 다이오드(Light Emitting Device)는 전기 에너지를 빛으로 변환하는 반도체 소자의 일종으로, 기존의 형광등, 백열등을 대체하여 차세대 광원으로서 각광받고 있다.
발광 다이오드는 반도체 소자를 이용하여 빛을 생성하므로, 텅스텐을 가열하여 빛을 생성하는 백열등이나, 또는 고압 방전을 통해 생성된 자외선을 형광체에 충돌시켜 빛을 생성하는 형광등에 비해 매우 낮은 전력만을 소모한다.
발광 다이오드는 실내 및 실외에서 사용되는 각종 램프, 액정표시장치, 전광판, 가로등, 지시등과 같은 조명 장치의 광원으로서 사용이 증가하고 있다.
실시 예는 새로운 방열 구조를 갖는 발광 소자를 제공한다.
실시 예는 수지 재질의 제1지지 부재의 개구부에 열 저항이 낮은 제2지지 부재 상에 발광 칩을 배치한 발광 소자를 제공한다.
실시 예는 수지 재질의 제1지지 부재와 세라믹 재질의 제2지지 부재 사이를 접착 부재로 접착시키고, 상기 제2지지 부재 상에 하나 또는 복수의 발광 칩이 배치된 발광 소자 및 이를 구비한 발광 모듈을 제공한다.
실시 예는 제2지지 부재와 발광 칩 사이에 리드 전극이 배치된 발광 소자 및 이를 구비한 발광 모듈을 제공한다.
실시 예는 제1지지 부재의 수지층 사이의 접착층을 이용하여 제1지지 부재 내의 개구부 내에 배치된 제2지지 부재를 접착시켜 줄 수 있는 발광 소자 및 그 제조 방법을 제공한다.
실시 예는 제1지지 부재 내에 발광 칩 아래에 절연 및 방열을 위한 세라믹 재질의 제2지지 부재를 배치하고, 제어 부품 아래에 비절연 및 방열을 위한 금속 재질의 제3지지 부재를 배치한 발광 모듈을 제공한다.
실시 예에 따른 발광 모듈은, 제1개구부 및 제2개구부를 갖는 제1지지 부재; 상기 제1지지 부재의 제1개구부에 배치된 제2지지 부재; 상기 제1지지 부재의 제2개구부에 배치된 제3지지 부재; 상기 제2지지 부재 상에 배치된 제1리드 전극; 상기 제1 및 제2지지 부재 중 적어도 하나의 위에 배치된 제2리드 전극; 상기 제2지지 부재 상에서 상기 제1 및 제2리드 전극과 전기적으로 연결된 발광 칩; 상기 제3지지 부재 상에 배치된 제어 부품; 및 상기 제1, 제2 및 제3지지 부재 아래에 배치된 전도층을 포함하며, 상기 제1지지 부재는 수지 재질을 포함하며, 상기 제2지지 부재는 세라믹 재질을 포함하며, 상기 제3지지 부재는 금속 재질을 포함한다.
실시 예는 새로운 방열 구조를 갖는 발광 소자를 제공한다.
실시 예는 수지 재질의 제1 지지 부재의 개구부에 발광 칩이 배치된 세라믹 재질의 제2지지 부재를 갖는 발광 소자를 제공한다.
실시 예는 발광 칩이 배치된 세라믹 재질의 지지 부재의 상면 및 하면에 금속층이 배치되어, 방열 효율을 개선시켜 줄 수 있다.
실시 예는 방열 효율이 개선된 발광 소자를 제공할 수 있다.
실시 예는 세라믹 재질의 지지 부재를 수지 재질의 지지 부재의 개구부에 배치함으로써, 발광 소자를 슬림한 두께로 제공할 수 있다.
실시 예는 수지 기판 내에 절연 및 비 절연을 위한 서로 다른 방열 부재를 배치하여, 칩 및 부품 종류에 따라 방열 특성을 개선시켜 줄 수 있다.
실시 예는 발광 소자 및 이를 구비한 발광 모듈의 신뢰성이 개선될 수 있다.
도 1은 제1실시 예에 따른 발광 소자를 나타낸 평면도이다.
도 2는 도 1의 발광 소자의 A-A측 단면도이다.
도 3은 도 1의 발광 소자의 다른 예를 나타낸 도면이다.
도 4는 도 2의 발광 소자의 제1변형 예이다.
도 5는 도 2의 발광 소자의 제2변형 예이다.
도 6은 도 5의 발광 소자의 상세 구성이다.
도 7은 도 5의 발광 소자에서 접착부재 상에 위치한 리드 전극의 표면 상태를 나타낸 도면이다.
도 8은 도 5의 발광 소자에서 접착부재의 두께 증가에 따른 리드 전극의 표면 상태를 나타낸 도면이다.
도 9는 도 5의 발광 소자의 접착 부재의 제1변형 예이다.
도 10은 도 5의 발광 소자의 접착 부재의 제2변형 예이다.
도 11은 도 5의 발광 소자의 접착 부재의 제3변형 예이다.
도 12는 도 5의 발광 소자의 접착 부재의 제4변형 예이다.
도 13은 도 5의 발광 소자의 접착 부재의 제5변형 예이다.
도 14는 도 5의 발광 소자의 접착 부재의 제6변형 예이다.
도 15는 도 5의 발광 소자의 접착 부재의 제7변형 예이다.
도 16은 도 5의 발광 소자의 접착 부재의 제8변형 예이다.
도 17은 도 5의 발광 소자의 접착 부재의 제9변형 예이다.
도 18은 실시 예에 따른 발광 소자를 갖는 발광 모듈을 나타낸 도면이다.
도 19는 도 18의 발광 모듈의 측 단면도이다.
도 20은 도 18의 발광 모듈의 제1변형 예이다.
도 21은 도 18의 발광 모듈의 제2변형 예이다.
도 22는 제2실시 예에 따른 발광 모듈을 나타낸 측 단면도이다.
도 23은 도22의 발광 모듈의 다른 예이다.
도 24 내지 도 30은 도 2의 발광 소자의 제조 과정을 나타낸 도면이다.
도 31은 실시 예에 따른 발광 칩을 나타낸 도면이다.
도 32는 실시 예에 따른 발광 칩의 다른 예를 나타낸 도면이다.
이하, 실시 예들은 첨부된 도면 및 실시 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다. 실시 예들의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "하/아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "하/아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다.
이하, 첨부된 도면을 참조하여 실시 예에 따른 발광 소자를 설명한다. 첨부된 도면의 전체에 걸쳐, 동일하거나 대응하는 구성요소는 동일한 도면부호로 지칭되며, 중복되는 설명은 생략한다.
도 1은 제1실시 예에 따른 발광 소자를 나타낸 측 단면도이다.
도 1을 참조하면, 발광 소자(100)는 발광 칩(101)과, 개구부(150)를 갖는 제1지지 부재(110)와, 상기 제1지지 부재(110)의 개구부(150)에 위치하며 상기 발광 칩(101)이 배치된 제2지지 부재(131)와, 상기 제2지지 부재(131)와 상기 발광 칩(101) 사이에 배치된 제1리드 전극(161)과, 상기 제1 및 제2지지 부재(110,131) 중 적어도 하나의 위에 제2리드 전극(163)과, 상기 제1 및 제2지지 부재(110,131)의 아래에 전도층(165)을 포함한다.
상기 발광 칩(101)은 가시광선 대역부터 자외선 대역의 범위 중에서 선택적으로 발광할 수 있다. 상기 발광 칩(101)은, 예컨대 UV(Ultraviolet) LED, 적색 LED, 청색 LED, 녹색 LED, 엘로우 그린(yellow green) LED, 또는 백색 LED 중 적어도 하나를 포함할 수 있다.
상기 발광 칩(101)은 칩 내의 두 전극이 서로 인접하게 배치된 수평형 칩 구조, 또는 두 전극이 서로 반대측에 배치된 수직형 칩 구조 중 적어도 하나를 포함할 수 있으며, 이에 대해 한정하지는 않는다. 실시 예는 발광 칩(101)의 하부에 전도성 지지부재를 갖는 수직형 칩을 배치하여, 방열 효율을 개선시켜 줄 수 있다.
상기 발광 칩(101)이 수직형 칩인 경우, 와이어(105)로 제2리드 전극(163)에 연결될 수 있다. 다른 예로서, 상기 발광 칩(101)이 수평형 칩인 경우, 제1 및 제2리드 전극(161,163)에 와이어(105)로 연결될 수 있으며, 이에 대해 한정하지는 않는다. 상기 발광 칩(101)이 플립 칩 방식으로 탑재된 경우, 상기 제1 및 제2리드 전극(161,163) 상에 본딩될 수 있다.
상기 제1지지 부재(110)는 수지 재질을 포함하며, 상기 제2지지 부재(131)는 비 금속 또는 세라믹 재질을 포함한다. 상기 제1지지 부재(110)는 수지 기판 또는 절연 기판일 수 있으며, 상기 제2지지 부재(131)는 세라믹 기판 또는 방열 기판일 수 있다.
상기 제1지지 부재(110)는 수지 재질 예컨대, FR(fluororesins) 계열, CEM(Composite Epoxy Material) 계열 중 적어도 하나를 포함할 수 있다. 실시 예에 따른 발광 소자(100)는 제1지지 부재(110)를 이용함으로써, 제조 비용 및 재료 비용을 절감할 수 있으며 경량화로 제공할 수 있다.
상기 제2지지 부재(131)는 수지 재질에 비해 열 전도도가 높고 열 저항이 낮은 재질일 수 있다. 상기 제2지지 부재(131)는 예컨대, 실리콘(Si), 알루미늄(Al), 타이타늄(Ti), 지르코늄(Zr) 등과 같은 금속원소가 산소, 탄소, 질소 등과 결합하여 만든 산화물, 탄화물, 질화물로 이루어질 수 있다. 상기 제2지지 부재(131)는 질화 알루미늄(AlN) 재질을 포함할 수 있다. 상기 제2지지 부재(131)는 다른 예로서, 탄화규소(SiC), 알루미나(Al2O3), 산화지르코늄(ZrO2), 질화규소(Si3N4), 질소화붕소(BN) 재질 중 적어도 하나를 포함할 수 있다.
열 전도율을 보면, AlN은 70~250W/mK, BN은 60-200W/ｍK, Si3N4은 60-90W/mK, Si는 150W/ｍK, SiC는 270W/ｍK, Al2O3 및 ZrO2는 20-30 W/mK일 수 있다. 상기 제2지지 부재(131)는 방열을 위해 열 전도율이 60W/mK 이상인 재질일 수 있다.
상기 제1지지 부재(110)는 도 2와 같이, 개구부(150)를 포함한다. 상기 개구부(150)의 탑뷰 형상은 다각형 형상, 원 또는 타원 형상 중 적어도 하나를 포함할 수 있으며, 이에 대해 한정하지는 않는다. 상기 개구부(150)에는 제2지지 부재(131)가 배치될 수 있다. 이에 따라 상기 발광 칩(101) 아래의 제2지지 부재(131)가 기판 내에 배치되므로, 발광 소자(100)의 두께를 증가시키지 않고 짧은 방열 경로를 확보할 수 있는 효과가 있다.
도 1과 같이, 상기 제2지지 부재(131)는 가로 또는 세로 방향의 길이(Y2,X2)가 상기 개구부(150)의 가로 또는 세로 방향의 길이보다 작을 수 있다. 상기 제2지지 부재(131)의 가로 및 세로 방향의 길이(Y2,X2)는 상기 제1지지 부재(110)의 가로 및 세로 방향의 길이(Y2,X2)보다 작을 수 있다. 이에 따라 상기 제2지지 부재(131)의 둘레에는 제1지지 부재(110)가 대면할 수 있다.
다른 예로서, 도 3과 같이, 상기 개구부(150)의 세로 방향의 길이가 상기 제2지지 부재(131)의 세로 방향의 길이(X3)와 같거나 작은 경우, 상기 제2지지 부재(131)의 두 측면은 상기 제1지지 부재(110)와 대면하지 않을 수 있다. 이하 설명의 편의를 위해, 도 1과 같이 개구부(150) 내에 제2지지 부재(131)이 삽입된 구조로 설명하기로 한다.
도 2를 참조하면, 상기 제1지지 부재(110)는, 적어도 하나의 수지층(111,113), 및 상기 수지층(111,113)의 상면 및 하면 중 적어도 하나에 금속층(118,119)이 배치될 수 있다. 상기 수지층(111,113)은 예컨대, 제1수지층(111) 및 상기 제1수지층(111) 아래의 제2수지층(113)을 포함할 수 있다. 상기 금속층(118,119)은 예컨대, 상기 제1수지층(111)의 상면에 제1금속층(118) 및 상기 제2수지층(113)의 하면에 제2금속층(119)이 배치될 수 있다.
상기 제1 및 제2수지층(111,113)은 동일한 수지 재질 예컨대, FR 계열 또는 CEM 계열로 형성될 수 있다. 상기 제1 및 제2금속층(118,119)은 티타늄(Ti), 팔라듐(Pd), 구리(Cu), 니켈(Ni), 금(Au), 크롬(Cr), 탄탈늄(Ta), 백금(Pt), 주석(Sn), 은(Ag), 인(P) 중 적어도 하나 또는 이들의 선택적인 합금으로 형성될 수 있으며, 단층 또는 다층으로 형성될 수 있다. 다른 예로서, 상기 제1 및 제2수지층(111,113)은 서로 다른 수지 재질일 수 있으며, 이에 대해 한정하지는 않는다.
상기 제1금속층(118)은 패턴 형상에 따라 상기 제1지지 부재(110)의 상면 일부 또는 전 영역에 선택적으로 배치될 수 있으며, 이에 대해 한정하지는 않는다. 상기 제1금속층(118)은 서로 다른 리드 전극(161,163)과 선택적으로 연결되는 전극 패턴(P3,P4)으로 분리될 수 있다. 상기 제2금속층(119)은 패턴 형상에 따라 상기 제1지지 부재(110)의 하면 일부 또는 전 영역에 선택적으로 배치될 수 있으며, 이에 대해 한정하지는 않는다. 상기 제2금속층(119)은 방열 경로로 제공되거나, 전원 경로로 제공될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제1지지 부재(110)는 상기 제1 및 제2수지층(111,113) 사이에 접착층(115)을 포함할 수 있으며, 상기 접착층(115)은 제1 및 제2수지층(111,113)을 접착시켜 준다. 상기 접착층(115)은 실리콘, 에폭시 또는 프리프레그(Prepreg) 중 적어도 하나를 포함할 수 있다. 상기 제1 및 제2수지층(111,113)이 단일 층인 경우 상기 접착층(115)은 제거될 수 있으며, 이에 대해 한정하지는 않는다.
한편, 상기 제2지지 부재(131)는 상면 및 하면 중 적어도 하나에 금속층(138,139)이 형성될 수 있다. 상기 금속층(138,139)은 상기 제2지지 부재(131)의 상면에 제3금속층(138) 및 하면에 제4금속층(139)을 포함한다.
상기 제3 및 제4금속층(138,139)은 티타늄(Ti), 팔라듐(Pd), 구리(Cu), 니켈(Ni), 금(Au), 크롬(Cr), 탄탈늄(Ta), 백금(Pt), 주석(Sn), 은(Ag), 인(P) 중 적어도 하나 또는 이들의 선택적인 합금으로 형성될 수 있으며, 단층 또는 다층으로 형성될 수 있다. 상기 제2지지 부재(131) 및 제3 및 제4금속층(138,139)은 세라믹 기판 또는 절연성 방열 기판으로 정의할 수 있다.
상기 제3금속층(138)은 상기 제2지지 부재(131)의 상면 에지(edge)로부터 이격될 수 있다. 상기 제3금속층(138)은 적어도 2개의 전극 패턴(P1,P2)으로 분리될 수 있다. 상기 적어도 2개의 전극 패턴(P1,P2)은 상기 제2지지 부재(131) 상에 접촉되며 상기 발광 칩(101)과 전기적으로 연결될 수 있다. 상기 적어도 2개의 전극 패턴(P1,P2)은 간극부(gap)(109)에 의해 분리될 수 있으며, 이에 대해 한정하지는 않는다.
상기 적어도 2개의 전극 패턴(P1,P2)은 제1전극 패턴(P1) 및 제2전극 패턴(P2)을 포함하며, 상기 제1전극 패턴(P1)은 상기 발광 칩(101)과 상기 제2지지 부재(131) 사이에 배치될 수 있다. 상기 제1전극 패턴(P1)은 상기 제1리드 전극(161)과 제2지지 부재(131) 사이에 배치될 수 있고, 제2전극 패턴(P2)은 상기 제2리드 전극(163)과 제2지지 부재(131) 사이에 배치될 수 있다.
상기 제1전극 패턴(P1) 및 제2전극 패턴(P2)은 상기 제2지지 부재(131)의 상면 에지(edge)로부터 이격될 수 있다. 만약, 상기 제1전극 패턴(P1) 및 제2전극 패턴(P2)이 상면 에지에 존재하는 경우, 도 1과 같이 상면 에지를 따라 서로 연결될 수 있어 전기적인 쇼트(short) 문제가 발생될 수 있다.
상기 제4금속층(139)은 상기 제2지지 부재(131)의 하면 에지로부터 이격될 수 있다. 상기 제4금속층(139)이 전기적인 배선인 경우, 전기적인 간섭 방지를 위해 상기 제2지지 부재(131)의 하면 에지로부터 이격될 수 있다. 이에 따라 제2지지 부재(131)의 제4금속층(139)을 이용한 전기적인 패턴을 설계하더라도, 전기적인 쇼트 문제를 해결할 수 있다.
상기 제3금속층(138)의 하면 면적은 상기 제2지지 부재(131)의 상면 면적보다 작은 면적을 가질 수 있다. 상기 제4금속층(139)의 상면 면적은 상기 제2지지 부재(131)의 하면 면적보다 작은 면적을 가질 수 있다.
도 2를 참조하면, 상기 제1지지부재(110)의 두께(B1)는 상기 제2지지 부재(131)의 두께(B2)보다 두꺼울 수 있다. 상기 제2지지 부재(131), 제3 및 제4금속층(138,139)의 두께의 합은 상기 제1지지부재(110)의 두께(B1)와 동일할 수 있으며, 이에 대해 한정하지는 않는다. 상기 제2지지 부재(131)는 두께(B2)가 상기 제1 및 제2수지층(111,113)의 두께의 합보다 두껍게 형성되므로, 충분한 방열 표면적을 확보할 수 있다.
한편, 상기 접착 부재(151)는 상기 제1 및 제2지지 부재(110,131) 사이에 배치된다. 상기 접착 부재(151)는 상기 제1 및 제2지지 부재(110,131) 사이에 접착된다. 상기 접착 부재(151)는 상기 제1,2수지층(111,113)과 상기 접착층(115)에 접촉될 수 있다.
상기 접착 부재(151)의 상부는 제1 및 제3금속층(118,138) 사이에 배치될 수 있다. 상기 접착 부재(151)의 상부는 상기 제1지지 부재(110)의 상면과 같은 높이이거나 낮게 배치될 수 있다. 만약 상기 접착 부재(151)의 상부가 상기 제1지지 부재(110)의 상면보다 높게 배치된 경우 리드 전극(161,163)의 표면이 러프(rough)하게 형성될 수 있다.
상기 접착 부재(151)의 하부는 제2 및 제4금속층(119,139) 사이에 배치될 수 있다. 상기 접착 부재(151)의 하부는 상기 제1지지 부재(110)의 하면과 같거나 높게 배치될 수 있다. 만약 상기 접착 부재(151)의 상부가 제1지지 부재(110)의 하면보다 돌출된 경우 전도층(165)의 표면이 러프(rough)하게 형성될 수 있다.
상기 접착 부재(151)는 상기 제1,2지지 부재(110,131) 중 적어도 하나의 상면 및 하면 중 적어도 하나의 위에 배치될 수 있다. 상기 접착 부재(151)는 제2지지 부재(131)의 상면 외곽부에 배치된 제1접착부(153), 및 상기 제2지지 부재(131)의 하면 외곽부에 배치된 제2접착부(155) 중 어느 하나 또는 모두를 포함할 수 있다. 상기 제1접착부(153) 및 상기 제2접착부(155)는 상기 접착 부재(151)로부터 내측 방향으로 연장될 수 있다.
상기 제1접착부(153)는 상기 제2지지 부재(131)의 상면 둘레에 접착되며 상기 제3금속층(138)의 둘레 및 리드 전극(161,163)의 아래에 배치될 수 있다. 이러한 제1접착부(153)는 제2지지 부재(131) 및 리드 전극(161,163)과 접착될 수 있다.
상기 제1접착부(153)는 도 1과 같이 간극부(109) 상에도 노출될 수 있으며, 이에 대해 한정하지는 않는다. 상기 제1접착부(153)의 두께는 상기 제3금속층(138)의 두께와 동일하거나 얇을 수 있다. 상기 제1접착부(153)의 두께가 상기 제3금속층(138)의 두께보다 두꺼운 경우, 리드 전극(161,163)의 표면이 균일하지 않는 문제가 있다.
상기 제2접착부(155)는 상기 제2지지 부재(131)의 하면 둘레에 접착되며, 상기 제4금속층(139)의 둘레에 배치될 수 있다. 상기 제2접착부(155)의 두께는 상기 제4금속층(139)의 두께와 동일하거나 얇을 수 있다. 상기 제2접착부(155)의 두께가 상기 제4금속층(139)의 두께보다 두꺼운 경우, 하부에 배치된 리드 전극(161,163)의 표면이 균일하지 않는 문제가 있다. 이러한 제2접착부(155)는 제2지지 부재(131) 및 전도층(165)과의 접착될 수 있다.
상기 접착 부재(151)는 상기 접착층(115)과 동일한 재질일 수 있으며, 예컨대 실리콘, 에폭시 또는 프리프레그(Prepreg) 중 적어도 하나를 포함할 수 있다. 다른 예로서, 상기 접착 부재(151)는 상기 접착제 중에서 상기 접착층(115)의 재질과 다른 재질로 형성될 수 있다.
한편, 상기 제1리드 전극(161)은 상기 제2지지 부재(131) 위에 배치되며, 일부가 제1지지 부재(110)의 제2영역 예컨대, 제1금속층(118)의 제3전극 패턴(P3) 위로 연장될 수 있다.
상기 제2리드 전극(163)은 상기 제1지지 부재(110)의 제1영역 예컨대, 제1금속층(118)의 제4전극 패턴(P4) 위에 배치될 수 있으며, 일부가 제2지지 부재(131)의 전극 패턴(P2) 위로 연장될 수 있다. 상기 제1지지 부재(110)의 제1 및 제2영역은 서로 다른 영역일 수 있다.
상기 제1리드 전극(161)은 상기 제3금속층(138)의 제1전극 패턴(P1) 및 제1금속층(118)의 제3전극 패턴(P3)에 연결될 수 있다. 상기 제1리드 전극(161)은 제2지지 부재(131), 접착 부재(151) 및 제1지지 부재(110)의 제2영역과 수직 방향으로 오버랩(overlap)되게 배치될 수 있다.
여기서, 상기 발광 칩(101)은 상기 제1리드 전극(161) 및 상기 제2지지 부재(131)와 수직 방향으로 오버랩되며, 상기 제1리드 전극(161)과 본딩 물질로 본딩될 수 있다. 상기 발광 칩(101)이 제1리드 전극(161)에 본딩된 경우, 그 본딩 물질은 전도성 재질 예컨대, 솔더 재질을 포함한다. 상기 발광 칩(101)과 상기 제1리드 전극(161) 사이에 전기적인 연결이 필요 없는 경우, 상기 본딩 물질은 절연성 재질 예컨대, 실리콘 또는 에폭시 재질일 수 있다.
상기 제2리드 전극(163)은 상기 제1지지 부재(110)의 제1영역, 상기 접착 부재(151), 및 제2지지 부재(131) 위에 배치될 수 있다. 상기 제2리드 전극(163)은 상기 제3금속층(138)의 제2전극 패턴(P2) 및 제1금속층(118)의 제4전극 패턴(P4)과 연결될 수 있다.
상기 제1 및 제2리드 전극(161,163)은 패드로서, 상기 제1내지 제4금속층(118,119,138,139)과 다른 금속을 포함할 수 있으며, 예컨대 티타늄(Ti), 팔라듐(Pd), 구리(Cu), 니켈(Ni), 금(Au), 크롬(Cr), 탄탈늄(Ta), 백금(Pt), 주석(Sn), 은(Ag), 인(P) 중 적어도 하나 또는 이들의 선택적인 합금으로 단층 또는 다층으로 형성될 수 있다.
상기 제1 및 제2리드 전극(161,163) 상에는 표면 보호를 위해 보호층(미도시)이 배치될 수 있으며, 상기 보호층은 솔더 레지스트 재질을 포함할 수 있다.
한편, 상기 전도층(165)은 상기 제2지지 부재(131) 아래에 배치된다. 상기 전도층(165)은 상기 제2지지 부재(131) 아래에서 상기 제2지지 부재(131)로부터 전도된 열을 방열하게 된다. 상기 전도층(165)은 상기 제1지지 부재(110) 아래에 연장될 수 있다. 상기 전도층(165)은 상기 제2 및 제4금속층(119,139) 아래에 배치될 수 있다. 상기 전도층(165)은 가로 또는 세로 방향의 너비가 상기 제2지지 부재(131)의 가로 또는 세로 방향의 너비보다 넓게 배치되어, 전도된 열을 확산시켜 줄 수 있다. 상기 전도층(165)의 일부는 상기 접착 부재(151)와 수직 방향으로 오버랩될 수 있다.
상기 전도층(165)은 상기 제1내지 제4금속층(118,119,138,139)과 다른 금속을 포함할 수 있으며, 예컨대 티타늄(Ti), 팔라듐(Pd), 구리(Cu), 니켈(Ni), 금(Au), 크롬(Cr), 탄탈늄(Ta), 백금(Pt), 주석(Sn), 은(Ag), 인(P) 중 적어도 하나 또는 이들의 선택적인 합금으로 단층 또는 다층으로 형성될 수 있다. 상기 전도층(165)은 상기 제1 및 제2리드 전극(161,163)과 동일한 금속을 포함할 수 있으며, 이에 대해 한정하지는 않는다.
상기 발광 칩(101)은 제1리드 전극(161)과 제2리드 전극(163)에 연결된다. 상기 발광 칩(101)은 제1리드 전극(161)에 본딩되어 전기적으로 연결되고, 상기 제2리드 전극(163)과 와이어(105)로 연결될 수 있다. 상기 발광 칩(101)은 제1 및 제2리드 전극(161,163)으로부터 전원을 공급받아 구동되어 광을 방출하게 된다. 상기 발광 칩(101)으로부터 발생된 열은 상기 제1리드 전극(161), 제2지지 부재(131), 및 전도층(165)으로 전도될 수 있다.
실시 예에 따른 발광 칩(101)은 상기 제2지지 부재(131) 상에 하나 또는 복수로 배치될 수 있으며, 이에 대해 한정하지는 않는다. 상기 복수의 발광 칩(101)은 직렬 또는 병렬로 연결될 수 있으며, 이에 대해 한정하지는 않는다.
실시 예에 따른 발광 소자(100)는 발광 칩(101)이 배치된 영역에 상기 발광 칩(101)과 제2지지 부재(131) 사이에 열 저항을 상승시키는 물질 예컨대, 절연성 접착제를 배제할 수 있다. 실시 예에 따른 발광 소자(100)는 발광 칩(101)이 탑재된 영역에 세라믹 재질의 제2지지 부재(131)을 배치하여, 방열 효율을 개선시켜 줄 수 있다. 실시 예에 따른 발광 소자(100)는 제2지지 부재(131)의 둘레에 수지 재질의 제1지지 부재(110)를 배치함으로써, 제1지지 부재(110) 상에서의 회로 패턴이나 비아 홀을 통해 배면과의 전기적인 연결이 용이할 수 있다. 또한 제1지지 부재(110) 상에 다른 제어 부품을 더 탑재할 수도 있다.
도 4는 도 2의 발광 소자의 다른 예이다.
도 4를 참조하면, 발광 소자는 발광 칩(101)과, 개구부(150)를 갖는 제1지지 부재(110)와, 상기 제1지지 부재(110)의 개구부(150)에 위치하며 상기 발광 칩(101) 아래에 배치된 제2지지 부재(131)와, 상기 제2지지 부재(131)와 상기 발광 칩(101) 사이에 배치된 제1리드 전극(161)과, 상기 제1 및 제2지지 부재(110,131) 중 적어도 하나의 위에 제2리드 전극(163)과, 상기 제1 및 제2지지 부재(110,131)의 아래에 전도층(165)과, 상기 발광 칩(101) 상에 투광층(171)을 포함한다.
상기 투광층(171)은 발광 칩(101)의 표면 예컨대, 발광 칩(101)의 측면 및 상면 상에 배치될 수 있다. 상기 투광층(171)은 실리콘 또는 에폭시와 같은 수지 재질을 포함할 수 있다.
상기 투광층(171)의 상면은 와이어(105)의 고점 높이보다 위에 위치할 수 있으며, 이에 대해 한정하지는 않는다. 상기 투광층(171) 내에는 형광체, 확산제 또는 산란제와 같은 불순물을 포함할 수 있으며, 이에 대해 한정하지는 않는다.
상기 투광층(171)은 상기 제2지지 부재(131)와 수직 방향으로 오버랩될 수 있으며, 일부는 상기 제1 및 제2리드 전극(161,163) 사이의 간극부(109)에 형성될 수 있다.
도 5를 참조하면, 발광 소자는 발광 칩(101)과, 개구부(150)를 갖는 제1지지 부재(110)와, 상기 제1지지 부재(110)의 개구부(150)에 위치하며 상기 발광 칩(101) 아래에 배치된 제2지지 부재(131)와, 상기 제2지지 부재(131)와 상기 발광 칩(101) 사이에 배치된 제1리드 전극(161)과, 상기 제1 및 제2지지 부재(110,131) 중 적어도 하나의 위에 제2리드 전극(163)과, 상기 제1 및 제2지지 부재(110,131)의 아래에 전도층(165)과, 상기 발광 칩(101) 상에 형광체층(173), 상기 발광 칩(101)의 둘레에 반사 부재(175)를 포함한다.
상기 형광체층(173)은 상기 발광 칩(101)의 상면 위에 배치된다. 상기 형광체층(173)은 상기 발광 칩(101)의 측면에도 더 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 형광체층(173)은 상기 발광 칩(101)으로부터 방출된 일부 광을 파장 변환하게 된다. 상기 형광체층(173)은 실리콘 또는 에폭시 수지 내에 형광체를 포함하며, 상기 형광체는 적색 형광체, 녹색 형광체, 청색 형광체, 황색 형광체 중 적어도 하나를 포함할 수 있으며, 이에 대해 한정하지는 않는다. 상기 형광체는 예컨대, YAG, TAG, Silicate, Nitride, Oxy-nitride 계 물질 중에서 선택적으로 형성될 수 있다.
상기 반사 부재(175)는 발광 칩(101) 및 형광체층(173)의 둘레에 배치될 수 있다. 상기 반사 부재(175)는 상기 발광 칩(101)으로부터 입사된 광을 반사시켜 주어, 상기 형광체층(173)을 통해 광이 추출되도록 한다.
상기 반사 부재(175)는 비 금속 재질 또는 절연 재질을 포함하며, 예컨대 실리콘 또는 에폭시와 같은 수지 재질로 형성될 수 있다. 상기 반사 부재(175)는 내부에 상기 수지 재질의 굴절률보다 높은 굴절률을 갖는 불순물을 포함할 수 있다. 상기 반사 부재(175)는 Al, Cr, Si, Ti, Zn, Zr 중 적어도 하나를 갖는 산화물, 질화물, 불화물, 황화물과 같은 화합물들 중 적어도 하나가 첨가될 수 있다.
상기 반사 부재(175)의 상면은 상기 와이어(105)의 고점보다 높게 위치될 수 있다. 이에 따라 반사 부재(175)는 상기 와이어(105)를 보호할 수 있다.
상기 반사 부재(175)는 상기 제2지지 부재(131)와 수직 방향으로 오버랩(overlap)되게 배치될 수 있으며, 상기 제1 및 제2리드 전극(161,163)에 접촉될 수 있다. 이러한 반사 부재(175)는 상기 불순물에 의한 열 전도를 통해 표면을 통해 방열할 수 있다.
실시 예에 따른 하나 또는 복수의 발광 칩(101) 상에는 광학 렌즈 또는 광학 시트가 배치될 수 있으며, 이에 대해 한정하지는 않는다.
실시 예에 따른 발광 소자는 도 6과 같이, 제1 및 제2지지 부재(110,131) 사이에 배치된 접착 부재(151)의 두께(D1)에 따라 도 7 또는 도 8과 같은 리드 전극(163)에 요부(160,160A)가 발생될 수 있다. 만약, 도 8과 같은 리드 전극(163)의 요부(160A)가 더 깊게 된 경우, 리드 전극(163)이 오픈(Open)되는 문제가 발생될 수 있다.
상기 접착 부재(151)의 두께(D1)는 300㎛ 이하 예컨대, 25㎛ 내지 200㎛ 범위일 수 있다. 상기 접착 부재(151)의 두께(D1)가 25㎛ 내지 200㎛ 범위인 경우, 도 7과 같이 상기 리드 전극(163)의 표면에 미세한 요부(160)가 발생될 수 있으며, 상기 요부(160)의 깊이(T2)가 상기 리드 전극(161,163)의 두께(T1)의 1/3 이하로 형성되므로, 리드 전극(161,163)의 오픈 불량이 발생되지 않을 수 있다.
만약, 상기 접착 부재(151)의 두께(D1)가 25㎛ 미만인 경우 상기 접착 부재(151)의 방향으로 응력 완화가 이루어지지 않아, 열 충격 시험에서 상기 제2지지 부재(131)에 크랙(Crack)이 발생될 수 있는 문제가 있다. 도 8과 같이 상기 접착 부재(151)의 두께(D4)가 300㎛ 초과한 경우, 표면 메탈 처리가 어렵고 접착 부재(151) 상의 리드 전극(161,163)이 요부(160A)의 깊이(T3)가 깊게 패여, 리드 전극(161,163)이 오픈되는 불량이 발생될 수 있다.
상기 접착 부재(151)의 제1접착부(153)로 인해 제2지지 부재(131)의 상면 에지에서의 전극 패턴(P1,P2) 간의 전기적인 쇼트 문제를 방지할 수 있다. 상기 제1접착부(153)는 50㎛ 이상 예컨대, 50㎛ 내지 150㎛ 범위의 너비(D3)일 수 있다. 상기 제1접착부(153)의 너비(D3)가 상기 범위보다 작은 경우 인접한 패턴(P1,P2) 간의 전기적인 간섭 문제가 발생될 수 있고, 상기 범위보다 큰 경우 리드 전극(161,163)들의 표면에 영향을 줄 수 있다.
상기 제2접착부(155)는 제2지지 부재(131)의 하면에 전극 패턴이 형성된 경우, 상기 제2지지 부재(131)의 하면에서 전극 패턴 간의 전기적인 쇼트 문제를 방지할 수 있다. 상기 제2접착부(155)의 너비(D2)는 상기 제1접착부(153)의 너비(D3)와 동일하거나 더 넓은 너비로 형성될 수 있으며, 50㎛ 이상 예컨대, 70㎛ 내지 200㎛ 범위의 너비를 가질 수 있다. 상기 제2접착부(155)의 너비(D2)가 상기 범위보다 작은 경우 전극 패턴 간의 전기적인 간섭 문제가 발생될 수 있고, 상기 범위보다 큰 경우 전도층(165)의 표면에 영향을 줄 수 있다.
도 9내지 도 17은 도 2의 발광 소자의 다른 변형 예들이다. 이러한 변형 예들의 설명에 있어서, 상기와 동일한 구성은 상기의 설명을 참조하며 상세한 설명은 생략하기로 한다.
도 9를 참조하면, 접착 부재(151)는 제1지지 부재(110)와 제2지지 부재(131) 사이에 배치되며, 제1접착부(153)를 구비한다. 상기 제1접착부(153)는 상기 제2지지 부재(131)의 상면 외곽부 상에 접착되며 제3금속층(138)과 제1금속층(118) 사이에 배치된다. 상기 제1접착부(153)는 상기 제1, 2전극 패턴(P1,P2)이 개구부(109)의 영역을 통해 서로 연결되는 것을 방지할 수 있다.
상기 접착 부재(151)는 제2접착부를 구비하지 않고, 하부가 제2금속층(119)과 제4금속층(139) 사이에 배치될 수 있다. 이 경우, 전도층(165)이 급전 층이 아닌 경우, 제4금속층(139)이 제2접착부 영역까지 연장되므로, 제4금속층(139)에 의한 열 전도 효율은 개선될 수 있다.
도 10을 참조하면, 접착 부재(151)는 제1접착부 없이 제2접착부(155)를 구비한 구조이다. 상기 제2접착부(155)는 전도층(165)이 급전 층인 경우, 제2지지 부재(131)의 하면 외곽부에서의 제4금속층(139)의 전극 패턴간의 전기적인 쇼트를 방지할 수 있다.
또한 상기 접착 부재(151)의 상부는 상기 제3금속층(138)과 제1금속층(118) 사이에 배치될 수 있고, 간극부(109)는 상기 제2지지 부재(131) 상의 제1전극 패턴(P1)과 제2전극 패턴(P2)을 분리시켜 줄 수 있다. 이에 따라 접착 부재(151)의 제1접착부를 제거하더라도, 간극부(109)에 의해 제2지지 부재(131) 상에서의 전기적인 쇼트 문제를 해결할 수 있다.
도 11을 참조하면, 제2지지 부재(131)는 상면 에지에 배치된 제1리세스(6A) 및 하면 에지에 배치된 제2리세스(6B) 중 적어도 하나를 포함한다. 상기 제1리세스(6A)는 상기 제2지지 부재(131)의 상면 에지를 따라 배치될 수 있으며, 상면으로부터 단차지게 형성될 수 있다. 상기 제2리세스(6B)는 제2지지 부재(131)의 하면 에지를 따라 형성될 수 있으며, 하면으로부터 단차지게 형성될 수 있다.
상기 접착 부재(151)는 제1 및 제2지지 부재(110,131) 사이에 배치되며, 제1접착부(153)는 상기 제1 리세스(6A)에 배치되고, 상기 제2접착부(155)는 제2리세스(6B)에 배치될 수 있다.
상기 제1접착부(153)는 제3금속층(138)과 제1금속층(118) 사이에 배치될 수 있으며, 상기 제2접착부(155)는 제2금속층(119)과 제4금속층(139) 사이에 배치될 수 있다. 이러한 제1접착부(153)는 접착 면적이 증가될 수 있고 상기 제2지지 부재(131)의 상면에서의 쇼트 발생을 방지할 수 있다.
상기 제1 및 제2리세스(6A,6B)의 너비는 상기 제1, 2접착부(153,155)의 너비와 동일한 너비일 수 있으며, 예컨대 25㎛ 내지 300㎛ 범위일 수 있다. 이러한 제1, 2리세스(6A,6B)의 너비를 이용하여 인접한 전극 패턴 간의 간섭을 방지할 수 있다.
도 12를 참조하면, 제2지지 부재(131)는 상부 둘레에 제1리세스(6A)를 구비하고, 하부 둘레의 제2리세스는 삭제될 수 있다. 상기 제1리세스(6A)에는 제1접착부(153)가 배치되므로 제2지지 부재(131) 상부에서의 쇼트 문제를 해결하고 리드 전극(161,163)과의 접착 면적을 개선시켜 줄 수 있다.
도 13을 참조하면, 제2지지 부재(131)의 하부 둘레에 제2리세스(6B)를 구비하고, 상부 둘레의 제1리세스는 삭제될 수 있다. 상기 제2리세스(6B)에는 제2접착부(155)가 배치되므로 제2지지 부재(131) 하부에서의 쇼트 문제를 해결하고 전도층(165)과의 접착 면적을 개선시켜 줄 수 있다.
도 14를 참조하면, 접착 부재(151)는 제1지지 부재(110)의 개구부(150) 내에서 제1 및 제2지지 부재(110,131) 사이에 배치된다. 상기 접착 부재(151)의 상부는 제1 및 제3금속층(118,138) 사이의 영역과 제1 및 제2리드 전극(161,163) 아래에 접촉될 수 있다. 이러한 접착 부재(151)의 상부가 별도의 접착부를 구비하지 않게 되므로, 간극부(109)는 제3금속층(138)의 전극 패턴(P1,P2)을 서로 분리시켜 줄 수 있다.
상기 접착 부재(151)의 하부는 제2 및 제4금속층(119,139) 사이의 영역과 전도층(165) 상에 배치될 수 있다.
도 15를 참조하면, 접착 부재(151)는 제1 및 제2지지 부재(110,131) 사이에 접착되며, 상기 제2지지 부재(131)의 상부 둘레에는 제1리세스(6A)가 배치된다. 상기 제1리세스(6A)에는 접착 부재(151)의 제1접착부(154)가 배치될 수 있다. 상기 제2지지 부재(131)의 하부 둘레에는 제2리세스(6B)가 배치되고 상기 제2리세스(6B)에는 접착 부재(151)의 제2접착부(156)가 배치될 수 있다. 상기 제1 및 제2리세스(6A,6B) 사이에는 돌출부(15)가 배치된다.
여기서, 접착 부재(151)는 도 11과 달리, 제2지지 부재(131)의 상면보다 위로 돌출되거나 하면보다 아래로 돌출되지 않을 수 있다. 이에 따라 제1 및 제2리드 전극(161,163)의 돌기(3A,3B)는 상기 제1 및 제3금속층(118,138) 사이의 영역으로 돌출되어 상기 제1접착부(154)에 접착될 수 있다. 상기 전도층(165)의 돌기(5A,5B)는 상기 제2 및 제4금속층(119,139) 사이의 영역으로 돌출되어 상기 제2접착부(156)에 접촉될 수 있다. 이러한 발광 소자는 제1접착부(154)가 제2지지 부재(131)의 상면보다 위로 돌출되지 않더라도, 간극부(109)에 의해 전기적인 쇼트 문제를 방지할 수 있다.
도 16을 참조하면, 접착 부재(151)는 제1 및 제2지지 부재(110,131) 사이에 배치될 수 있다. 상기 제2지지 부재(131)의 측면에는 내측 방향으로 함몰된 홈(16)을 포함하며, 상기 홈(16)에는 상기 접착 부재(151)의 돌출부(152)가 배치될 수 있다. 상기 홈(16)의 깊이는 방열 효율이 저하되지 않고 상기 제2지지 부재(131)의 강도가 저하되지 않는 범위로 형성될 수 있다.
상기 접착 부재(151)의 상부는 상기 제2지지 부재(131)의 상면보다 위로 돌출되며, 하부는 상기 제2지지 부재(131)의 하면보다 아래에 돌출될 수 있다.
도 17을 참조하면, 접착 부재(151)는 제1 및 제2지지 부재(110,131) 사이에 배치되며, 상기 제1지지 부재(110)의 상면 내측으로 연장된 제1접착부(153A)와, 상기 제1지지 부재(110)의 하면 내측으로 연장된 제2접착부(155A) 중 적어도 하나 또는 모두를 포함할 수 있다. 상기 제1접착부(153A)는 상기 제1지지 부재(110)의 상면 중 개구부(150)에 인접한 영역으로 연장되어, 상기 제1 및 제3금속층(118,138) 사이에 배치될 수 있다. 상기 제2접착부(155A)는 상기 제1지지 부재(110)의 하면 중 개구부(150)에 인접한 영역으로 연장되어 제2 및 제4금속층(119,139) 사이에 배치될 수 있다.
실시 예에 따른 발광 소자는 접착 부재(151)의 제1 및 제2접착부(153A,155A)가 제2지지 부재(151)가 아닌 제1지지 부재(110) 상에 배치됨으로써, 제2지지 부재(151)의 방열 표면적이 개선될 수 있다.
상기 제2지지 부재(131) 상의 제3금속층(138)은 미리 정해진 전극 패턴(P1,P2)이 간극부(109)에 의해 분리될 수 있다. 이에 따라 제2지지 부재(131) 상에서의 전극 패턴(P1,P2) 간의 쇼트 문제를 해결할 수 있다.
도 18은 제2실시 예에 따른 발광 소자를 갖는 발광 모듈을 나타낸 사시도이며, 도 19는 도 19의 발광 모듈의 B-B측 단면도이다. 실시 예에 따른 발광 모듈을 설명함에 있어서, 상기에 개시된 구성과 동일한 부분은 상기의 설명을 참조하기로 한다.
도 18 및 도 19를 참조하면, 발광 모듈(100A)은 복수의 발광 칩(101)과, 개구부(150)를 갖는 제1지지 부재(110)와, 상기 제1지지 부재(110)의 개구부(150)에 위치하며 상기 발광 칩(101) 아래에 배치된 제2지지 부재(131)와, 상기 제2지지 부재(131) 상에 배치되고 상기 발광 칩(101)과 연결된 제1리드 전극(161)과, 상기 제1 및 제2지지 부재(110,131) 중 적어도 하나의 위에 제2리드 전극(163)과, 상기 제1 및 제2지지 부재(110,131)의 아래에 전도층(165)을 포함한다. 실시 예에 따른 복수의 발광 칩(101) 상에는 광학 렌즈가 배치될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제1, 2지지 부재(110,131)의 재질은 상기에 개시된 재질과 동일한 재질로 형성될 수 있다.
상기 접착 부재(151)는 상기 제1 및 제2지지 부재(110,131) 사이에 배치되며, 상기 제1 및 제2지지 부재(110,131)를 서로 접착시켜 줄 수 있다.
상기 제1지지 부재(110)의 상면에는 제1금속층(118) 및 하면에는 제2금속층(119)이 배치될 수 있고, 상기 제1 및 제2금속층(118,119) 각각은 전극 패턴으로 하나 또는 복수의 영역으로 분리될 수 있다.
상기 제2지지 부재(131) 상에는 제3금속층(138)의 패턴 형태에 따라 다수의 전극 패턴(P1,P2)이 배치될 수 있다. 상기 다수의 전극 패턴(P1,P2) 중 제1전극 패턴(P1)은 위에 발광 칩(101)이 배치될 수 있으며, 각 발광 칩(101)과 전기적으로 연결될 수 있다. 상기 다수의 전극 패턴(P1,P2) 중 제2전극 패턴(P2)은 상기 제1전극 패턴(P1)과 선택적으로 연결될 수 있으며, 예컨대 와이어(105)로 연결될 수 있다. 상기 복수의 발광 칩(101)은 제2지지 부재(131) 상에서 상기 다수의 전극 패턴(P1,P2)에 의해 직렬 또는 병렬로 연결될 수 있다.
상기 제2지지 부재(131) 상에 배치된 제1리드 전극(161)은 상기 제1지지 부재(110)의 제2영역 상으로 연장될 수 있다. 상기 제2리드 전극(163)은 상기 제1지지 부재(110)의 제1영역으로부터 제1지지 부재(110)의 상면으로 연장될 수 있다. 상기 제1리드 전극(161) 및 제2리드 전극(163)은 상기 전극 패턴(P1,P2)과 선택적으로 연결될 수 있다.
상기 제1지지 부재(110) 상에는 전극 단자(191,193)가 형성될 수 있으며, 소정 영역에는 적어도 하나의 구멍(181) 또는 적어도 하나의 비아 홀(183)이 배치될 수 있다.
상기 제2지지 부재(131)의 하부에는 전도층(165)이 배치되며, 상기 전도층(165)은 상기 제1지지 부재(110)의 하부로 연장될 수 있다. 이러한 전도층(165)은 제2지지 부재(131)로부터 전도된 열을 방열하게 된다.
상기 제 1 및 제2리드 전극(161,163) 상에는 보호층(188)이 형성될 수 있다. 상기 보호층(188)은 상기 제 1 및 제2리드 전극(161,163)을 보호할 수 있으며, 솔더 레지스트 재질로 형성될 수 있다.
도 20은 도 19의 발광 모듈의 다른 예이다.
도 20을 참조하면, 발광 모듈은 하부에 방열 판(210)을 더 포함한다. 상기 방열 판(210)은 제1 및 제2지지 부재(110,131) 아래에 배치된 전도층(165)에 연결될 수 있다. 상기 방열 판(210)은 지지 플레이트(211) 및 하부 방열 핀(213)을 포함하며, 상기 지지 플레이트(211)는 접착제로 상기 전도층(165)에 접착되거나, 상기 제1지지 부재(110)의 구멍(181)을 통해 체결 부재(205)로 체결될 수 있다.
또한 상기 비아 홀(183)에는 커넥터 단자(207)가 삽입되어 연결되고, 커넥터(202)가 제2리드 전극(163)과 전기적으로 연결될 수 있다.
그리고, 상기 발광 칩(101)의 상에는 형광체층(173)이 배치되며, 상기 형광체층(173)은 발광 칩(101)으로부터 방출된 일부 광의 파장을 변환하게 된다. 상기 발광 칩(101)의 둘레에는 반사 부재(175)가 배치될 수 있으며, 상기 반사 부재(175)는 상기 발광 칩(101)의 측 방향으로 방출되는 광을 반사하여 상기 형광체층(173)을 통해 추출되도록 한다.
도 21을 참조하면, 발광 모듈은 제1지지 부재(110)의 제1 및 제2리드 전극(161,163) 중 적어도 하나에 배치된 제어 부품(201)을 포함할 수 있다. 상기 제어 부품(201)은 상기 복수의 발광 칩(101)의 구동을 제어하기 위한 수동 소자 또는 능동 소자일 수 있으며, 이에 대해 한정하지는 않는다.
상기 제어 부품(201) 상에는 보호 부재(220)가 배치될 수 있으며, 상기 보호 부재(220)는 절연성 재질 예컨대, 에폭시 또는 실리콘 재질을 포함할 수 있다.
상기 발광 모듈에는 커넥터(202)가 연결될 수 있으며, 이에 대해 한정하지는 않는다.
도 22는 제2실시 예에 따른 발광 소자를 갖는 발광 모듈을 나타낸 측 단면도이다.
도 22를 참조하면, 제1지지 부재(110) 내에는 서로 이격된 제2지지 부재(131) 및 제3지지 부재(132)를 포함한다. 상기 제1지지 부재(110)는 제1 및 제2개구부(150,150B)를 구비할 수 있으며, 상기 제1개구부(150)에는 제2지지 부재(131)이 배치되고, 상기 제2개구부(150B)에는 제3지지 부재(132)가 배치될 수 있다. 상기 제1개구부(150)는 실시 예에 따른 개구부와 동일한 구성으로서, 상기에 개시된 실시 예의 설명을 참조하기로 한다.
상기 제2지지 부재(131)는 절연성 방열 재질인 세라믹 재질을 포함한다. 상기 제2지지 부재(131)는 예컨대, 예컨대, 실리콘(Si), 알루미늄(Al), 타이타늄(Ti), 지르코늄(Zr) 등과 같은 금속원소가 산소, 탄소, 질소 등과 결합하여 만든 산화물, 탄화물, 질화물로 이루어질 수 있다. 상기 제2지지 부재(131)는 질화 알루미늄(AlN) 재질을 포함할 수 있다. 상기 제2지지 부재(131)는 다른 예로서, 탄화규소(SiC), 알루미나(Al2O3), 산화지르코늄(ZrO2), 질화규소(Si3N4), 질소화붕소(BN) 재질 중 적어도 하나를 포함할 수 있다.
상기 제2지지 부재(131) 상에 배치된 제1 및 제2리드 전극(161,163)은 상기 발광 칩(101)과 전기적으로 연결될 수 있다. 여기서, 상기 발광 칩(101)은 하부에 전극 예컨대, 전도성 지지부재를 갖는 수직형 칩으로 구현될 수 있다. 상기 제2지지 부재(131)는 열 전도율이 높아 상기 발광 칩(101)의 하부 전도성 지지부재를 통해 제1리드 전극(161)으로 전도된 열을 빠르게 방열하거나 전도할 수 있다. 상기 제2지지 부재(131)는 전기 전도는 차단해 주게 되므로, 상기 발광 칩(101)의 방열 경로만을 제공할 수 있다. 이에 따라 상기 제2지지 부재(131)는 방열 특성과 비 절연 특성을 갖는 재질 예컨대, 세라믹 재질로 형성될 수 있다.
상기 제3지지 부재(132)는 방열 특성을 갖고 절연성을 고려하지 않는 물질 예컨대, 금속 재질로 형성될 수 있다. 상기 금속 재질은 예컨대, 구리(Cu), 구리 합금(Cu-alloy), 알루미늄(Al), 알루미늄 합금(Al-Alloy) 중 적어도 하나를 포함할 수 있다. 상기 제3지지 부재(132)는 탄소 재질을 포함할 수 있다. 상기 제3지지 부재(132)는 금속 재질이 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제3지지 부재(132)는 제2개구부(150B)에 배치되고, 상기 제1지지 부재(110)의 수지층(111,113)에 접촉될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제1지지 부재(110) 상에는 상기 발광 칩(101)의 제어를 위한 제어 부품(201,201A)이 배치되어, 상기 발광 칩(101)과 회로적으로 연결될 수 있다. 상기 제어 부품(201,201A)은 수동 또는 능동 부품 예컨대, 제어용 IC, 트랜스, 저항, 콘덴서 등과 같은 부품을 포함할 수 있으며, 상기 부품 중에서 발열 부품(201A)은 상기 제3지지 부재(132) 상에 배치될 수 있다. 상기 발열 부품(201A)은 상기 제3지지 부재(132)와 방열 패턴(164) 사이에 배치되고, 상기 방열 패턴(164)에 인접한 제5 및 제6전극 패턴(P5,P6)에 전기적으로 연결될 수 있다. 상기 방열 패턴(164)은 상기 제5,6전극 패턴(P5,P6)이나 제어 부품(201,201A)과 전기적으로 분리된다.
상기 발열 부품(201A)은 하부에 별도의 전극 경로를 구비하지 않기 때문에, 방열 패턴(164)과 전기적으로 절연될 수 있다. 이에 따라 상기 제3지지 부재(132)는 상기 발열 부품(201A)과 전기적으로 절연되고 상기 발열 부품(201A)로부터 발생된 열을 방열할 수 있다.
상기 제3지지 부재(132)의 두께는 상기 제2지지 부재(131)와 동일한 두께이거나 더 두꺼운 두께를 가질 수 있으며, 이에 대해 한정하지는 않는다. 상기 제3지지 부재(132)의 두께는 상기 제1지지 부재(110)의 두께와 동일하거나 얇은 두께로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 제3지지 부재(132)의 상면은 발열 부품(201A)의 하면 면적보다 크게 배치될 수 있고, 그 사이즈는 상기 발열 부품(201A)의 크기에 따라 달라질 수 있다.
상기 제2 및 제3지지 부재(131,132)는 상기 제1지지 부재(110)의 제1,2개구부(151,151B)를 통해 상기 제1지지 부재(110)의 상면과 하면에 노출되는 두께로 형성될 수 있다. 상기 제1지지 부재(110)의 아래에 배치된 전도층(165)은 상기 제2 및 제3지지 부재(131,132)에 연결될 수 있으며, 상기 제2 및 제3지지 부재(131,132)를 통해 전도된 열을 확산시켜 방열할 수 있다.
상기 발광 칩(101) 상에는 형광체층(173)이 배치될 수 있고, 상기 발광 칩(101)의 둘레에는 반사 부재(175)가 배치될 수 있으며, 상기 반사 부재(175)의 둘레에는 보호 부재(220)가 배치될 수 있다. 상기 보호 부재(220)는 상기 제어 부품(201,202A)이 노출되는 것을 방지할 수 있다.
상기 보호 부재(220)의 외곽부(21,22)는 상기 리드 전극(161,163) 및 전극 패턴(P5,P6)의 둘레에 배치될 수 있고, 상기 제1지지 부재(110)의 제1수지층(111) 상에 접촉될 수 있다. 이러한 보호 부재(220)의 외곽부(21,22)에 의해 습기 침투를 방지할 수 있다.
상기 제1지지 부재(110) 내에는 비아 또는 비아 홀(184)이 배치되며, 상기 비아 또는 비아 홀(184)는 임의의 전극 패턴 예컨대, 제6전극 패턴(P6)과 하부 전극(166)을 연결시켜 커넥터(202)에 연결될 수 있다.
도 23은 도 22의 발광 모듈의 다른 예이다.
도 23을 참조하면, 발광 모듈은 제1지지 부재(110) 내에 제1개구부(150) 및 제2개구부(150B)를 갖고, 상기 제1개구부(150) 내에 제2지지 부재(131) 및 상기 제2개구부(150B) 내에 제3지지 부재(132)를 배치한다.
상기 제1개구부(150)는 탑뷰 형상이 원형, 다각형, 비 정형 형상일 수 있으며, 이에 대해 한정하지는 않는다. 상기 제2개구부(150B)는 상기 원형, 다각형, 비 정형 형상일 수 있으며, 이에 대해 한정하지는 않는다.
상기 제2지지 부재(131)는 상기 제1개구부(150) 내에서 제1접착 부재(151)로 제1지지 부재(110)의 수지층(111,113)에 접착될 수 있고, 이러한 제1접착 부재(151)는 실시 예에 개시된 접착 부재의 설명을 참조하기로 한다.
상기 제2개구부(150B) 내의 제2접착 부재(151B)는 방열 패턴(164)과 상기 제3전도층(165) 사이에 배치될 수 있다. 상기 제2접착 부재(151B)는 상기 방열 패턴(164)과 제3전도층(165)에 접촉될 수 있다. 상기 제2접착 부재(151B)는 도 2, 도 9 내지 도 17의 접착 부재의 재질 및 형상과 동일하게 선택될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제2지지 부재(131)는 절연성 및 방열성을 갖는 재질일 수 있으며, 상기의 설명을 참조하기로 한다. 상기 제2지지 부재(131) 상에는 하나 또는 복수의 발광 칩(101)이 배치될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제3지지 부재(132)는 상기 제2개구부(150B) 내에서 제2접촉 부재(151B)에 의해 제1지지 부재(110)의 수지층(111,113)에 접착될 수 있다. 이러한 제2개구부(150B) 내의 제2접착 부재(151B)는 실시 예에 개시된 접착 부재와 동일한 구성이므로 상기의 설명을 참조하기로 한다. 상기 제3지지 부재(132)는 비 절연성 및 방열성을 갖는 재질을 포함할 수 있다. 상기 제3지지 부재(132) 상에는 하나 또는 복수의 발열 부품(201A)이 배치될 수 있으며, 이에 대해 한정하지는 않는다.
도 24내지 도 30은 도 2의 발광 소자의 제조 과정을 나타낸 도면이다.
도 24 및 도 25를 참조하면, 제1수지 기판(110A), 접착층(115) 및 제2수지 기판(110B)에 개구부(150A)를 형성한 후 정렬하게 된다. 상기 제1수지 기판(110A)는 제1수지층(111) 및 그 위에 제1금속층(118)을 포함할 수 있으며, 상기 제2수지 기판(110B)은 제2수지층(113) 및 그 아래에 제2금속층(119)을 포함할 수 있다.
상기 제1수지 기판(110A) 및 제2수지 기판(110B) 사이에 접착층(115)을 위치시킨 후, 상기 접착층(115)으로 상기 제1 및 제2수지 기판(110A,110B)을 부착시킨다. 이에 따라 도 24와 같이 제1지지 부재(110)로 형성될 수 있다.
그리고, 제2지지 부재(131)를 상기 개구부(150)에 위치시킨 후, 삽입하게 된다. 상기 제2지지 부재(131)는 세라믹 재질을 포함하며, 상면 및 하면 중 적어도 하나에 금속층(138,139)이 배치될 수 있다. 상기 제2지지 부재(131)의 금속층(138,139)는 전극 패턴을 구비할 수 있으며, 이에 대해 한정하지는 않는다.
상기 제2지지 부재(131)의 상면 외곽부(R1) 및 하면 외곽부(R2)에는 상기 제3 및 제4전극층(138,139)이 형성되지 않는 영역일 수 있으며, 이에 대해 한정하지는 않는다.
도 26과 같이, 제1지지 부재(110)의 개구부(150)에 제2지지 부재(131)가 배치되면, 도 27과 같이 상/하 압착 플레이트(251,256)를 이용하여 상기 제1 및 제2지지 부재(110,131)의 상/하부를 압착시켜 준다.
이때 상기 제1 및 제2 수지층(111,113) 사이에 배치된 접착층(115)이 압착되어, 상기 개구부(150)로 이동하게 된다. 상기 개구부(150)로 이동된 접착 물질은 접착 부재(151)로서, 제1 및 제2지지 부재(110,131)를 접착시켜 준다.
상기 접착 부재(151)는 상기 제2지지 부재(131)의 상면 외곽부 및 하면 외곽부로 연장되어, 제1 및 제2접착부(153,155)를 형성하게 된다.
도 28을 참조하면, 상기 제1 및 제2지지 부재(110,131) 상면 및 하면에 도금 공정에 의해 리드 전극(161A) 및 전도층(165)을 형성하게 된다. 상기 리드 전극(161A)은 제1, 2지지 부재(110,151)의 상면 전 영역에 형성되거나, 선택적으로 형성될 수 있다. 상기 전도층(165)은 상기 제1, 2지지 부재(110,151)의 하면 전 영역에 형성되거나 선택적으로 형성될 수 있다.
여기서, 상기 도금 공정 전에 상기 제1지지 부재(110) 내에 구멍 또는 비아 홀을 형성할 수 있으며, 이에 대해 한정하지는 않는다.
도 28 및 도 29를 참조하면, 패턴 형상을 위해, 상기 리드 전극(161A)을 에칭하여, 간극부(109)를 형성하여 복수의 리드 전극(161,163)으로 구분하게 된다. 또한 전도층(165)도 에칭 공정에 의해 필요한 패턴 형태로 에칭될 수 있으며, 이에 대해 한정하지는 않는다.
도 30을 참조하면, 상기 제2지지 부재(131) 상에 배치된 제1리드 전극(161) 위에 발광 칩(101)을 배치하게 된다. 상기 발광 칩(101)은 본딩 물질로 제1리드 전극(161)에 본딩될 수 있고, 상기 제 1 및 제2리드 전극(161,163)과 전기적으로 연결될 수 있다.
상기 발광 칩(101)은 수직형 칩을 예로 설명하였으나, 수평형 칩일 수 있으며, 이에 대해 한정하지는 않는다. 또한 상기 발광 칩(101)은 플립 칩 형태로 탑재될 수 있으며, 이에 대해 한정하지는 않는다.
발광 칩(101) 상에는 형광체층 또는 투광층이 배치될 수 있고, 상기 발광 칩(101)의 둘레에는 반사 부재가 배치될 수 있으며, 이에 대해 한정하지는 않는다.
도 31은 실시 예에 따른 수평형 발광 칩의 일 예를 나타낸 측 단면도이다.
도 31을 참조하면, 발광 칩은 기판(311), 버퍼층(312), 발광 구조물(310), 제1전극(316) 및 제2전극(317)을 포함한다. 상기 기판(311)은 투광성 또는 비 투광성 재질의 기판을 포함하며, 또한 전도성 또는 절연성 기판을 포함한다.
상기 버퍼층(312)은 기판(311)과 상기 발광 구조물(310)의 물질과의 격자 상수 차이를 줄여주게 되며, 질화물 반도체로 형성될 수 있다. 상기 버퍼층(312)과 상기 발광 구조물(310)사이에는 도펀트가 도핑되지 않는 질화물 반도체층을 더 형성하여 결정 품질을 개선시켜 줄 수 있다.
상기 발광 구조물(310)은 제1도전형 반도체층(313), 활성층(314) 및 제2도전형 반도체층(315)를 포함한다.
상기 제1도전형 반도체층(313)은 제1도전형 도펀트가 도핑된 III족-V족 화합물 반도체로 구현되며, 상기 제1도전형 반도체층(313)은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 포함한다. 상기 제1도전형 반도체층(313)은 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP와 같은 화합물 반도체 중 적어도 하나를 포함하는 층들의 적층 구조를 포함할 수 있다. 상기 제1도전형 반도체층(313)은 n형 반도체층이며, 상기 제1도전형 도펀트는 n형 도펀트로서, Si, Ge, Sn, Se, Te를 포함한다.
상기 제1도전형 반도체층(313)과 상기 활성층(314) 사이에는 제1클래드층이 형성될 수 있다. 상기 제1클래드층은 GaN계 반도체로 형성될 수 있으며, 그 밴드 갭은 상기 활성층(314)의 밴드 갭 이상으로 형성될 수 있다. 이러한 제1클래드층은 제1도전형으로 형성되며, 캐리어를 구속시켜 주는 역할을 한다.
상기 활성층(314)은 상기 제1도전형 반도체층(313) 위에 배치되며, 단일 양자 우물, 다중 양자 우물(MQW), 양자 선(quantum wire) 구조 또는 양자 점(quantum dot) 구조를 선택적으로 포함한다. 상기 활성층(314)은 우물층과 장벽층의 주기를 포함한다. 상기 우물층은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 포함하며, 상기 장벽층은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 포함할 수 있다. 상기 우물층/장벽층의 주기는 예컨대, InGaN/GaN, GaN/AlGaN, InGaN/AlGaN, InGaN/InGaN, InAlGaN/InAlGaN의 적층 구조를 이용하여 1주기 이상으로 형성될 수 있다. 상기 장벽층은 상기 우물층의 밴드 갭보다 높은 밴드 갭을 가지는 반도체 물질로 형성될 수 있다.
상기 활성층(314) 위에는 제2도전형 반도체층(315)이 형성된다. 상기 제2도전형 반도체층(315)은 제2도전형 도펀트가 도핑된 반도체 예컨대, InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 포함한다. 상기 제2도전형 반도체층(315)은, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP와 같은 화합물 반도체 중 어느 하나로 이루어질 수 있다. 상기 제2도전형 반도체층(315)이 p형 반도체층이고, 상기 제2도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr, Ba을 포함할 수 있다.
상기 제2도전형 반도체층(315)은 초격자 구조를 포함할 수 있으며, 상기 초격자 구조는 InGaN/GaN 초격자 구조 또는 AlGaN/GaN 초격자 구조를 포함할 수 있다. 상기 제2도전형 반도체층(315)의 초격자 구조는 비 정상적으로 전압에 포함된 전류를 확산시켜 주어, 활성층(314)을 보호할 수 있다.
또한 상기 발광 구조물(310)의 도전형을 반대로 배치할 수 있으며, 예컨대 제1도전형 반도체층(313)은 P형 반도체층, 상기 제2도전형 반도체층(315)은 n형 반도체층으로 배치할 수 있다. 상기 제2도전형 반도체층(315) 위에는 상기 제2도전형과 반대의 극성을 갖는 제1도전형의 반도체층이 더 배치될 수도 있다.
상기 발광 구조물(310)은 n-p 접합 구조, p-n 접합 구조, n-p-n 접합 구조, p-n-p 접합 구조 중 어느 한 구조로 구현할 수 있다. 여기서, 상기 p는 p형 반도체층이며, 상기 n은 n형 반도체층이며, 상기 -은 p형 반도체층과 n형 반도체층이 직접 접촉되거나 간접 접촉된 구조를 포함한다. 이하, 설명의 편의를 위해, 발광 구조물(310)의 최 상층은 제2도전형 반도체층(315)으로 설명하기로 한다.
상기 제1도전형 반도체층(313) 상에는 제1전극(316)이 배치되고, 상기 제2도전형 반도체층(315) 상에는 전류 확산층을 갖는 제2전극(317)을 포함한다.
도 32는 실시 예에 따른 발광 칩의 다른 예를 나타낸 도면이다. 실시 예를 설명함에 있어서, 도 31과 동일한 부분은 생략하며 간략하게 설명하기로 한다.
도 32를 참조하면, 실시 예에 따른 수직형 발광 칩은 발광 구조물(310) 아래에 접촉층(321)이 형성되며, 상기 접촉층(321) 아래에 반사층(324)이 형성되며, 상기 반사층(324) 아래에 지지 부재(325)가 형성되며, 상기 반사층(324)과 상기 발광 구조물(310)의 둘레에 보호층(323)이 형성될 수 있다.
이러한 발광 칩은 제2도전형 반도체층(315) 아래에 접촉층(321) 및 보호층(323), 반사층(324) 및 지지 부재(325)를 형성한 다음, 성장 기판을 제거하여 형성될 수 있다.
상기 접촉층(321)은 발광 구조물(310)의 하층 예컨대 제2도전형 반도체층(315)에 오믹 접촉되며, 그 재료는 금속 산화물, 금속 질화물, 절연물질, 전도성 물질 중에서 선택될 수 있으며, 예컨대 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 이들의 선택적인 조합으로 구성된 물질 중에서 형성될 수 있다. 또한 상기 금속 물질과 IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등의 투광성 전도성 물질을 이용하여 다층으로 형성할 수 있으며, 예컨대, IZO/Ni, AZO/Ag, IZO/Ag/Ni, AZO/Ag/Ni 등으로 적층할 수 있다. 상기 접촉층(321) 내부는 전극(316)과 대응되도록 전류를 블록킹하는 층이 더 형성될 수 있다.
상기 보호층(323)은 금속 산화물 또는 절연 물질 중에서 선택될 수 있으며, 예컨대 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiO2 에서 선택적으로 형성될 수 있다. 상기 보호층(323)은 스퍼터링 방법 또는 증착 방법 등을 이용하여 형성할 수 있으며, 반사층(324)과 같은 금속이 발광 구조물(310)의 층들을 쇼트시키는 것을 방지할 수 있다.
상기 반사층(324)은 금속 예컨대, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 이들의 선택적인 조합으로 구성된 물질로 형성될 수 있다. 상기 반사층(324)은 상기 발광 구조물(310)의 폭보다 크게 형성될 수 있으며, 이는 광 반사 효율을 개선시켜 줄 수 있다. 상기의 반사층(324)과 상기 지지 부재(325) 사이에 접합을 위한 금속층과, 열 확산을 위한 금속층이 더 배치될 수 있으며, 이에 대해 한정하지는 않는다.
상기 지지 부재(325)는 전도성 지지부재로서, 베이스 기판일 수 있으며, 구리(Cu), 금(Au), 니켈(Ni), 몰리브데늄(Mo), 구리-텅스텐(Cu-W)와 같은 금속이거나 캐리어 웨이퍼(예: Si, Ge, GaAs, ZnO, SiC)으로 구현될 수 있다. 상기 지지 부재(325)와 상기 반사층(324) 사이에는 접합층이 더 형성될 수 있으며, 상기 접합층은 두 층을 서로 접합시켜 줄 수 있다. 상기의 개시된 발광 칩은 일 예이며, 상기에 개시된 특징으로 한정하지는 않는다. 상기의 발광 칩은 상기의 발광 소자의 실시 예에 선택적으로 적용될 수 있으며, 이에 대해 한정하지는 않는다.
이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
또한, 이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 발광 소자 100A: 발광 모듈
101: 발광 칩 105: 와이어
110: 제1지지부재 111,113: 수지층
115: 접착층 118,119,138,139: 금속층
131: 제2지지 부재 132: 제2지지 부재
150,150B: 개구부 151,151B: 접착 부재 153,154,155,156: 접착부 161,163: 리드 전극
165: 전도층 171: 투광층
173: 형광체층 175: 반사 부재
220: 보호 부재

Claims (12)

  1. 서로 이격된 제1개구부 및 제2개구부를 갖는 제1지지 부재;
    상기 제1지지 부재의 제1개구부에 배치된 제2지지 부재;
    상기 제1지지 부재의 제2개구부에 배치된 제3지지 부재;
    상기 제2지지 부재 상에 배치된 제1리드 전극;
    상기 제1 및 제2지지 부재 중 적어도 하나의 위에 배치된 제2리드 전극;
    상기 제2지지 부재 상에 배치되며, 상기 제1 및 제2리드 전극과 전기적으로 연결된 적어도 하나의 발광 칩;
    상기 제3지지 부재 상에 배치된 제어 부품; 및
    상기 제1, 제2 및 제3지지 부재 아래에 배치된 전도층을 포함하며,
    상기 제1지지 부재는 수지 재질을 포함하며,
    상기 제2지지 부재는 세라믹 재질을 포함하며,
    상기 제3지지 부재는 금속 재질을 포함하며,
    상기 제1개구부에서 상기 제1지지 부재와 상기 제2지지 부재 사이에 배치된 제1접착 부재를 포함하며,
    상기 제2개구부에서 상기 제1지지 부재와 상기 제3지지 부재 사이에 배치된 제2접착 부재를 포함하는 발광 모듈.
  2. 제1항에 있어서,
    상기 전도층은 상기 제2지지 부재의 하면에서 상기 제3지지 부재의 하면까지 연장되며,
    상기 제3지지 부재와 상기 제어 부품 사이에 배치된 방열 패턴을 포함하며,
    상기 방열 패턴은 상기 제어 부품과 전기적으로 분리되는 발광 모듈.
  3. 제1항에 있어서,
    상기 제1지지 부재는 제1수지층, 상기 제1수지층 아래에 제2수지층, 상기 제1 및 제2수지층 사이에 접착층, 상기 제1수지층 위에 제1금속층 및 상기 제2수지층 아래에 제2금속층을 포함하며,
    상기 접착층은 상기 제1접착 부재에 연결되는발광 모듈.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 적어도 하나의 발광 칩 상에 배치된 형광체층; 상기 적어도 하나의 발광 칩 둘레에 배치된 수지 재질의 반사 부재; 및 상기 반사 부재 둘레에 배치된 수지 재질의 보호 부재를 포함하며,
    상기 전도층 아래에 복수의 방열 핀을 갖는 방열 판을 포함하는 발광 모듈.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 제1접착 부재는 상기 제1리드 전극의 하면 및 상기 전도층의 상면에 연결되며,
    상기 제1접착 부재는 상기 제2지지 부재의 상면 외곽부에 배치된 제1접착부 및 상기 제2지지 부재의 하면 외곽부에 배치된 제2접착부 중 적어도 하나를 포함하는 발광 모듈.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
KR1020150138458A 2015-10-01 2015-10-01 발광 소자, 발광 소자 제조방법 및 발광 모듈 KR102413224B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020150138458A KR102413224B1 (ko) 2015-10-01 2015-10-01 발광 소자, 발광 소자 제조방법 및 발광 모듈
EP16852073.2A EP3358633B1 (en) 2015-10-01 2016-09-29 Light emitting module
PCT/KR2016/010920 WO2017057927A1 (ko) 2015-10-01 2016-09-29 발광 소자, 발광 소자 제조방법 및 발광 모듈
JP2018516420A JP6776347B2 (ja) 2015-10-01 2016-09-29 発光素子、発光素子の製造方法及び発光モジュール
US15/765,213 US10811566B2 (en) 2015-10-01 2016-09-29 Light emitting device, method for producing light emitting device, and light emitting module
CN201680057489.3A CN108140707B (zh) 2015-10-01 2016-09-29 发光模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150138458A KR102413224B1 (ko) 2015-10-01 2015-10-01 발광 소자, 발광 소자 제조방법 및 발광 모듈

Publications (2)

Publication Number Publication Date
KR20170039394A KR20170039394A (ko) 2017-04-11
KR102413224B1 true KR102413224B1 (ko) 2022-06-24

Family

ID=58423799

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150138458A KR102413224B1 (ko) 2015-10-01 2015-10-01 발광 소자, 발광 소자 제조방법 및 발광 모듈

Country Status (6)

Country Link
US (1) US10811566B2 (ko)
EP (1) EP3358633B1 (ko)
JP (1) JP6776347B2 (ko)
KR (1) KR102413224B1 (ko)
CN (1) CN108140707B (ko)
WO (1) WO2017057927A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MX2022010211A (es) * 2020-02-20 2022-09-19 Locus Ip Co Llc Composiciones de hormigon mejoradas y metodos para producir las mismas.
CN112201739B (zh) * 2020-10-30 2022-02-15 上海中航光电子有限公司 发光结构、背光模组、显示模组以及显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009140717A (ja) 2007-12-05 2009-06-25 Toshiba Lighting & Technology Corp 照明装置

Family Cites Families (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50149708A (ko) * 1974-05-22 1975-12-01
JPS575356A (en) * 1980-06-13 1982-01-12 Toshiba Corp Hybrid integrated circuit device
JPS649644A (en) * 1987-07-01 1989-01-12 Fujitsu Ltd Hybrid integrated circuit substrate
JPH0361556A (ja) * 1989-07-31 1991-03-18 Ricoh Co Ltd 光プリントヘッド
JP3520540B2 (ja) * 1993-12-07 2004-04-19 株式会社デンソー 多層基板
CN1206464A (zh) 1995-11-26 1999-01-27 Pmi精密测量有限公司 铸金含金量的测定方法
CN1272837C (zh) * 1996-10-17 2006-08-30 精工爱普生株式会社 半导体器件和电路基板
JP3824076B2 (ja) * 1996-10-17 2006-09-20 セイコーエプソン株式会社 フィルムキャリアテープの製造方法
US6818477B2 (en) * 2001-11-26 2004-11-16 Powerwave Technologies, Inc. Method of mounting a component in an edge-plated hole formed in a printed circuit board
JP2003197835A (ja) * 2001-12-26 2003-07-11 Tdk Corp 電力増幅モジュール及び電力増幅モジュール用要素集合体
JP2004214249A (ja) * 2002-12-27 2004-07-29 Renesas Technology Corp 半導体モジュール
KR100693969B1 (ko) 2003-03-10 2007-03-12 도요다 고세이 가부시키가이샤 고체 소자 디바이스 및 그 제조 방법
CN101740560B (zh) * 2003-04-01 2012-11-21 夏普株式会社 发光装置、背侧光照射装置、显示装置
JP2005033068A (ja) * 2003-07-08 2005-02-03 Shimada Phys & Chem Ind Co Ltd 高周波回路用基板の製造方法及び高周波電子装置
US20050180111A1 (en) * 2004-02-18 2005-08-18 Bamesberger Brett E. Low thermal stress composite heat sink assembly
JP5060017B2 (ja) * 2004-08-12 2012-10-31 セイコーエプソン株式会社 プロジェクタ
JP4476743B2 (ja) 2004-08-19 2010-06-09 日本特殊陶業株式会社 光部品支持基板及びその製造方法
US7626829B2 (en) * 2004-10-27 2009-12-01 Ibiden Co., Ltd. Multilayer printed wiring board and manufacturing method of the multilayer printed wiring board
JP4948777B2 (ja) * 2005-03-16 2012-06-06 ローム株式会社 光通信モジュール
JP2007042668A (ja) * 2005-07-29 2007-02-15 Toyoda Gosei Co Ltd Ｌｅｄ発光装置
JP2007149814A (ja) * 2005-11-25 2007-06-14 Matsushita Electric Works Ltd 回路基板及び回路基板の製造方法
US20100177519A1 (en) 2006-01-23 2010-07-15 Schlitz Daniel J Electro-hydrodynamic gas flow led cooling system
TWI289947B (en) * 2006-03-17 2007-11-11 Ind Tech Res Inst Bendable solid state planar light source, a flexible substrate therefor, and a manufacturing method therewith
JP5114130B2 (ja) * 2007-08-24 2013-01-09 新光電気工業株式会社 配線基板及びその製造方法、及び半導体装置
EP2101550B1 (de) 2008-03-14 2011-07-13 Asetronics AG Isoliertes Metallsubstrat mit einem metallenen Implantat
DE102008016458A1 (de) * 2008-03-31 2009-10-01 Osram Gesellschaft mit beschränkter Haftung Leiterplatte
JP2009289772A (ja) * 2008-05-27 2009-12-10 Rohm Co Ltd Ｌｅｄランプ
US7858441B2 (en) * 2008-12-08 2010-12-28 Stats Chippac, Ltd. Semiconductor package with semiconductor core structure and method of forming same
GB2467797B (en) 2009-02-17 2013-10-16 Hsien-Jung Huang Single full-colour LED with driving mechanism
US8400782B2 (en) * 2009-07-24 2013-03-19 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
KR101064013B1 (ko) * 2009-10-29 2011-09-08 엘지이노텍 주식회사 발광모듈
WO2011065372A1 (ja) * 2009-11-25 2011-06-03 パナソニック電工株式会社 積層板、その用途及びその製造方法
JP5457851B2 (ja) 2010-01-19 2014-04-02 パナソニック株式会社 照明器具
US8426961B2 (en) * 2010-06-25 2013-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded 3D interposer structure
JP2012033855A (ja) * 2010-07-01 2012-02-16 Hitachi Cable Ltd Ｌｅｄモジュール、ｌｅｄパッケージ、並びに配線基板およびその製造方法
KR101142965B1 (ko) 2010-09-24 2012-05-08 서울반도체 주식회사 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
JP5625706B2 (ja) 2010-10-01 2014-11-19 住友ベークライト株式会社 積層体の製造方法
KR101049698B1 (ko) 2010-11-02 2011-07-15 한국세라믹기술원 Ｌｅｄ 어레이 모듈 및 이의 제조방법
KR101181105B1 (ko) 2010-12-24 2012-09-07 엘지이노텍 주식회사 방열회로기판 및 그 제조 방법
US9704793B2 (en) 2011-01-04 2017-07-11 Napra Co., Ltd. Substrate for electronic device and electronic device
JP5124688B2 (ja) 2011-03-16 2013-01-23 有限会社 ナプラ 照明装置、ディスプレイ、及び信号灯
KR101215078B1 (ko) 2011-04-27 2012-12-24 주식회사 알.에프.텍 인쇄회로기판 및 그의 제조방법
US8878221B2 (en) 2011-08-19 2014-11-04 Lg Innotex Co., Ltd. Light emitting module
US8704433B2 (en) * 2011-08-22 2014-04-22 Lg Innotek Co., Ltd. Light emitting device package and light unit
KR101891620B1 (ko) 2011-09-22 2018-08-27 엘지이노텍 주식회사 발광 소자 패키지 및 이를 구비한 라이트 유닛
JP5766593B2 (ja) * 2011-12-09 2015-08-19 日本特殊陶業株式会社 発光素子搭載用配線基板
CN103999210B (zh) * 2011-12-22 2016-11-02 京瓷株式会社 布线基板以及电子装置
DE102012104494A1 (de) * 2012-05-24 2013-11-28 Epcos Ag Leuchtdiodenvorrichtung
JP6064415B2 (ja) * 2012-07-31 2017-01-25 日亜化学工業株式会社 発光装置
DE102012108107A1 (de) * 2012-08-31 2014-03-27 Epcos Ag Leuchtdiodenvorrichtung
US9543478B2 (en) 2012-11-07 2017-01-10 Koninklijke Philips N.V. Light emitting device including a filter and a protective layer
CN106062466B (zh) 2013-11-15 2020-01-31 瑞尔D斯帕克有限责任公司 具有发光元件封装的定向背光源
KR101593631B1 (ko) * 2014-01-24 2016-02-12 광운대학교 산학협력단 발광 소자 패키지 및 그 제조 방법
CN203910851U (zh) 2014-05-23 2014-10-29 晶科电子（广州）有限公司 一种白光led芯片
CN104022207B (zh) 2014-05-23 2018-05-18 广东晶科电子股份有限公司 一种白光led芯片及其制作方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009140717A (ja) 2007-12-05 2009-06-25 Toshiba Lighting & Technology Corp 照明装置

Also Published As

Publication number Publication date
EP3358633A1 (en) 2018-08-08
US20180294380A1 (en) 2018-10-11
EP3358633B1 (en) 2020-05-06
CN108140707A (zh) 2018-06-08
JP6776347B2 (ja) 2020-10-28
EP3358633A4 (en) 2019-06-12
CN108140707B (zh) 2020-10-09
WO2017057927A1 (ko) 2017-04-06
US10811566B2 (en) 2020-10-20
KR20170039394A (ko) 2017-04-11
JP2018530161A (ja) 2018-10-11

Similar Documents

Publication Publication Date Title
KR102346643B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 모듈
JP6101001B2 (ja) 発光素子パッケージ及びこれを具備した照明システム
JP6199948B2 (ja) 発光素子、発光素子パッケージ
KR102038443B1 (ko) 발광 소자 및 발광 소자 패키지
TW201042785A (en) LED package with increased feature sizes
EP2312631A1 (en) Light emitting device and light emitting device package having the same
KR20130112330A (ko) 발광 소자, 발광 소자 제조방법 및 조명 시스템
KR102189133B1 (ko) 발광 소자 및 발광 소자 패키지
EP2355187B1 (en) Light emitting apparatus
KR20140023512A (ko) 질화물 발광장치
KR102413224B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 모듈
US10199540B2 (en) Light emitting diode, light emitting diode package including same, and lighting system including same
US8173469B2 (en) Fabrication method of light emitting device
KR101628384B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101734541B1 (ko) 발광 소자, 발광 소자 패키지
KR101063907B1 (ko) 발광 소자
KR20170020074A (ko) 발광소자 패키지
US10270006B2 (en) Light emitting device and light emitting module
KR101896683B1 (ko) 발광 모듈 및 이를 구비한 조명 시스템
KR102019498B1 (ko) 발광 소자 및 조명 시스템
KR101644501B1 (ko) 발광소자, 발광 소자 패키지 및 조명장치
KR20120087039A (ko) 발광 소자
KR20160089068A (ko) 리드 프레임

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant