TWI393497B - 印刷電路板、製造印刷電路板的方法及電子機器 - Google Patents

印刷電路板、製造印刷電路板的方法及電子機器 Download PDF

Info

Publication number
TWI393497B
TWI393497B TW098126199A TW98126199A TWI393497B TW I393497 B TWI393497 B TW I393497B TW 098126199 A TW098126199 A TW 098126199A TW 98126199 A TW98126199 A TW 98126199A TW I393497 B TWI393497 B TW I393497B
Authority
TW
Taiwan
Prior art keywords
insulating layer
circuit board
printed circuit
film
forming
Prior art date
Application number
TW098126199A
Other languages
English (en)
Other versions
TW201010535A (en
Inventor
Hisashi Kato
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of TW201010535A publication Critical patent/TW201010535A/zh
Application granted granted Critical
Publication of TWI393497B publication Critical patent/TWI393497B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09436—Pads or lands on permanent coating which covers the other conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10992—Using different connection materials, e.g. different solders, for the same connection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1184—Underetching, e.g. etching of substrate under conductors or etching of conductor under dielectrics; Means for allowing or controlling underetching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y10T29/49149—Assembling terminal to base by metal fusion bonding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

印刷電路板、製造印刷電路板的方法及電子機器
本發明係關於主要安裝晶片組件(晶片電容器、晶片電阻器、晶片電感器)之印刷電路板。
按照慣例，諸如晶片電容器之晶片組件係經由回焊製程安裝於印刷電路板上。
舉例而言，在專利公開案(1)中，揭示一種用以安裝晶片組件之基板，其由一電路基板、用以緊固形成於該電路基板之一表面上的電子組件之電極的襯墊，及形成於該等襯墊上之焊料組成。
[專利公開案1]日本專利特許公開案H11-8453
按照慣例，用於緊固電子組件之電極的印刷電路板中之襯墊的大小經形成大於該電子組件之該等電極的大小，以使得將確保該印刷電路板與該電子組件之間的連接強度。然而，若用於緊固電極之襯墊的大小大，則當經由回焊製程將電子組件安裝於印刷電路板上時焊料熔融之定時在每一襯墊中可能不同。因此，該電子組件直立，且可能發生所謂之曼哈頓現象(Manhattan phenomenon)。
為了避免曼哈頓現象之發生，可考慮使印刷電路板之襯墊的大小與電子組件之電極的大小相同。然而，若該等襯墊之大小與電子組件之該等電極的大小相同，則當電子組件變得較緊密時，該印刷電路板與該電子組件之間的連接強度可能變得不足。因此，可能發生諸如電子組件自印刷電路板落下之問題。
慮及該等問題而進行本發明。目標為提供一種抑制曼哈頓現象同時維持電子組件具有足夠連接強度之印刷電路板。
為了解決該等問題，一種根據本發明之印刷電路板經形成而具有如下組件：一第一絕緣層；一第一導電電路，其係形成於該第一絕緣層上；一第二絕緣層，其具有一在該第一導電電路之側面上的第一表面及一與該第一表面相對且曝露至外部的第二表面，一用於通路導體(via conductor)之通路孔係形成於該第二絕緣層中；多個襯墊，其具有形成於該第二絕緣層之該第二表面上的通路焊盤(via land)及填充於該等通路孔中之通路導體；一金屬薄膜，其形成於該多個襯墊中之每一者的頂表面及側表面之至少部分上；及一焊料凸塊，其形成於該金屬薄膜上。
為了解決該等問題，一種用於製造一根據本發明之印刷電路板的方法由如下步驟組成：一用以在一第一絕緣層上形成一導電電路之步驟；一用以在該第一絕緣層及該導電電路上形成一第二絕緣層之步驟，該第二絕緣層具有一在該導電電路之側面上的第一表面及一與該第一表面相對且曝露至外部的第二表面；一用以在該第二絕緣層中形成一用於一通路導體之通路孔的步驟；一用以在該第二絕緣層之該第二表面上形成一焊盤的步驟；一用以藉由以導體填充該通路孔而形成一由該焊盤及該導體組成之襯墊的步驟；一用以在每一襯墊之頂表面及側表面之至少部分上形成一金屬薄膜的步驟；及一用以在該金屬薄膜上形成一焊料凸塊之步驟。
為了解決該等問題，一種根據本發明之電子組件經形成而具有一具有焊料之印刷電路板及一經由該焊料安裝於該印刷電路板上之電子組件。該印刷電路板經形成而具有如下組件：一第一絕緣層；一導電電路，其形成於該第一絕緣層上；一第二絕緣層，其具有一在該導電電路之側面上的第一表面及一與該第一表面相對且曝露至外部的第二表面，一用於通路導體之通路孔係形成於該第二絕緣層中；多個襯墊，其具有形成於該第二絕緣層之該第二表面上的通路焊盤及填充於該等通路孔中之通路導體；一金屬薄膜，其形成於該多個襯墊中之每一者的頂表面及側表面之至少部分上；及該金屬薄膜上之焊料。
根據本發明，可提供一種抑制曼哈頓現象發生，同時維持電子組件具有足夠連接強度之印刷電路板。
在下文中，詳細描述一用以進行本發明之實施例。
(第一實施例)
首先，描述根據第一實施例之印刷電路板(1)之結構。圖(1)為展示根據第一實施例之印刷電路板(1)之結構的視圖：圖1(a)為一平面圖；且圖1(b)為自圖1(a)中之(A-A)線所見之橫截面圖。
如圖1(b)中所展示，根據本實施例之印刷電路板(1)具有藉由以樹脂浸漬玻璃纖維且使其固化而製成之作為絕緣層的樹脂基板(10)、形成於樹脂基板(10)上之導電電路(20)，及形成於樹脂基板(10)及導電電路(20)上之樹脂絕緣層(30)。在樹脂絕緣層(30)中，形成用於通路導體之到達導電電路(20)之通路孔(31)。又，樹脂絕緣層(30)具有與樹脂基板(10)及導電電路(20)接觸之第一表面(30a)，及與第一表面(30a)相對之第二表面(30b)。第二表面(30b)曝露至外部。
又，印刷電路板(1)具有用以安裝電子組件之多個襯墊(40)。襯墊(40)係由形成於樹脂絕緣層(30)之第二表面(30b)上的通路焊盤(41)及填充於通路孔(31)中之通路導體(經填充通路)(42)組成。在襯墊(40)之頂表面及側表面之至少部分上，形成金屬薄膜(50)。在金屬薄膜(50)上，形成焊料凸塊(60)。電子組件經由焊料凸塊(60)緊固於襯墊(40)上。
印刷電路板(1)之襯墊(40)係在圖案化端子(用以安裝IC晶片之電路)(未展示於圖式中)之同時而形成。接著，印刷電路板(1)可經由焊接來安裝晶片電容器(100)(參見圖6)；該晶片電容器具有多個正電極(101a)及多個負電極(101b)。為了安裝展示於圖(6)中之該晶片電容器，印刷電路板(1)具有多個第一襯墊及多個第二襯墊。該等第一襯墊 經由焊料凸塊連接至晶片電容器之該等正電極。第一電極之數目與正電極之數目相同。該等第二襯墊經由焊料凸塊連接至晶片電容器之該等負電極。第二電極之數目與負電極之數目相同(參見圖(1))。印刷電路板(1)亦可安裝具有一個正電極及一個負電極之晶片電容器。
接下來，描述一種用於製造根據本實施例之印刷電路板(1)之方法。圖(2)至圖(4)為用以說明一種用於製造印刷電路板(1)之方法的視圖。
在樹脂基板(10)(其具有形成於其表面上之導電電路(20))(參見圖2(a))上，形成樹脂絕緣層(30)(圖2(b))。就樹脂絕緣層而言，可使用ABF薄膜(由Ajinomoto Fine-Techno Co.,Inc.製造)。於50℃至150℃之溫度及0.5 MPa至1.5 MPa之壓力的層壓條件下將ABF薄膜層壓於樹脂基板(10)上。接著，經由熱硬化，該ABF薄膜成為一樹脂絕緣層。或者，可藉由塗覆熱硬化性樹脂且使其固化而形成該樹脂絕緣層。就樹脂而言，除熱硬化性樹脂外，亦可使用熱塑樹脂、光硬化性樹脂(其為一感光之熱硬化性樹脂部分)、紫外線硬化性樹脂，及該等樹脂之樹脂複合物(諸如熱硬化性樹脂與熱塑樹脂之複合物)。
接下來，在樹脂絕緣層(30)中，使用CO2 雷射、UV-YAG雷射或其類似物形成到達導電電路(20)之通路孔(31)(圖2(c))。
接下來，在樹脂基板(10)之形成有具有通路孔(31)之樹脂絕緣層(30)的表面上，進行無電鍍銅以形成無電鍍銅薄膜(40a)(圖2(d))。接著，在無電鍍銅薄膜(40a)上形成光阻(43)。此後，藉由將光阻(43)曝露至光且使用一圖案光罩使其顯影而將其圖案化(圖2(e))。隨後，執行電解鍍銅以在不形成光阻(43)之區域中形成電解鍍銅薄膜(40b)(圖2(f))。
接著，移除光阻(43)且蝕刻掉存在光阻(43)之無電鍍銅薄膜(40a)。圖3為展示該蝕刻製程之視圖。藉由將蝕刻溶液噴灑於在其處電解鍍銅薄膜(40b)之間的空間與無電鍍銅薄膜(40a)相連之基板上來進行蝕刻。藉由進行此操作，首先移除存在光阻(43)之無電鍍銅薄膜(40a)(電解鍍銅薄膜(40b)之間的無電鍍銅薄膜)區域。因為無電鍍銅薄膜(40a)比電解鍍銅薄膜(40b)更容易被蝕刻掉，所以如圖3(b)中所展示，無電鍍銅薄膜(40a)之在電解鍍銅薄膜(40b)下方之部分被移除。結果，如圖3(c)中所展示，電解鍍銅薄膜(40b)在平行於第二表面(30b)之方向(朝向通路導體(42)之周邊的方向)上突出超過無電鍍銅薄膜(40a)，且在樹脂絕緣層(30)與電解鍍銅薄膜(40b)之間形成空間(40c)。如圖3(c)中所展示，襯墊(40)之電解鍍銅薄膜(40b)係由一形成於無電鍍銅薄膜(40a)上之部分及一突出超過無電鍍銅薄膜(40a)之部分組成(電解鍍銅薄膜(40b)與樹脂絕緣層(30)之間存在空間)。電解鍍薄膜(40b)突出之方向係與通路導體(42)相對。
可藉由調整蝕刻時間來改變空間(40c)之大小。
又，就蝕刻溶液而言，較佳使用如下溶液：硫酸-過氧化氫溶液；諸如過硫酸銨、過硫酸鈉或過硫酸鉀之過硫酸鹽溶液；氯化鐵(II)溶液或氯化銅(II)溶液。
接著，經由至此所述之製程，在樹脂基板(30)之與樹脂基板(10)相對之第二表面(30b)的側面上，形成由通路焊盤(41)及填充於通路孔(31)中之通路導體(經填充通路)(42)組成之襯墊(40)。
接下來，在襯墊(40)之頂表面及側表面上形成金屬薄膜(50)。就金屬薄膜(50)而言，例如，可使用錫薄膜。當形成錫薄膜時，首先在樹脂絕緣層(30)上形成光阻(44)。接下來，藉由將光阻(44)曝露至光且使用一圖案光罩使其顯影而將其圖案化(圖4(a))。隨後，將基板浸沒於錫置換溶液中以在電解鍍銅薄膜(40a)之表面上形成一錫薄膜。就錫置換溶液而言，例如，可使用含有氟硼酸亞錫及硫脲之錫置換溶液。此後，移除光阻(44)(圖4(b))。在進行此操作時，充當金屬薄膜(50)之錫薄膜形成於襯墊(40)之頂表面及側表面之部分上。
圖(5)為展示金屬薄膜(50)之另一實例的視圖。圖(5)為其中金屬薄膜(50)形成於襯墊(40)之全部表面上的實例。在圖(5)中，與圖4(a)不同，不使用經圖案化之光阻(44)。將於其處曝露襯墊(40)之表面(頂表面及側表面)的基板(圖3(c))浸沒於錫置換溶液中。結果，可在襯墊(40)之全部表面上形成一錫薄膜。在進行此操作時，充當金屬薄膜(50)之錫薄膜可形成於襯墊(40)之全部頂表面及側表面上(圖5)。
除了錫，可選擇金、鈀、鎳、銀或鉑作為用於金屬薄膜(50)之材料。當選擇材料用於金屬薄膜(50)時，其較佳根據焊接於安裝在印刷電路板(1)上之電子組件中之部分的材料(在本實施例中，為晶片電容器(100)之電極(101)的材料(諸如銅、銀、鎢或鉬))來進行選擇。即，該等材料較佳經選擇使得對金屬薄膜(50)之焊料可濕性大於對該電子組件之相關部分(晶片電容器(100)中之電極(101))之焊料可濕性。若晶片電容器(100)中之電極係由糊狀物製成，且襯墊(40)係由銅製成，則在襯墊(40)上形成金屬薄膜(50)為可選的。
接下來，將焊料糊狀物印刷於襯墊(40)上。此後，經由200℃下之回焊製程在襯墊(40)之表面上形成焊料凸塊(60)(圖4(c))。若金屬薄膜(50)係形成於襯墊(40)之全部表面(頂表面及側壁)上，則焊料凸塊(60)最可能形成於襯墊(40)之全部表面(頂表面及側壁)上；若金屬薄膜(50)係形成於襯墊(40)之頂表面上，則焊料凸塊最可能形成於襯墊(40)之頂表面上。
接下來，描述如何使用印刷電路板(1)之實例。
圖(6)為安裝於印刷電路板(1)上之晶片電容器(100)的透視圖。如圖(6)中所展示，晶片電容器(100)具有多個電極(101)。電極(101)係由正電極(101a)及負電極(101b)組成。較佳交替地形成正電極與負電極。
晶片電容器(100)置放於印刷電路板(1)之襯墊(40)上之焊料凸塊(60)上。晶片電容器(100)之正電極(101a)一一對應於印刷電路板(1)之待連接至該等正電極之襯墊(40)。晶片電容器(100)之負電極(101b)一一對應於印刷電路板(1)之待連接至該等負電極之襯墊(40)。圖7(a)為展示其中將晶片電容器(100)置放於印刷電路板(1)上之階段的視圖。
在將晶片電容器(100)安裝於印刷電路板(1)上之後進行回焊。在進行此操作時，印刷電路板(1)與晶片電熱器(100)係經由焊料接合。圖7(b)為展示其中將晶片電容器(100)安裝於印刷電路板(1)上之階段的視圖。
曝露印刷電路板(1)之襯墊(40)的側壁。因此，在回焊期間，焊料自襯墊(40)之頂表面朝向樹脂絕緣層之表面(第二絕緣層之第二表面)展布於襯墊(40)之側壁上(參見圖7(b))。因此，將諸如安裝於襯墊(40)上之晶片電容器(100)的電子組件朝向印刷電路板(1)之表面拉動，從而使曼哈頓現象難以發生。藉由使對襯墊(40)之側壁的焊料可濕性大於對晶片電容器(100)之電極(101)的焊料可濕性，可增大用以在基板方向上拉動該電子組件之拉伸強度。一用於此之方法係在襯墊之側壁上形成金屬薄膜(50)並選擇用於電極及襯墊(40)之表面的材料。舉例而言，當電極係由糊狀物製成時，襯墊(40)可由銅製成，或可在襯墊(40)之表面上形成諸如(Sn)之金屬薄膜。當在其中金屬薄膜(50)不形成於襯墊(40)之側壁上的情況與其中形成金屬薄膜(50)的情況之間進行比較時，用以將電子組件朝向基板拉動之拉伸強度在後一情況中較大。
第一實施例中之襯墊(40)具有經填充通路(42)。因此，當與僅由樹脂絕緣層上之導電電路組成之襯墊相比較時，第一實施例中之襯墊(40)具有較大體積。因此，第一實施例中之襯墊(40)具有大的熱容量。結果，每一襯墊(40)上之焊料可大體上同時熔融，從而使曼哈頓現象難以發生。可使通路焊盤(41)的外形(展示於圖1(a)中之組態)大於晶片電容器(100)之電極(101)的外形以減小電極對焊料熔融的影響。每一襯墊(40)上之焊料可能大體上同時熔融，且電子組件與印刷電路板(1)之間的連接強度得以增大。
若一襯墊中存在一突出部分，則在該突出部分與印刷電路板之表面(第二絕緣層之第二表面)之間形成一空間。藉由在該空間中形成焊料，可增大該襯墊與焊料凸塊之間的連接強度。
經由如上所述之此操作，當在印刷電路板(1)上安裝電子組件時，可抑制曼哈頓現象發生。又，可維持該電子組件具有足夠連接強度。
又，當安裝具有多個正電極(101a)及多個負電極(101b)之電子組件(諸如，如展示於本實施例中之晶片電容器(100))時，可達成該效果。當安裝具有多個正電極(101a)及多個負電極(101b)之電子組件(諸如晶片電容器(100))時，通常難以使熔融每一襯墊上之焊料的定時同步。然而，藉由使用根據本實施例之印刷電路板(1)，可使熔融所有襯墊上之焊料的定時同步。因此，可抑制曼哈頓現象之發生，同時維持晶片電容器(100)具有足夠連接強度。當在印刷電路板(1)上安裝具有一個正電極及一個負電極之電子組件(諸如晶片電容器)時，可達成相同效果。
(第二實施例)
接下來，描述根據第二實施例之印刷電路板(200)。
圖(8)為展示根據第二實施例之印刷電路板(200)之結構的視圖。
如圖(8)中所展示，根據本實施例之印刷電路板(200)為一多層印刷電路板，其具有用以容納IC晶片(110)之核心基板(210)、內層層間樹脂絕緣層(220)及外層層間樹脂絕緣層(230)。
在核心基板(210)上，形成導電電路(250)。在核心基板(210)及導電電路(250)上，形成內層層間樹脂絕緣層(220)。內層層間樹脂絕緣層(220)具有用於通路導體之到達導電電路(250)之通路孔(221)。在內層層間樹脂絕緣層(220)上，形成導電電路(223)。導電電路(250)與導電電路(223)經由填充於通路孔(221)中之經填充通路(222)而連接。
又，具有通路孔(231)之外層層間樹脂絕緣層(230)形成於內層層間樹脂絕緣層(220)及導電電路(223)上。通路焊盤(233)形成於外層層間樹脂絕緣層(230)上。通路焊盤(233)經由填充於通路孔(231)中之經填充通路(232)連接至導電電路(223)或經填充通路(222)。又，外層層間樹脂絕緣層(230)具有第一表面(230a)(其為在核心基板(210)之側面上的表面)及與第一表面(230a)相對之第二表面(230b)。第二表面(230b)曝露至外部。
在根據第二實施例之印刷電路板(200)中，用以安裝電子組件之襯墊(240)係由填充於外層層間樹脂絕緣層(230)中之通路孔(231)中的通路導體(經填充通路)(232)及通路焊盤(233)組成。金屬薄膜(260)形成於襯墊(240)之頂表面及側表面之至少部分上。焊料凸塊(270)形成於金屬薄膜(260)上。
與第一實施例之印刷電路板(1)中相同，根據第二實施例之印刷電路板(200)亦具有用以安裝諸如晶片電容器(100)之電子組件的多個襯墊(240)。襯墊(240)係由第一襯墊(240a)及第二襯墊(240b)組成。第一襯墊(240a)之數目與晶片電容器(100)之正電極(101a)的數目相同，且第二襯墊(240b)之數目與晶片電容器(100)之負電極(101b)的數目相同。用以緊固電子組件之焊料凸塊(270)形成於襯墊(240)上。
接下來，描述一種用於製造根據第二實施例之印刷電路板(200)的方法。圖(9)至圖(10)為說明用於製造印刷電路板(200)之方法的視圖。
首先，使用圖(9)描述一種用於製造核心基板(210)之方法。
就樹脂基板而言，製備藉由一絕緣層及一銅箔製成之單側包銅層板(211)(圖9(a))。接下來，在單側包銅層板(211)中形成用於對準之貫孔(211a)(圖9(b))。接著，使用黏合劑將IC晶片(110)緊固於單側包銅層板(211)上(圖9(c))。此後，將具有用以容納IC晶片(110)之開口的絕緣樹脂(212)、絕緣樹脂(213)及銅箔(218)層壓於單側包銅層板上(圖9(d))。接著，藉由熱壓，對單側包銅層板(211)、絕緣樹脂(212)、絕緣樹脂(213)及銅箔(218)進行整合。因此，IC晶片(110)得以建置於由單側包銅層板(211)之絕緣層、絕緣樹脂(212)及絕緣樹脂(213)組成之核心基板中(圖9(e))。
接下來，形成穿透核心基板之貫孔(214)。接著，形成穿透單側包銅層板(211)及黏合劑且到達IC晶片(110)之電極端子(110a)的通路孔(215)(圖9(f))。此後，在銅箔(諸如218)上、在貫孔(214)之內壁及通路孔(215)之內壁上形成一無電鍍鍍薄膜(無電鍍銅薄膜)。接著，在該無電鍍鍍薄膜上形成電解鍍薄膜(電解鍍銅薄膜)(217)(圖9(g))。
接下來，在電解鍍銅薄膜(217)上形成一光阻。接著將該光阻曝露至光且經由一圖案光罩顯影以被圖案化。接著，進行一蝕刻製程以在核心基板上形成導電電路(250)(圖10(a))。同時，形成連接核心基板上之導電電路(250)與IC晶片(110)之電極的通路導體。
此後，在導電電路(250)及核心基板(210)上形成內層層間樹脂絕緣層(220)(圖10(b))。接下來，使用雷射，在內層層間樹脂絕緣層(220)中形成到達導電電路(250)之通路孔(221)。接著，進行無電鍍銅及電解鍍銅以形成經填充通路(222)及導電電路(223)(圖10(c))。核心基板上之導電電路(250)及內層層間樹脂絕緣層(220)上的導電電路(223)經由經填充通路(222)而連接。因為用於形成通路孔(221)、導電電路(223)及經填充通路(222)之特定方法與用於形成第一實施例中之印刷電路板(1)之通路孔(31)、通路焊盤(41)及經填充通路(42)的方法相同，故省略其詳細描述。
隨後，在導電電路(223)及內層層間樹脂絕緣層(220)上形成外層層間樹脂絕緣層(230)。在外層層間樹脂絕緣層(230)中形成到達導電電路(223)之通路孔(231)或經填充通路(222)。接著，執行無電鍍銅及電解鍍銅以形成襯墊(240)(圖10(d))。襯墊(240)係由經填充通路(232)及通路焊盤(233)組成。當形成通路焊盤(233)時，在執行電解鍍銅之後進行蝕刻製程。與根據第一實施例之印刷電路板(1)中相同，在彼時間期間，藉由調整蝕刻時間，可在外層層間樹脂絕緣層(230)與通路焊盤(233)之電解鍍銅薄膜(233a)之間形成空間(240c)(圖10(e))。
因為用於形成通路孔(231)、通路焊盤(233)及經填充通路(232)之特定方法與用於形成第一實施例中之印刷電路板(1)之通路孔(31)、通路焊盤(41)及經填充通路(42)的方法相同，故省略其詳細描述。
隨後，在襯墊(240)之頂表面及側表面之至少部分上，形成金屬薄膜(260)。此後，形成焊料凸塊(270)(圖10(f))。因為用於形成金屬薄膜(260)及焊料凸塊(270)之特定方法與用於形成第一實施例中之印刷電路板(1)之金屬薄膜(50)及焊料凸塊(60)的方法相同，故省略其詳細描述。
根據第二實施例之印刷電路板(200)係經由至此所描述之製程製造。
所製造之印刷電路板(200)可經由焊料凸塊(270)將諸如晶片電容器(100)之電子組件安裝於襯墊(240)上。在印刷電路板(200)中，除具有多個正電極(101a)及多個負電極(101b)之晶片電容器(100)(參見圖6)外，可安裝具有一個正電極及一個負電極之晶片電容器。該晶片電容器之電極與襯墊一一對應。
如上所製造之印刷電路板(根據第二實施例之印刷電路板)(200)具有襯墊(240)，其類型與根據第一實施例之印刷電路板(1)中之襯墊的類型相同。因此，第二實施例之印刷電路板(200)具有與第一實施例之印刷電路板(1)相同之效果。因此，曼哈頓現象很少發生且電子組件與印刷電路板之間的連接強度高。
又，根據第二實施例之印刷電路板(200)具有內建式IC晶片(110)。因此，藉由將晶片電容器(100)安裝於印刷電路板(200)上，可將電力自晶片電容器(100)供應至IC晶片(110)。
又，在具有一核心基板、一處於該核心基板上之內層層間樹脂絕緣層及一處於該內層層間樹脂絕緣層上之外層層間樹脂絕緣層的印刷電路板中，較佳用於該內層層間樹脂絕緣層之材料與用於該外層層間樹脂絕緣層之材料相同。舉例而言，在根據第二實施例之印刷電路板(200)中，用於內層層間樹脂絕緣層(220)之材料與用於外層層間樹脂絕緣層(230)之材料較佳為相同的。原因如下：即，因為襯墊(240)具有經填充通路(232)，在安裝晶片電容器(100)時的回焊製程時，熱被傳送至內層導電電路(223)(形成於內層層間樹脂絕緣層(220)中之經填充通路(222)或形成於內層層間樹脂絕緣層(220)上之導電電路(223))，其經由經填充通路(232)連接至襯墊(240)。因此，溫度傾向於在圍繞襯墊(240)之外層層間樹脂絕緣層(230)及圍繞連接至襯墊(240)之經填充通路(232)之內層導電電路(223)的內層層間樹脂絕緣層(220)中增加。若外層層間樹脂絕緣層(230)及內層層間樹脂絕緣層(220)經加熱，則其溫度與核心基板(210)之溫度不同。因此，印刷電路板(200)可能歸因於不同熱膨脹係數而翹曲。然而，若外層層間樹脂絕緣層(230)與內層層間樹脂絕緣層(220)係由相同材料製成，則其可能在印刷電路板(200)翹曲時以相同方式翹曲。因此，多個襯墊(240)之頂表面可能位於大體相同位準處。結果，可達成電子組件(諸如晶片電容器(100))之高安裝生產率。
在如以上所描述之根據第二實施例的印刷電路板(200)中，IC晶片(110)係藉由將其建置於板中而安裝。然而，本發明不限於此。圖(11)為展示安裝IC晶片(110)之另一實例的視圖。如圖(11)中所展示，可使用形成於與其上安裝有晶片電容器(100)之表面相對之表面上的焊料凸塊來安裝IC晶片(110)。
1．．．印刷電路板
10．．．樹脂基板
20．．．導電電路
30．．．樹脂絕緣層
30a．．．第一表面
30b．．．第二表面
31．．．通路孔
40．．．襯墊
40a．．．無電鍍銅薄膜
40b．．．電解鍍銅薄膜
40c．．．空間
41．．．通路焊盤
42．．．通路導體(經填充通路)
43．．．光阻
50．．．金屬薄膜
60．．．焊料凸塊
100．．．晶片電容器
101．．．電極
101a．．．正電極
101b．．．負電極
110．．．IC晶片
110a．．．電極端子
200．．．印刷電路板
210．．．核心基板
211．．．單側包銅層板
211a．．．貫孔
212．．．絕緣樹脂
213．．．絕緣樹脂
214．．．貫孔
215．．．通路孔
217．．．電解鍍薄膜(電解鍍銅薄膜)
218．．．銅箔
220．．．內層層間樹脂絕緣層
221．．．通路孔
222．．．經填充通路
223．．．導電電路
230．．．外層層間樹脂絕緣層
230a．．．第一表面
230b．．．第二表面
231．．．通路孔
232．．．通路導體(經填充通路)
233．．．通路焊盤
233a．．．電解鍍銅薄膜
240．．．襯墊
240a．．．第一襯墊
240b．．．第二襯墊
240c．．．空間
250．．．導電電路
260．．．金屬薄膜
270．．．焊料凸塊
[圖(1)(a)-(b)]為展示根據第一實施例之印刷電路板之結構的視圖；
[圖(2)(a)-(f)]為說明用於製造根據第一實施例之印刷電路板之方法的視圖；
[圖(3)(a)-(c)]為說明用於製造根據第一實施例之印刷電路板之方法的視圖；
[圖(4)(a)-(c)]為說明用於製造根據第一實施例之印刷電路板之方法的視圖；
[圖(5)]為展示金屬薄膜之另一實例的視圖；
[圖(6)]為安裝於印刷電路板中之晶片電容器的透視圖；
[圖7(a)]為展示其中將晶片電容器安裝於印刷電路板上之階段的視圖，且[圖7(b)]為展示其中在回焊之後將印刷電路板與晶片電容器接合之階段的視圖；
[圖(8)]為展示根據第二實施例之印刷電路板之結構的視圖；
[圖(9)(a)-(g)]為說明用於製造根據第二實施例之印刷電路板之方法的視圖；
[圖(10)(a)-(f)]為說明用於製造根據第二實施例之印刷電路板之方法的視圖；且
[圖(11)]為展示安裝IC晶片之另一實例的視圖。
1．．．印刷電路板
10．．．樹脂基板
20．．．導電電路
30．．．樹脂絕緣層
30a．．．第一表面
30b．．．第二表面
31．．．通路孔
40．．．襯墊
40a．．．無電鍍銅薄膜
40b．．．電解鍍銅薄膜
41．．．通路焊盤
42．．．通路導體(經填充通路)
50．．．金屬薄膜
60．．．焊料凸塊

Claims (11)

  1. 一種印刷電路板，其包含：第一絕緣層；第一導電電路，其形成於該第一絕緣層上；第二絕緣層，其具有在該第一導電電路之側面的第一表面及第二表面，且形成有通路導體用之通路孔，該第二表面係與該第一表面相反側之面且曝露至外部；複數個襯墊，其具有形成於該第二絕緣層之第二表面上的通路焊盤(via Land)及填充於該通路孔中之通路導體；金屬薄膜，其形成於該複數個襯墊中之每一者的頂表面及側表面之至少一部分；及焊料凸塊，其形成於該金屬薄膜上；該等襯墊之通路焊盤具有：形成於該第二絕緣層之第二表面上的無電鍍鍍薄膜及電解鍍薄膜；該通路焊盤之電解鍍薄膜包含形成於該無電鍍鍍薄膜上之部分及在平行於該第二表面之方向突出超過該無電鍍鍍薄膜之突出部分，且於該突出部分與該第二絕緣層之間形成有空間。
  2. 如請求項1之印刷電路板，其進一步包含形成於該第一絕緣層與該第二絕緣層之間的第三絕緣層；及形成於該第二與第三絕緣層之間的第三導電電路； 該第二絕緣層與該第三絕緣層係相同材料，且該通路導體連接該第三導電電路與該通路焊盤。
  3. 如請求項1之印刷電路板，其中該焊料凸塊為用以安裝具有正電極及負電極之晶片電容器的連接部件。
  4. 如請求項3之印刷電路板，其中對該金屬薄膜之焊料可濕性佳於對該電極之焊料可濕性。
  5. 如請求項1之印刷電路板，其中該焊料凸塊為用以安裝具有複數個正電極及複數個負電極之晶片電容器的連接部件；該襯墊包含複數個第一襯墊及複數個第二襯墊，該第一襯墊具有與該等正電極相同之數目，且該等第二襯墊具有與該等負電極相同之數目。
  6. 如請求項4之印刷電路板，其中該襯墊之外形大於面向該襯墊的部分之該電極的外形。
  7. 如請求項1之印刷電路板，其中該金屬薄膜係形成於該襯墊之整個側表面。
  8. 如請求項3之印刷電路板，其中IC晶片安裝於該印刷電路板之表面或內部。
  9. 如請求項1之印刷電路板，其中該第一絕緣層為藉由以樹脂浸漬玻璃纖維且使其固化之樹脂基板。
  10. 一種製造印刷電路板的方法，其包含：在第一絕緣層形成導電電路之步驟；在該第一絕緣層及該導電電路上形成第二絕緣層之步驟，該第二絕緣層具有在該導電電路之側面的第一表面及與係該第一表面相反側之面且曝露至外部的第二表面；在該第二絕緣層形成有通路導體用之通路孔的步驟；在該第二絕緣層之第二表面上形成焊盤的步驟；藉由以導體填充該通路孔而形成包含該焊盤及該導體之襯墊的步驟；在該每一襯墊之頂表面及側表面之至少一部分形成金屬薄膜的步驟；及在該金屬薄膜之上形成焊料凸塊之步驟；形成該襯墊之步驟包含在該第二絕緣層之第二表面上形成無電鍍鍍薄膜的步驟；在該無電鍍鍍薄膜上形成電解鍍薄膜之步驟；及自該襯墊之側壁側蝕刻該無電鍍鍍薄膜之在該電解鍍薄膜下方的一部分之步驟。
  11. 一種電子機器，其包含：印刷電路板，其具有焊料；及電子組件，其藉由該焊料安裝於印刷電路板，其中該印刷電路板包含：第一絕緣層； 導電電路，其形成於該第一絕緣層上；第二絕緣層，其具有在該導電電路之側面的第一表面及第二表面，且形成有通路導體用之通路孔，該第二表面係與該第一表面相反側之面且曝露至外部；複數個襯墊，其具有形成於該第二絕緣層之第二表面上的通路焊盤及填充於該通路孔中之通路導體；及金屬薄膜，其形成於該複數個襯墊中之每一者的頂表面及側表面之至少一部分；及該金屬薄膜上之該焊料；該等襯墊之通路焊盤具有形成於該第二絕緣層之第二表面上的無電鍍鍍薄膜及電解鍍薄膜；該通路焊盤之電解鍍薄膜包含形成於該無電鍍鍍薄膜上之部分及在平行於該第二表面之方向突出超過該無電鍍鍍薄膜之突出部分，且於該突出部分與該第二絕緣層之間形成有空間。
TW098126199A 2008-08-08 2009-08-04 印刷電路板、製造印刷電路板的方法及電子機器 TWI393497B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US8725608P 2008-08-08 2008-08-08
US12/495,033 US20100032194A1 (en) 2008-08-08 2009-06-30 Printed wiring board, manufacturing method for printed wiring board and electronic device

Publications (2)

Publication Number Publication Date
TW201010535A TW201010535A (en) 2010-03-01
TWI393497B true TWI393497B (zh) 2013-04-11

Family

ID=41651851

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098126199A TWI393497B (zh) 2008-08-08 2009-08-04 印刷電路板、製造印刷電路板的方法及電子機器

Country Status (6)

Country Link
US (1) US20100032194A1 (zh)
JP (1) JPWO2010016522A1 (zh)
KR (1) KR20110040756A (zh)
CN (1) CN102077701B (zh)
TW (1) TWI393497B (zh)
WO (1) WO2010016522A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5559023B2 (ja) * 2010-12-15 2014-07-23 日本特殊陶業株式会社 配線基板及びその製造方法
JP2012142557A (ja) * 2010-12-15 2012-07-26 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
JP5641449B2 (ja) * 2012-04-04 2014-12-17 山栄化学株式会社 はんだ実装基板及びその製造方法、並びに半導体装置
KR102007780B1 (ko) 2012-07-31 2019-10-21 삼성전자주식회사 멀티 범프 구조의 전기적 연결부를 포함하는 반도체 소자의 제조방법
JP2016021496A (ja) * 2014-07-15 2016-02-04 イビデン株式会社 配線基板及びその製造方法
KR102531762B1 (ko) 2017-09-29 2023-05-12 엘지이노텍 주식회사 인쇄회로기판 및 이의 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004063907A (ja) * 2002-07-30 2004-02-26 Ngk Spark Plug Co Ltd ビルドアップ多層プリント配線板の製造方法
JP2005057264A (ja) * 2003-07-31 2005-03-03 Internatl Business Mach Corp <Ibm> パッケージ化された電気構造およびその製造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW453137B (en) * 1997-08-25 2001-09-01 Showa Denko Kk Electrode structure of silicon semiconductor device and the manufacturing method of silicon device using it
WO1999034654A1 (fr) * 1997-12-29 1999-07-08 Ibiden Co., Ltd. Plaquette a circuits imprimes multicouche
JP4066522B2 (ja) * 1998-07-22 2008-03-26 イビデン株式会社 プリント配線板
US6370013B1 (en) * 1999-11-30 2002-04-09 Kyocera Corporation Electric element incorporating wiring board
KR100311975B1 (ko) * 1999-12-16 2001-10-17 윤종용 반도체소자 및 그 제조방법
TW531873B (en) * 2001-06-12 2003-05-11 Advanced Interconnect Tech Ltd Barrier cap for under bump metal
JP3615206B2 (ja) * 2001-11-15 2005-02-02 富士通株式会社 半導体装置の製造方法
DE10158809B4 (de) * 2001-11-30 2006-08-31 Infineon Technologies Ag Herstellungsverfahren für eine Leiterbahn auf einem Substrat und eine entsprechende Leiterbahn
US6774026B1 (en) * 2002-06-20 2004-08-10 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and method for low-stress concentration solder bumps
JP2004047510A (ja) * 2002-07-08 2004-02-12 Fujitsu Ltd 電極構造体およびその形成方法
JP4137659B2 (ja) * 2003-02-13 2008-08-20 新光電気工業株式会社 電子部品実装構造及びその製造方法
JP3678239B2 (ja) * 2003-06-30 2005-08-03 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP2005175128A (ja) * 2003-12-10 2005-06-30 Fujitsu Ltd 半導体装置及びその製造方法
MY134889A (en) * 2004-03-18 2007-12-31 Semiconductor Components Ind Method of routing an electrical connection on a semiconductor device and structure therefor
JP4119866B2 (ja) * 2004-05-12 2008-07-16 富士通株式会社 半導体装置
JP4327657B2 (ja) * 2004-05-20 2009-09-09 Ｎｅｃエレクトロニクス株式会社 半導体装置
JP2006024902A (ja) * 2004-06-07 2006-01-26 Shinko Electric Ind Co Ltd 極細線パターンを有する配線基板の製造方法および配線基板
US8008775B2 (en) * 2004-09-09 2011-08-30 Megica Corporation Post passivation interconnection structures
TWI331797B (en) * 2007-04-18 2010-10-11 Unimicron Technology Corp Surface structure of a packaging substrate and a fabricating method thereof
US8709934B2 (en) * 2007-06-05 2014-04-29 Stats Chippac Ltd. Electronic system with vertical intermetallic compound
TWI340614B (en) * 2007-08-03 2011-04-11 Unimicron Technology Corp Circuit board and method of fabricating the same
TWI343112B (en) * 2007-08-08 2011-06-01 Unimicron Technology Corp Package substrate having electrical connection structure and method for fabricating the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004063907A (ja) * 2002-07-30 2004-02-26 Ngk Spark Plug Co Ltd ビルドアップ多層プリント配線板の製造方法
JP2005057264A (ja) * 2003-07-31 2005-03-03 Internatl Business Mach Corp <Ibm> パッケージ化された電気構造およびその製造方法

Also Published As

Publication number Publication date
WO2010016522A1 (ja) 2010-02-11
US20100032194A1 (en) 2010-02-11
TW201010535A (en) 2010-03-01
CN102077701B (zh) 2013-07-10
CN102077701A (zh) 2011-05-25
KR20110040756A (ko) 2011-04-20
JPWO2010016522A1 (ja) 2012-01-26

Similar Documents

Publication Publication Date Title
US9363891B2 (en) Printed wiring board and method for manufacturing the same
JP4876272B2 (ja) 印刷回路基板及びその製造方法
JPH1174651A (ja) プリント配線板及びその製造方法
JP7074409B2 (ja) 素子内蔵型印刷回路基板
US8945329B2 (en) Printed wiring board and method for manufacturing printed wiring board
TWI393497B (zh) 印刷電路板、製造印刷電路板的方法及電子機器
JP6795137B2 (ja) 電子素子内蔵型印刷回路基板の製造方法
US20060147684A1 (en) Layered board and manufacturing method of the same, electronic apparatus having the layered board
US20060168803A1 (en) Layered board and manufacturing method of the same, electronic apparatus having the layered board
JP2004134424A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP5942514B2 (ja) 半導体パッケージの製造方法及び半導体パッケージ
JP2006041000A (ja) 部品内蔵型プリント配線板及びその製造方法
JP2006049457A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2007115952A (ja) インターポーザ基板及びその製造方法
JP2016171123A (ja) 層間接続基板およびその製造方法
TW201532239A (zh) 嵌入式基板及其製造方法
KR101089953B1 (ko) 인쇄회로기판 및 인쇄회로기판의 제조 방법
CN115175475A (zh) 具有指定散热层的多层pcb制作方法和多层pcb
TW202006899A (zh) 印刷電路板
JP2000101253A (ja) 多層プリント配線板の製造方法
KR20030010312A (ko) 리벳을 이용한 고다층 패키지 기판의 제조방법
JPH10116932A (ja) Ｉｃ搭載用多層プリント配線板の製造方法
JP2011003632A (ja) 部品内蔵プリント配線基板の製造方法
JP2003168867A (ja) 多層配線板製造用配線基板及びその製造方法並びに多層配線基板
JP2004111504A (ja) プリント配線板のバンプ形成方法