TW201532239A - 嵌入式基板及其製造方法 - Google Patents

嵌入式基板及其製造方法 Download PDF

Info

Publication number
TW201532239A
TW201532239A TW103133113A TW103133113A TW201532239A TW 201532239 A TW201532239 A TW 201532239A TW 103133113 A TW103133113 A TW 103133113A TW 103133113 A TW103133113 A TW 103133113A TW 201532239 A TW201532239 A TW 201532239A
Authority
TW
Taiwan
Prior art keywords
insulating layer
circuit pattern
conductive window
conductive
embedded substrate
Prior art date
Application number
TW103133113A
Other languages
English (en)
Inventor
Young-Mi Lee
Jae-Soo Lee
Original Assignee
Samsung Electro Mech
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mech filed Critical Samsung Electro Mech
Publication of TW201532239A publication Critical patent/TW201532239A/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H05K1/187—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding the patterned circuits being prefabricated circuits, which are not yet attached to a permanent insulating substrate, e.g. on a temporary carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49139—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本發明係提供一種嵌入式基板及其製造方法。根據本發明之一示範性實施例，一嵌入式基板包括：一絕緣層，由一感光材料製成；一第一電路圖案，形成於絕緣層的內部，且使得第一電路圖案的一下表面暴露於絕緣層的一下表面；一電子元件，設置於第一電路圖案上；一第二電路圖案，形成於絕緣層上；以及一第一導電窗，形成於絕緣層的內部，第一導電窗的一上表面係連接至第二電路圖案，且使得第一導電窗的一下表面暴露於絕緣層的下表面。

Description

嵌入式基板及其製造方法
本發明係有關於一種嵌入式基板及其製造方法。
隨著對多功能、小且薄的手機和資訊技術的電子元件(IT)需求的增加，一種嵌入電子組成元件(例如是集成電路(ICs)、半導體芯片、主動元件和被動元件)至基板，以滿足科技需求的技術已經被需要。近日，各種嵌入組成元件至基板的技術已經被發展。
根據一般組成元件嵌入式基板，一空腔在此基板的一絕緣層內形成，且電子組成元件(例如是各種元件、集成電路(ICs)以及半導體芯片)係被嵌入至此空腔。接著，一黏著劑樹脂(例如預浸片(prepreg))係被施加在空腔內部和其中電子元件被嵌入的絕緣層上。如上所述，藉由施加黏著劑樹脂，電子組成元件被固定，且形成絕緣層。
本發明的一方面可提供一種能夠改善電性質的嵌入式基板及其製造方法。
本發明的另一方面可提供一種能夠控制厚度的嵌入式基板及其製造方法。
本發明的再一方面可提供一種能夠實施高密度電路的嵌入式基板及其製造方法。
根據本發明的一方面，一嵌入式基板可以包括：一絕緣層，由一感光材料製成；一第一電路圖案，形成於絕緣層的內部，且使得第一電路圖案的一下表面可以暴露於絕緣層的一下表面；一電子元件，設置於第一電路圖案上；一第二電路圖案，形成於絕緣層上；以及一第一導電窗，形成於絕緣層的內部，此第一導電窗的一上表面係連接至第二電路圖案，且使得第一導電窗的一下表面暴露於絕緣層的下表面。
第二電路圖案可以形成於絕緣層的一上表面之上，且因此可以突出於絕緣層。
第二電路圖案可以形成於絕緣層的內部，且可以使得第二電路圖案之一上表面暴露於絕緣層的一上表面。
此嵌入式基板可進一步包括：一第二導電窗，形成於絕緣層的內部，且使得第二導電窗的一上表面暴露於絕緣層的上表面，且第二導電窗之一下表面係電性連接至電子元件。
絕緣層可以包括：一第一絕緣層，提供有第一電路圖案；和一第二絕緣層，提供有第二電路圖案。
第一絕緣層的厚度係大於電子元件和第一電路圖案的厚度的總和。
此電子元件可以電性連接至第一電路圖案。
此嵌入式基板可進一步包括：一阻焊劑層，形成於該絕緣層的上部和下部中的至少一個之上。
阻焊劑層可以由感光材料製成。
導電窗可以電性連接至第一電路圖案的一側。
根據本發明的另一方面，一嵌入式基板的製造方法可以包括：製備一載體構件，此載體構件提供有第一電路圖案；形成由一感光材料所製成的一第一絕緣層於載體構件中，使得第一電路圖案嵌入於第一絕緣中；藉由曝光和顯影該第一絕緣層形成一空腔，第一電路圖案係透過空腔被暴露；設置一電子元件於透過空腔被暴露的第一電路圖案上；形成一由感光材料製成的第二絕緣層於第一絕緣層上及空腔的內部；以及形成一第二電路圖案於一第一導電窗中，第一導電窗係穿透過第一絕緣層和第二絕緣層。
此方法可進一步包括：在第二電路圖案的形成之後，移除載體構件。
此方法可進一步包括：在電子元件的設置之後，藉由插入一焊料於電子元件和第一電路圖案之間進行回流焊。
第一導電窗和第二電路圖案的形成可以包括：藉由進行曝光和顯影形成一穿透過第一絕緣層和第二絕緣層的一第一導電窗孔；以及，藉由於第一導電窗和第二電路圖案進行電鍍，形成第一導電窗和第二電路圖案。
第一導電窗和第二電路圖案的形成可以包括：形成一第二導電窗於第一絕緣層和第二絕緣層中，以電性連接至電子元件。
第一導電窗、第二電路圖案以及第二導電窗的形成可以包括：藉由進行曝光和顯影形成穿透過第一絕緣層的一第一導電窗孔；藉由進行曝光和顯影形成一開口於第二絕緣層中，及形成一第二導電窗孔，電子元件的一上表面係透過第二導電窗孔被暴露；以及，藉由於第一導電窗孔、開口以及第二導電窗孔上進行電鍍，形成第一導電窗、第二電路圖案以及第二導電窗。
此方法可進一步包括：在移除載體構件之後，形成一阻焊劑層於第一絕緣層之下方及第二絕緣層之上。
在第一絕緣層的形成中，第一絕緣層的厚度係大於電子元件和第一電路圖案的厚度的總和。
空腔的形成可以包括：藉由曝光和顯影第一絕緣層形成一內部導電窗孔。
在第二絕緣層的形成中，此第二絕緣層可以被填充於內部導電窗孔的內部。
在第一導電窗和第二電路圖案的形成中，此第一導電窗可以形成於填充有第二絕緣層之內部導電窗孔中。
在第一導電窗和第二電路圖案的形成中，此第一導電窗可以電性連接至第二電路圖案的一側。
在阻焊劑層的形成中，此阻焊劑層可以由感光材料 製成。
配合所附圖式，上述及其他方面、本發明的特徵和其他優點將由下列示範性實施例的詳細描述更清楚地理解。
100、200‧‧‧嵌入式基板
110、210‧‧‧第一電路圖案
120、220‧‧‧第一絕緣層
121、221‧‧‧空腔
125、225‧‧‧內部導電窗孔
130、230‧‧‧電子元件
131、231‧‧‧電極
140、240‧‧‧第二絕緣層
141‧‧‧導電窗孔
151、251‧‧‧第二電路圖案
152‧‧‧導電窗
161、261‧‧‧第一阻焊劑層
162、262‧‧‧第一阻焊劑層
170、270‧‧‧焊料
241‧‧‧開口
242‧‧‧第一導電窗孔
243‧‧‧第二導電窗孔
252‧‧‧第一導電窗
253‧‧‧第二導電窗
300‧‧‧載體構件
310‧‧‧載體絕緣層
320‧‧‧載體金屬層
第1圖繪示依照本發明第一示範性實施例之嵌入式基板的範例圖。
第2圖至第12圖繪示依照本發明第一示範性實施例之一嵌入式基板之製造方法的範例圖。
第13圖繪示依照本發明第二示範性實施例之嵌入式基板的範例圖。
第14圖至第24圖繪示依照本發明第二示範性實施例之一嵌入式基板之製造方法的範例圖。
配合所附圖式，本發明的目的、特徵和優點將由對下列示範性實施例的詳細描述更清楚地理解。整個所附圖式中，相同的元件符號用於表示相同或相似的組成元件，且多餘地描述將被省略。此外，在接下來的描述，詞彙「第一」、「第二」、「一側」、另一側」等等可用於區隔一特定元件與其他元件，但這些元件的配置不應受限於此。此外，在本發明的描述中，當先前技術的詳細描述被判斷為會模糊本發明的要點時，此描述將被省略。
以下將參照所附圖式詳細地描述本發明之示範性實 施例。
第一示範性實施例
第1圖繪示依照本發明第一示範性實施例之嵌入式基板的範例圖。
請參照第1圖，一嵌入式基板100可以包括一第一絕緣層120、一第二絕緣層140、一第一電路圖案110、一電子元件130、一第二電路圖案151、一導電窗(via)152、一第一阻焊劑層161以及一第二阻焊劑層162。
根據本發明之示範性實施例，第一絕緣層120和第二絕緣層140可以由在電路板領域使用於層間絕緣的絕緣材料之中的感光材料製成。例如，第一絕緣層120和第二絕緣層140可以由一正型感光絕緣材料製成。在正型感光絕緣材料的情況下，一光接收部分的光聚合物耦合可以在曝光過程中被破壞。接著，當進行顯影過程時，光聚合物耦合被破壞的部分可以被移除。此外，第一絕緣層120和第二絕緣層140可以由一負型感光絕緣材料製成。在曝光過程期間，負型感光絕緣材料可以被固化，藉由在一光接收部分造成光聚合反應，形成一三維結構，例如是在一單一結構的鏈狀結構。接著，當進行顯影過程時，未固化的部分可以被移除。第一絕緣層120和第二絕緣層140也可以由相同型態的感光絕緣材料和不同型態的感光絕緣材料製成。
根據本發明之示範性實施例，第二絕緣層140可以形成於第一絕緣層120上，根據本發明之示範性實施例，第一絕 緣層120和第二絕緣層140可以形成具有不同厚度。在這種配置中，第一絕緣層120的厚度可以形成為大於電子元件130的厚度。因此，藉由控制第二絕緣層140的厚度可以控制嵌入式基板100整體的厚度。例如，當第二絕緣層140的厚度縮減時，嵌入式基板100的厚度也可以被縮減。
根據本發明之示範性實施例，第一電路圖案110可以形成為嵌入第一絕緣層120的內部。在這種情況下，第一電路圖案110的下表面可以形成為暴露於第一絕緣層120的下表面。第一電路圖案110可以由一導電材料製成。例如，第一電路圖案110可以由銅製成。然而，第一電路圖案的材料並不限定於銅，換言之，任何使用於電路板領域的導電材料可以不受限定地被施加至第一電路圖案110。
根據本發明之示範性實施例，電子元件130可以被設置於第一電路圖案110之上。例如，電子元件130可以是一多層陶瓷電容器(Multi Layer Ceramic Capacitor,MLCC)，有電極131形成於其兩側。然而，電子元件130並不限定於多層陶瓷電容器，但可以是能被安裝在電路板上之任何形式的元件。電子元件130係被設置於第一電路圖案110之上，以電性連接至第一電路圖案110。換言之，電子元件130的電極131可以藉由焊料170被結合至第一電路圖案110。如此，電子元件130係直接電性連接至第一電路圖案110，且因此在電子元件130和第一電路圖案110之間的訊號傳輸距離縮短，使得電性質可以被改善。
根據本發明之示範性實施例，第二電路圖案151可以形成於絕緣層140中，以突出於第一絕緣層120。第二電路圖案151可以由一導電材料製成。例如，第二電路圖案151可以由銅製成。然而，第二電路圖案151的材料並不限定於銅，換言之，任何使用於電路板領域的導電材料可以不受限定地被施加至第二電路圖案151。
根據本發明之示範性實施例，導電窗152可以被形成為穿透過第一絕緣層120和第二絕緣層140。導電窗152的下表面可以形成為突出於第一絕緣層120的下表面。此外，導電窗152的一上表面可以被結合至第二電路圖案151，以電性連接至第二電路圖案151。
根據本發明之示範性實施例的導電窗152具有一無焊環結構(landless structure)，且因此一隔開的導電窗焊環(via land)並未在導電窗152之下形成。因此，對應先前技術的導電窗焊環的尺寸空間可以被使用。換言之，導電窗焊環係被省略，且因此可以增加設計的自由度以及實施高密度電路。
根據本發明之示範性實施例，第一阻焊劑層161可以形成於第一絕緣層120之下方。此外，第一阻焊劑層161係形成為封閉第一電路圖案110的下表面和導電窗152的下表面，其中電路圖案110的下表面和導電窗152的下表面係暴露於第一絕緣層120，且因此可以從外部受到保護。在這種情況下，第一阻焊劑層161可以形成為使導電窗152中電性連接至外部的一部分 以及第一電路圖案110暴露於外部。
根據本發明之示範性實施例，第二阻焊劑層162可以形成於第二絕緣層140上。第二阻焊劑層162可以形成以包圍第二絕緣層140上的第二電路圖案151，因此可以從外部受到保護。在這種情況下，第二阻焊劑層162可以形成為使第二電路圖案151中電性連接至外部的一部分暴露於外部。例如，第一阻焊劑層161和第二阻焊劑層162可以由一耐熱覆蓋材料(heat resistant covering material)製成。
根據本發明之示範性實施例，第一阻焊劑層161和第二阻焊劑層162可以由感光材料製成。當第一阻焊劑層161和第二阻焊劑層162係由感光材料製成，第一絕緣層120和第二絕緣層140之間熱膨脹係數(Coefficient of Thermal Expansion,CTE)的差異可以被縮減。例如，第一阻焊劑層161、第二阻焊劑層162、第一絕緣層120以及第二絕緣層140可以有相同的熱膨脹係數。如此形成的嵌入式基板100在翹曲(warpage)性質預測上是有利的，因此可以被製造以改善翹曲，或者依照顧客的需求被翹曲化。
雖然在本發明之示範性實施例未繪示，第一阻焊劑層161和第二阻焊劑層162暴露出的一區域可以進行表面處理。
第2圖至第12圖繪示依照本發明第一示範性實施例之一嵌入式基板之製造方法的範例圖。
請參照第2圖，一載體構件300可以被提供。
根據本發明之示範性實施例，當電路圖案、絕緣層及其類似物被形成時，載體構件300係支持電路圖案、絕緣層及其類似物。載體構件300可以由一絕緣材料或一金屬材料製成。根據本發明之示範性實施例，載體構件300有一覆銅疊層壓板結構(copper-clad laminate plate structure)，其中載體絕緣層310的兩個表面係提供有載體金屬層320。然而，載體構件300的材料和結構並不限定於此，任何使用於電路板領域的載體構件300的材料和結構也可以被應用。
根據本發明之示範性實施例，載體金屬層320可以由銅製成。然而，載體金屬層320的材料並不限定於銅。
請參照第3圖，載體構件300係提供有第一電路圖案110。
根據本發明之示範性實施例，第一電路圖案110可以形成於載體金屬層320上，形成第一電路圖案110的方法可以從使用於電路板領域形成一電路圖案的方法中選擇，例如一隆起法(tenting process)、一半添加法(Semi-Additive Process,SAP)以及一修飾半添加法(Modify Semi-Additive Process,MSAP)。此外，第一電路圖案110可以由一導電材料製成。例如，第一電路圖案110可以由銅製成。然而，第一電路圖案的材料並不限定於銅。換言之，任何使用於電路板領域的導電材料可以不受限定地應用於第一電路圖案110。
請參照第4圖，第一絕緣層120可以被形成。
根據本發明之示範性實施例，第一絕緣層120可以被形成於載體構件300。例如，薄膜型態的第一絕緣層.120係被疊合於載體金屬層320上，然後被加壓和加熱，且因此第一絕緣層120可以形成為嵌入第一電路圖案110。替代地，第一絕緣層120可以在液體型態，藉由被施加至載體金屬層320和第一電路圖案110上所形成。
根據本發明之示範性實施例的第一絕緣層120可以由使用於層間絕緣的絕緣材料之中的感光材料製成。例如，第一絕緣層120可以由正型感光絕緣材料或負型感光絕緣材料製成。
根據本發明之示範性實施例，第一絕緣層120可以形成於載體金屬層320上，且因此可以形成為嵌入第一電路圖案110。此外，第一絕緣層120的厚度可以形成為大於電子元件(未繪示)和設置於第一絕緣層120的內部的第一電路圖案110的厚度的總和。
請參照第5圖，一空腔121和一內部導電窗孔125可以被形成於第一絕緣層120中。
根據本發明之示範性實施例，藉由於第一絕緣層120上進行曝光和顯影過程，可以形成空腔121和內部導電窗孔125。例如，當第一絕緣層120是正型，曝光過程可以在空腔121形成於第一絕緣層120的一區域上進行。接著，進行顯影過程以移除第一絕緣層120的曝光區域，因此可以形成空腔121。替代地，當第一絕緣層120是負型，可以於空腔121形成於第一絕緣 層120以外的區域進行曝光過程。接著，進行顯影過程以移除第一絕緣層120的非曝光區域，因此可以形成空腔121。
在這種情況下，空腔121可以形成以暴露出第一電路圖案110，其中電子元件(未繪示)係在之後被安裝於此。
根據本發明之示範性實施例，內部導電窗孔125可以與空腔121同時形成。內部導電窗孔125可以形成為完全穿透過第一絕緣層120。此外，內部導電窗孔125可以形成暴露出第一電路圖案110的一側。
請參照第6圖，電子元件130可以被設置。
根據本發明之示範性實施例，電子元件130可以被設置於第一絕緣層120的空腔121中。例如，電子元件130可以是多層陶瓷電容器(MLCC)，有電極131形成於其兩側。然而，電子元件130並不限定於多層陶瓷電容器，可以是能被安裝在電路板之任何種類的元件。
電子元件130可以被設置於透過空腔121所暴露的第一電路圖案110上。在這種情況下，可以插入焊料在電子元件130的電極131和第一電路圖案110之間。接著，可以進行回流焊(reflow)以連結電子元件130至第一電路圖案110。在這種情況下，電子元件130的電極131可以電性連接至第一電路圖案110。如此，電子元件130係直接電性連接至第一電路圖案110，且因此在電子元件130和第一電路圖案110之間的訊號傳輸距離縮短，使得電性質可以被改善。
請參照第7圖，第二絕緣層140可以被形成。
根據本發明之示範性實施例，第二絕緣層140可以 形成於第一絕緣層120上。此外，第二絕緣層140可以被形成為填充電子元件130所設置的第一絕緣層120的空腔121。此外，第二絕緣層140可以被形成為填充第一絕緣層120的內部導電窗孔125。例如，薄膜型態的第二絕緣層140被疊合於第一絕緣層120上，然後被加壓和加熱，且因此可以填充空腔121和第一絕緣層120的內部導電窗孔125。替代地，第二絕緣層140可以在液體型態，藉由被施加至第一絕緣層120上和被施加至空腔121和內部導電窗孔125所形成。
根據本發明之示範性實施例的第二絕緣層140，可以由在電路板領域使用於層間絕緣的絕緣材料之中的感光材料製成。例如，第二絕緣層140可以由正型感光絕緣材料或負型感光絕緣材料製成。
根據本發明之示範性實施例，由於第一絕緣層120的厚度係被形成為大於電子元件130和第一電路圖案110的厚度的總和，第二絕緣層140的厚度可以受到控制，以控制嵌入式基板100(第1圖)整體的厚度。例如，當第二絕緣層140的厚度縮減時，嵌入式基板100(第1圖)的厚度也可以被縮減。
請參照第8圖，一導電窗孔141可以被形成。
根據本發明之示範性實施例，一導電窗孔141可以被形成為穿透過第一絕緣層120和第二絕緣層140。根據本發明 之示範性實施例的導電窗孔141可以藉由進行曝光和顯影過程被形成。例如，當第一絕緣層120和第二絕緣層140是正型，曝光過程可以在導電窗孔141形成的區域進行。接著，進行顯影過程以移除第一絕緣層120和第二絕緣層140的曝光區域，因此可以形成導電窗孔141。替代地，當第一絕緣層120和第二絕緣層140是負型，可以於導電窗孔141形成在第一絕緣層120和第二絕緣層140以外的區域進行曝光過程。接著，進行顯影過程以移除第一絕緣層120和第二絕緣層140的非曝光區域，因此可以形成導電窗孔141。
根據本發明之示範性實施例，導電窗孔141可以被形成於內部導電窗孔125(第6圖)形成的區域。因此，導電窗孔141可以被形成暴露出第一電路圖案110的一側。例如，即使內部導電窗孔125(第6圖)並未形成暴露出第一電路圖案110的一側，導電窗孔141可以被形成暴露出第一電路圖案110的一側。
此外，根據本發明之示範性實施例，以舉例的方式，內部導電窗孔125(第6圖)和導電窗孔141兩者皆被形成，但並不限定於此。根據本領域所屬通常知識者的選擇，形成內部導電窗孔125(第6圖)的過程可以被省略。
請參照第9圖，導電窗152和第二電路圖案151可以被形成。
根據本發明之示範性實施例，導電窗152可以藉由 在導電窗孔141中填充導電材料形成。在這種情況下，導電窗152可以接觸透過導電窗孔141而暴露的第一電路圖案110的側邊，因此，導電窗152可以形成為透過第一電路圖案110的側邊電性連接至第一電路圖案110。
根據本發明之示範性實施例，形成導電窗152的導電材料可以由導電膏(conductive paste)、導電墨(conductive ink)以及導電金屬之任一項製成。此處，當導電窗152係由導電膏製成，導電窗152可以藉由一網版印刷過程(screen printing process)形成。替代地，當導電窗152係由導電墨製成，導電窗152可以藉由一噴墨形成。替代地，當導電窗152係由導電金屬製成，導電窗152可以藉由半添加法或修飾半添加法製成。
根據本發明之示範性實施例，第二電路圖案151可以被形成於第二絕緣層140上。第二電路圖案151可以被形成於第二絕緣層140上，且因此可以被形成為於第二絕緣層140的一突出結構。根據本發明之示範性實施例的第二電路圖案151可以由導電材料製成。例如，第二電路圖案151可以由銅製成。然而，第二電路圖案151的材料並不限定於銅。換言之，任何使用於電路板領域的導電材料可以不受限定地被施加至第二電路圖案151。此外，第二電路圖案151可以藉由形成使用於電路板領域的一電路圖案的方法形成，例如隆起法、半添加法以及修飾半添加法。
根據本發明之示範性實施例，導電窗152和第二電路圖案151可以藉由相同過程和材料同時形成。然而，根據本領 域所屬通常知識者的選擇，形成導電窗152及第二電路圖案151的過程和材料可以被改變。
根據本發明之示範性實施例，導電窗孔141可以被形成為穿透過第一絕緣層120和第二絕緣層140。因此，形成於導電窗孔141中的導電窗152也可以被形成為穿透過第一絕緣層120和第二絕緣層140。因此，導電窗152的下表面可以形成為突出於第一絕緣層120的下表面。此外，根據本發明之示範性實施例，導電窗152的上表面可以被結合至第二電路圖案151。因此，導電窗152可以電性連接至第二電路圖案151。
請參照第10圖，載體絕緣層310(第9圖)可以被移除。
根據本發明之示範性實施例，載體金屬層320可以由載體絕緣層310(第9圖)隔開。在這種情況下，只有載體絕緣層310被隔開(第9圖)，且載體金屬層320可以維持在第一絕緣層120、導電窗152以及第一電路圖案110之下。
請參照第11圖，載體金屬層320(第10圖)可以被移除。
根據本發明之示範性實施例，載體金屬層320(第10圖)被移除，且因此第一絕緣層120的下表面、導電窗152的下表面以及第一電路圖案110的下表面可以被暴露於外部。
根據本發明之示範性實施例，以舉例的方式，即當載體構件300(第9圖)被移除，載體絕緣層310(第9圖)和 載體金屬層320(第9圖)係被分別移除。然而，移除載體構件300(第9圖)的方法並不限定於此。根據結構、材料以及本領域所屬通常知識者的選擇，可以藉由不同方法移除載體構件300(第9圖)。
請參照第12圖，第一阻焊劑層161和第二阻焊劑層162可以被形成。
根據本發明之示範性實施例，第一阻焊劑層161可以形成於第一絕緣層120之下方。此外，第一阻焊劑層161係形成為封閉暴露於第一絕緣層120之第一電路圖案110的下表面和導電窗152的下表面。在這種情況下，第一阻焊劑層161可以形成為使導電窗152中電性連接至外部的一部分以及第一電路圖案110暴露於外部。
根據本發明之示範性實施例，第二阻焊劑層162可以形成於第二絕緣層140上。第二阻焊劑層162可以形成以包圍第二絕緣層140上的第二電路圖案151。在這種情況下，第二阻焊劑層162可以形成為使第二電路圖案151中電性連接至外部的一部分暴露於外部。例如，第一阻焊劑層161和第二阻焊劑層162可以由一耐熱覆蓋材料製成。
根據本發明之示範性實施例，第一阻焊劑層161和第二阻焊劑層162可以由感光材料製成。當第一阻焊劑層161和第二阻焊劑層162係由感光材料製成，第一絕緣層120和第二絕緣層140之間熱膨脹係數(CTE)的差異可以被縮減。例如，第 一阻焊劑層161、第二阻焊劑層162、第一絕緣層120以及第二絕緣層140可以有相同的熱膨脹係數。如此形成的嵌入式基板100在翹曲性質預測上是有利的，因此可以被製造以改善翹曲，或者依照顧客的需求被翹曲化。
雖然在本發明之示範性實施例未繪示，第一阻焊劑層161和第二阻焊劑層162暴露出的一區域可以進行表面處理。
根據先前技術，因為導電窗焊環(via land)的存在，當導電窗孔藉由一物理方法的雷射鑽孔加工，防止設置於導電窗焊環之下的絕緣材料被加工是可能的。然而，根據本發明之示範性實施例，當第一絕緣層和第二絕緣層係由感光絕緣材料製成，導電窗孔可以藉由一化學方法的曝光和顯影過程被形成。因此，根據本發明之示範性實施例，無論導電窗焊環存在與否，導電窗孔可以被加工。如上所述，根據本發明之示範性實施例，導電窗焊環係被省略，且因此可以改善電路設計的自由度。
第二示範性實施例
第13圖繪示依照本發明第二示範性實施例之嵌入式基板的範例圖。
請參照第13圖，一嵌入式基板200可以包括一第一絕緣層220、一第二絕緣層240、一第一電路圖案210、一電子元件230、一第二電路圖案251、一第一導電窗252、一第二導電窗253、一第一阻焊劑層261以及一第二阻焊劑層262。
根據本發明之示範性實施例，第一絕緣層220和第 二絕緣層240可以由在電路板領域使用於層間絕緣的絕緣材料之中的感光材料製成。例如，第一絕緣層220和第二絕緣層240可以由一正型感光絕緣材料製成。在正型感光絕緣材料的情況下，一光接收部分的光聚合物耦合可以在曝光過程中被破壞。接著，當進行顯影過程時，光聚合物耦合被破壞的部分可以被移除。此外，第一絕緣層220和第二絕緣層240可以由一負型感光絕緣材料製成。在曝光過程期間，負型感光絕緣材料可以被固化，藉由在一光接收部分造成光聚合反應，形成一三維結構，例如是在一單一結構的鏈狀結構。接著，當進行顯影過程時，未固化的部分可以被移除。第一絕緣層220和第二絕緣層240也可以由相同型態的感光絕緣材料和不同型態的感光絕緣材料製成。
根據本發明之示範性實施例，第二絕緣層240可以形成於第一絕緣層220上，根據本發明之示範性實施例，第一絕緣層120和第二絕緣層140可以形成具有不同厚度。在這種配置中，第一絕緣層220的厚度可以形成為大於電子元件230的厚度。例如，第一絕緣層220的厚度可以形成為大於電子元件230和第一電路圖案210的厚度的總和，以便嵌入電子元件230。因此，藉由控制第二絕緣層240的厚度可以控制嵌入式基板200整體的厚度。例如，當第二絕緣層240的厚度縮減時，嵌入式基板200的厚度也可以被縮減。
根據本發明之示範性實施例，第一電路圖案210可以形成為嵌入第一絕緣層220的內部。在這種情況下，第一電路 圖案210的下表面可以形成為暴露於第一絕緣層220的下表面。第一電路圖案210可以由一導電材料製成。例如，第一電路圖案210可以由銅製成。然而，第一電路圖案的材料並不限定於銅，換言之，任何使用於電路板領域的導電材料可以不受限定地被施加至第一電路圖案210。
根據本發明之示範性實施例，電子元件230可以被設置於第一電路圖案210之上。例如，電子元件230可以是一多層陶瓷電容(MLCC)，有電極231形成於其兩側。然而，電子元件230並不限定於多層陶瓷電容器，但可以是能被安裝在電路板上之任何形式的元件。電子元件230係被設置於第一電路圖案210之上，以電性連接至第一電路圖案210。換言之，電子元件230的電極231可以藉由焊料270被結合至第一電路圖案210。如此，電子元件230係直接電性連接至第一電路圖案210，且因此在電子元件230和第一電路圖案210之間的訊號傳輸距離縮短，使得電性質可以被改善。
根據本發明之示範性實施例，第二電路圖案251可以形成為嵌入第二絕緣層240的內部。此外，第二電路圖案251可以形成為暴露於第二絕緣層240的上表面。第二電路圖案251可以由一導電材料製成。例如，第二電路圖案251可以由銅製成。然而，第二電路圖案的材料並不限定於銅，換言之，任何使用於電路板領域的導電材料可以不受限定地被施加至第一電路圖案251。
根據本發明之示範性實施例，第一導電窗252可以被形成為穿透過第一絕緣層220。第一導電窗252的一下表面可以形成為暴露於第一絕緣層220的下表面。此外，第一導電窗252的一上表面可以被結合至第二電路圖案251，以電性連接至第二電路圖案251。根據本發明之示範性實施例的第一導電窗252具有一無焊環結構，且因此一隔開的導電窗焊環並未在第一導電窗252之下形成。因此，對應先前技術的導電窗焊環的尺寸空間可以被使用。換言之，導電窗焊環係被省略，且因此可以增加設計的自由度以及實施高密度電路。
根據本發明之示範性實施例，第二導電窗253可以形成為穿透過第二絕緣層240。此外，第二導電窗253可以形成為穿透過第一絕緣層220的一部分。所形成的第二導電窗253的下表面可以被結合至電子元件230的電極231，因此，第二導電窗253可以電性連接至電子元件230。
根據本發明之示範性實施例，嵌入式基板可以有一結構，其中第二導電窗253係連接至電子元件230的上部分，且第一電路圖案210係連接至其下部分。
根據本發明之示範性實施例，第一導電窗252和第二導電窗253可以電性連接至至少一電源層和一接地層。
根據先前技術，電子元件的一電極係連接至一電路圖案。在這種情況下，當一電極甚至並未電性連接至電路圖案時，對應的基板可能會有缺陷。
根據本發明之示範性實施例，所有在電子元件230的兩側形成的電極231可以電性連接至第一電路圖案210和第二電路圖案251。此處，電極231可以通過第二導電窗253電性連接至第二電路圖案251。例如，即使電極231中的任一電極並未電性連接至第一電路圖案210，且因此如同先前技術係電性連接至第二電路圖案251，缺陷可以被防止。
此外，根據本發明之示範性實施例，電子元件230的電極231可以被使用為導電窗，第一電路圖案210係透過此導電窗電性連接至第二電路圖案251，且因此可以改善設計的自由度。
在這種情況下，第二導電窗253和第一電路圖案210其中之一可以連接至電源層，且其另一個可以連接至接地層。在這種情況下，可以藉由第二導電窗253連接至電子元件230和第一電路圖案210，增加電源及接地的容量。因此，嵌入式基板200的電性質可以被改善。
根據本發明之示範性實施例，第一阻焊劑層261可以形成於第一絕緣層220之下方。此外，第一阻焊劑層261係形成為封閉第一電路圖案210的下表面和第一導電窗252的下表面，其中第一電路圖案210的下表面和第一導電窗252的下表面係暴露於第一絕緣層220，且因此可以從外部受到保護。在這種情況下，第一阻焊劑層261可以形成為使第一導電窗252中電性連接至外部的一部分以及第一電路圖案210暴露於外部。
根據本發明之示範性實施例，第二阻焊劑層262可以形成於第二絕緣層240上。第二阻焊劑層262可以形成以包圍第二電路圖案251的上表面，其中第二電路圖案251的上表面係暴露於第二絕緣層240的上表面，且因此可以從外部受到保護。在這種情況下，第二阻焊劑層262可以形成為使第二電路圖案251中電性連接至外部的一部分暴露於外部。例如，第一阻焊劑層261和第二阻焊劑層262可以由一耐熱覆蓋材料製成。
根據本發明之示範性實施例，第一阻焊劑層261和第二阻焊劑層262可以由感光材料製成。當第一阻焊劑層261和第二阻焊劑層262係由感光材料製成，第一絕緣層220和第二絕緣層240之間熱膨脹係數(CTE)的差異可以被縮減。例如，第一阻焊劑層261、第二阻焊劑層262、第一絕緣層220以及第二絕緣層240可以有相同的熱膨脹係數。如此形成的嵌入式基板200在翹曲性質預測上是有利的，因此可以被製造以改善翹曲，或者依照顧客的需求被翹曲化。
雖然在本發明之示範性實施例未繪示，第一阻焊劑層261和第二阻焊劑層262暴露出的一區域可以進行表面處理。
第14圖至第24圖繪示依照本發明第二示範性實施例之一嵌入式基板之製造方法的範例圖。
請參照第14圖，一載體構件300可以被提供。
根據本發明之示範性實施例，當電路圖案、絕緣層及其類似物被形成時，載體構件300係支持電路圖案、絕緣層及 其類似物。載體構件300可以由一絕緣材料或一金屬材料製成。根據本發明之示範性實施例，載體構件300有一覆銅疊層壓板結構，其中，載體絕緣層310的兩個表面係提供有載體金屬層320。然而，載體構件300的材料和結構並不限定於此，而任何使用於電路板領域的載體構件300的材料和結構也可以被應用。
根據本發明之示範性實施例，載體金屬層320可以由銅製成。然而，載體金屬層320的材料並不限定於銅。
請參照第15圖，載體構件300可提供有第一電路圖案210。
根據本發明之示範性實施例，第一電路圖案210可以形成於載體金屬層320上，形成第一電路圖案210的方法可以從使用於電路板領域形成一電路圖案的方法中選擇，例如隆起法、半添加法(SAP)以及修飾半添加法(MSAP)。此外，第一電路圖案210可以由一導電材料製成。例如，第一電路圖案210可以由銅製成。然而，第一電路圖案的材料並不限定於銅。換言之，任何使用於電路板領域的導電材料可以不受限定地被施加至第一電路圖案210。
請參照第16圖，第一絕緣層220可以被形成。
根據本發明之示範性實施例，第一絕緣層220可以被形成於載體構件300。例如，薄膜型態的第一絕緣層220被疊合於載體金屬層320上，然後被加壓和加熱，且因此第一絕緣層120可以形成為嵌入第一電路圖案210。替代地，第一絕緣層220 可以在液體型態，藉由被施加至載體金屬層320和被第一電路圖案210上所形成。
根據本發明之示範性實施例的第一絕緣層220可以由使用於層間絕緣的絕緣材料之中的感光材料製成。例如，第一絕緣層220可以由正型感光絕緣材料或負型感光絕緣材料製成。
根據本發明之示範性實施例，第一絕緣層220可以形成於載體金屬層320上，且因此可以形成為嵌入第一電路圖案210。此外，第一絕緣層220的厚度可以形成為大於電子元件(未繪示)和設置於第一絕緣層220的內部的第一電路圖案210的厚度的總和。
請參照第17圖，空腔221和內部導電窗孔225可以被形成於第一絕緣層220中。
根據本發明之示範性實施例，藉由於第一絕緣層220上進行曝光和顯影過程，可以形成空腔221和內部導電窗孔225。例如，當第一絕緣層220是正型，曝光過程可以在空腔221形成於第一絕緣層220的一區域上進行。接著，進行顯影過程以移除第一絕緣層220的曝光區域，因此可以形成空腔221。替代地，當第一絕緣層220是負型，可以於空腔221形成於第一絕緣層220以外的區域進行曝光過程。接著，進行顯影過程以移除第一絕緣層220的非曝光區域，因此可以形成空腔221。
在這種情況下，空腔221可以形成以暴露出第一電路圖案210，其中電子元件(未繪示)係在之後被安裝於此。
根據本發明之示範性實施例，內部導電窗孔225可以與空腔221同時形成。內部導電窗孔225可以形成為完全穿透過第一絕緣層220。此外，內部導電窗孔225可以形成暴露出第一電路圖案210的一側。
根據本發明之示範性實施例，以舉例的方式，內部導電窗孔225被形成，但根據本領域所屬通常知識者的選擇，形成內部導電窗孔225的過程可以被省略。
請參照第18圖，電子元件230可以被設置。
根據本發明之示範性實施例，電子元件230可以被設置於第一絕緣層220的空腔221。例如，電子元件230可以是多層陶瓷電容器(MLCC)，有電極231形成於其兩側。然而，電子元件230並不限定於多層陶瓷電容器，但可以是能被安裝在電路板之任何形式的元件。
電子元件230可以被設置於透過空腔221被暴露的第一電路圖案210上。在這種情況下，可以插入焊料在電子元件230的電極231和第一電路圖案210之間。接著，可以進行回流焊以連結電子元件230至第一電路圖案210。在這種情況下，電子元件230的電極231可以電性連接至第一電路圖案210。如此，電子元件230係直接電性連接至第一電路圖案210，且因此在電子元件230和第一電路圖案210之間的訊號傳輸距離縮短，使得電性質可以被改善。
請參照第19圖，第二絕緣層240可以被形成。
根據本發明之示範性實施例，第二絕緣層240可以形成於第一絕緣層220上。此外，第二絕緣層240可以被形成為填充電子元件230所設置的空腔221和第一絕緣層220的內部導電窗孔225。例如，薄膜型態的第二絕緣層240被疊合於第一絕緣層220上，然後被加壓和加熱，且因此可以填充第一絕緣層220的空腔221。替代地，第二絕緣層240可以在液體型態，藉由被施加至第一絕緣層220上和被施加至空腔221和內部導電窗孔225所形成。
根據本發明之示範性實施例的第二絕緣層240，可以由在電路板領域使用於層間絕緣的絕緣材料之中的感光材料製成。例如，第二絕緣層240可以由正型感光絕緣材料或負型感光絕緣材料製成。
根據本發明之示範性實施例，由於第一絕緣層220的厚度係形成為大於電子元件230和第一電路圖案210的厚度的總和，控制第二絕緣層240的厚度可以控制嵌入式基板200(第13圖)整體的厚度。例如，當第二絕緣層240的厚度縮減時，嵌入式基板200(第13圖)的厚度也可以被縮減。
請參照第20圖，一第一導電窗孔242、一第二導電窗孔243以及一開口241可以被形成。
根據本發明之示範性實施例，一開口241可以被形成在第二電路圖案(未繪示)形成的區域。
根據本發明之示範性實施例，第一導電窗孔242可 以形成於內部導電窗孔225(第19圖)形成的區域。此處，根據本發明之示範性實施例，第一導電窗孔242可以被形成於填充在內部導電窗孔225的第二絕緣層240(第19圖)。當形成內部導電窗孔225的過程被忽略，第一導電窗孔242可以藉由進行顯影和曝光過程形成於透過開口241暴露的第一絕緣層220上。如此形成的第一導電窗孔242可以形成為暴露第一電路圖案210的一側。
根據本發明之示範性實施例，第二導電窗孔243可以在電子元件230上的第二絕緣層240上形成。在這種情況下，第二導電窗孔243可以被形成為暴露電子元件230的電極231。
根據本發明之示範性實施例，所有的開口241、第一導電窗孔242以及第二導電窗孔243可以藉由曝光和顯影過程被形成。
根據先前技術，因為導電窗焊環的存在，當導電窗孔藉由一物理方法的雷射鑽孔加工，防止設置於導電窗焊環之下的絕緣材料被加工是可能的。然而，根據本發明之示範性實施例，當第一絕緣層220和第二絕緣層240係由感光絕緣材料製成，第一導電窗孔242可以藉由一化學方法的曝光和顯影過程被形成。因此，根據本發明之示範性實施例，無論導電窗焊環存在與否，第一導電窗孔242可以被加工。
根據本發明之示範性實施例，根據第一絕緣層220和第二絕緣層240感光的型態，曝光部分和藉由顯影移除的部分 會有所不同。換言之，根據第一絕緣層220和第二絕緣層240感光的型態，形成第一導電窗孔242、第二導電窗孔243以及開口241的方法可能不同。
請參照第21圖，第一導電窗252、第二導電窗253以及第二電路圖案251可以被形成。
根據本發明之示範性實施例，第一導電窗252可以藉由在第一導電窗孔242中填充導電材料被形成。在這種情況下，第一導電窗252可以接觸透過第一導電窗孔242而暴露的第一電路圖案210的側邊，因此，第一導電窗252可以透過第一電路圖案210的側邊電性連接至第一電路圖案210。
根據本發明之示範性實施例，第一導電窗252可以由導電膏、導電墨以及導電金屬之任一項製成。此處，當第一導電窗252係由導電膏製成，第一導電窗252可以藉由一網版印刷過程形成。替代地，當第一導電窗252係由導電墨製成，第一導電窗252可以藉由一噴墨形成。替代地，當第一導電窗252係由導電金屬製成，第一導電窗252可以藉由半添加法(SAP)或修飾半添加法(MSAP)製成。根據本發明之示範性實施例，第一導電窗孔242可以被形成為穿透過第一絕緣層220。因此，形成於第一導電窗孔242中的第一導電窗252也可以被形成為穿透過第一絕緣層220。再者，第一導電窗252的下表面可以暴露突出於第一絕緣層220的下表面。
根據本發明之示範性實施例，第二導電窗253可以 藉由在第二導電窗孔243填充導電材料被形成。例如，第二導電窗253可以由導電膏、導電墨以及導電金屬之任一項製成。這裡，當第二導電窗253係由導電膏製成，第二導電窗253可以藉由一網版印刷過程形成。替代地，當第二導電窗253係由導電墨製成，第二導電窗253可以藉由一噴墨形成。替代地，當第二導電窗253係由導電金屬製成，第二導電窗253可以藉由半添加法(SAP)或修飾半添加法(MSAP)製成。
根據本發明之示範性實施例，嵌入式基板可以有一結構，其中第二導電窗253係連接至電子元件230的上部分，且第一電路圖案210係連接至其下部分。在這種情況下，第二導電窗253和第一電路圖案210之其中之一可以連接至電源層，且其另一個可以連接至接地層。在這種情況下，可以藉由將第二導電窗253連接至電子元件230和第一電路圖案210，增加電源及接地的容量。因此，嵌入式基板200的電性質可以被改善。
根據本發明之示範性實施例，第二電路圖案251可以藉由在第二絕緣層240的開口241填充導電材料形成。因此，第二電路圖案251係被嵌入第二絕緣層240，且可以形成為使第二電路圖案251之上表面暴露於第二絕緣層240的上表面。此外，第二電路圖案251的下表面可以被結合至第一導電窗252的上表面，因此，第一電路圖案210可以電性連接至第一導電窗252。根據本發明之示範性實施例的第二電路圖案251可以由導電材料製成。例如，第二電路圖案251可以由銅製成。然而，第二電路 圖案251的材料並不限定於銅。換言之，任何使用於電路板領域的導電材料可以不受限定地被應用於第二電路圖案251。此外，第二電路圖案251可以藉由形成使用於電路板領域的一電路圖案的方法形成，例如隆起法、半添加法以及修飾半添加法。
根據本發明之示範性實施例，第一導電窗252、第二導電窗253以及第二電路圖案251可以藉由相同過程和材料同時形成。然而，根據本領域所屬通常知識者的選擇，形成第一導電窗252、第二導電窗253以及第二電路圖案251的過程和材料可以被改變。根據本發明之示範性實施例，第一導電窗252和第二導電窗253可以電性連接至一電源層和一接地層之至少其一。
根據本發明之示範性實施例，電子元件的一電極係連接至一電路圖案。在這種情況下，當一電極甚至並未電性連接至電路圖案，對應的基板可能會有缺陷。
根據本發明之示範性實施例，所有在電子元件230的兩側形成的電極231可以電性連接至第一電路圖案210和第二電路圖案251。此處，電極231可以通過第二導電窗253電性連接至第二電路圖案251。例如，即使電極231中的任一電極並未電性連接至第一電路圖案210，電極231中的任一電極係電性連接至第二電路圖案251，且因此如同先前技術中的缺陷可以被防止。
此外，根據本發明之示範性實施例，電子元件230的電極231可以被使用為導電窗，第一電路圖案210係透過此導 電窗電性連接至第二電路圖案251，且因此可以改善設計的自由度。
請參照第22圖，一載體絕緣層310(第21圖)可以被移除。
根據本發明之示範性實施例，一載體金屬層320可以由載體絕緣層310(第21圖)隔開。在這種情況下，只有載體絕緣層310被隔開(第21圖)，且載體金屬層320可以維持在第一絕緣層220、第一導電窗252以及第一電路圖案210之下。
請參照第23圖，一載體金屬層320(第22圖)可以被移除。
根據本發明之示範性實施例，載體金屬層320(第22圖)被移除，且因此第一絕緣層220的下表面、第一導電窗252的下表面以及第一電路圖案210的下表面可以被暴露於外部。
根據本發明之示範性實施例，以舉例的方式，當載體構件300(第21圖)被移除，載體絕緣層310(第21圖)和載體金屬層320(第21圖)係被分別移除。然而，移除載體構件300(第21圖)的方法並不限定於此。根據結構、材料以及本領域所屬通常知識者的選擇，可以藉由不同方法移除載體構件300(第21圖)。
請參照第24圖，第一阻焊劑層261和第二阻焊劑層262可以被形成。
根據本發明之示範性實施例，第一阻焊劑層261可以形成於第一絕緣層220之下方。此外，第一阻焊劑層261係形成為封閉暴露於第一絕緣層220之第一電路圖案210的下表面和第一導電窗252的下表面。在這種情況下，第一阻焊劑層261可以形成為使第一導電窗252中電性連接至外部的一部分以及第一電路圖案210暴露於外部。
根據本發明之示範性實施例，第二阻焊劑層262可以形成於第二絕緣層240上。第二阻焊劑層262可以形成以包圍暴露於第二絕緣層240的上表面的第二電路圖案251的上表面及第二導電窗253的上表面。在這種情況下，第二阻焊劑層262可以形成為使第二電路圖案251和第二導電窗253中電性連接至外部的一部分暴露於外部。例如，第一阻焊劑層261和第二阻焊劑層262可以由一耐熱覆蓋材料製成。
根據本發明之示範性實施例，第一阻焊劑層261和第二阻焊劑層262可以由感光材料製成。當第一阻焊劑層261和第二阻焊劑層262係由感光材料製成，第一絕緣層220和第二絕緣層240之間熱膨脹係數(CTE)的差異可以被縮減。例如，第一阻焊劑層261、第二阻焊劑層262、第一絕緣層220以及第二絕緣層240可以有相同的熱膨脹係數。如此形成的嵌入式基板200在翹曲性質預測上是有利的，因此可以被製造以改善翹曲，或者依照顧客的需求被翹曲化。
雖然在本發明之示範性實施例未繪示，第一阻焊劑 層261和第二阻焊劑層262暴露出的區域可以進行表面處理。
根據本發明之示範性實施例，即使導電窗焊環係被省略，第一導電窗孔242可以被加工。如上所述，當導電窗焊環係被省略，可以改善電路設計的自由度。
如上所述，根據依據本發明示範性實施例之嵌入式基板及其製造方法，可以縮短訊號傳輸距離，且可以連接電子元件的兩側至電路圖案以改善電性質。
根據依據本發明示範性實施例之嵌入式基板及其製造方法，可以控制絕緣層的厚度，以控制整體的厚度。
根據依據本發明示範性實施例之嵌入式基板及其製造方法，導電窗焊環可以被省略，以增加電路設計的自由度以及實施高密度電路。
雖然本發明的實施例已為了說明的目的被揭露，然應被理解的是本發明並不限定於此，本領域所屬通常知識者將理解，在不脫離本發明之精神和範圍內，各種修飾、增加和替代是可能的。
綜上所述，任何和所有修飾、變化或等效置換應被認為是本發明範圍之內，且本發明的詳細範圍將視後附之申請專利範圍為準。
100‧‧‧嵌入式基板
110‧‧‧第一電路圖案
120‧‧‧第一絕緣層
121‧‧‧空腔
130‧‧‧電子元件
131‧‧‧電極
140‧‧‧第二絕緣層
151‧‧‧第二電路圖案
152‧‧‧導電窗
161‧‧‧第一阻焊劑層
162‧‧‧第一阻焊劑層
170‧‧‧焊料

Claims (23)

  1. 一種嵌入式基板，包括：一絕緣層，由一感光材料製成；一第一電路圖案，形成於該絕緣層的內部，且使得該第一電路圖案的一下表面暴露於該絕緣層的一下表面；一電子元件，設置於該第一電路圖案上；一第二電路圖案，形成於該絕緣層上；以及一第一導電窗，形成於該絕緣層的內部，該第一導電窗的一上表面係連接至該第二電路圖案，且使得該第一導電窗的一下表面暴露於該絕緣層的該下表面。
  2. 如申請專利範圍第1項所述之嵌入式基板，其中該第二電路圖案係形成於該絕緣層的一上表面之上，且該第二電路圖案係突出於該絕緣層。
  3. 如申請專利範圍第1項所述之嵌入式基板，其中該第二電路圖案係形成於該絕緣層的內部，且使得該第二電路圖案之一上表面暴露於該絕緣層的一上表面。
  4. 如申請專利範圍第3項所述之嵌入式基板，進一步包括：一第二導電窗，形成於該絕緣層的內部，且使得該第二導電窗的一上表面暴露於該絕緣層的該上表面，且該第二導電窗之一下表面係電性連接至該電子元件。
  5. 如申請專利範圍第1項所述之嵌入式基板，其中該絕緣層包括： 一第一絕緣層，提供有該第一電路圖案；一第二絕緣層，提供有該第二電路圖案。
  6. 如申請專利範圍第5項所述之嵌入式基板，其中該第一絕緣層的厚度係大於該電子元件和該第一電路圖案的厚度的總和。
  7. 如申請專利範圍第1項所述之嵌入式基板，其中該電子元件係電性連接至該第一電路圖案。
  8. 如申請專利範圍第1項所述之嵌入式基板，進一步包括：一阻焊劑層，形成於該絕緣層的上部和下部中的至少一個之上。
  9. 如申請專利範圍第8項所述之嵌入式基板，該阻焊劑層係由該感光材料製成。
  10. 如申請專利範圍第1項所述之嵌入式基板，其中該導電窗係電性連接至該第一電路圖案的一側。
  11. 一種嵌入式基板的製造方法，包括：製備一載體構件，該載體構件提供有一第一電路圖案；形成由一感光材料所製成的一第一絕緣層於該載體構件中，使得該第一電路圖案嵌入於該第一絕緣層中；藉由曝光和顯影該第一絕緣層形成一空腔，該第一電路圖案係透過該空腔被暴露；設置一電子元件於透過該空腔所暴露的該第一電路圖案上； 形成由該感光材料所製成的一第二絕緣層於該第一絕緣層上及該空腔的內部；以及形成一第二電路圖案於一第一導電窗中，該第一導電窗係穿透過該第一絕緣層和該第二絕緣層。
  12. 如申請專利範圍第11項所述之嵌入式基板的製造方法，進一步包括：在該第二電路圖案的形成之後，移除該載體構件。
  13. 如申請專利範圍第11項所述之嵌入式基板的製造方法，進一步包括：在該電子元件的設置之後，藉由插入一焊料於該電子元件和該第一電路圖案之間進行回流焊。
  14. 如申請專利範圍第11項所述之嵌入式基板的製造方法，其中該第一導電窗和該第二電路圖案的形成包括：藉由進行曝光和顯影形成穿透過該第一絕緣層和該第二絕緣層的一第一導電窗孔；以及，藉由於該第一導電窗孔和該第二絕緣層上進行電鍍，形成該第一導電窗和該第二電路圖案。
  15. 如申請專利範圍第11項所述之嵌入式基板的製造方法，其中該第一導電窗和該第二電路圖案的形成包括：形成一第二導電窗於該第一絕緣層和該第二絕緣層中，以電性連接至該電子元件。
  16. 如申請專利範圍第15項所述之嵌入式基板的製造方法， 其中該第一導電窗、該第二電路圖案以及該第二導電窗的形成包括：藉由進行曝光和顯影形成穿透過該第一絕緣層的一第一導電窗孔；藉由進行曝光和顯影形成一開口於該第二絕緣層中，及形成一第二導電窗孔，該電子元件的一上表面係透過該第二導電窗孔被暴露；以及藉由於該第一導電窗孔、該開口以及該第二導電窗孔上進行電鍍，形成該第一導電窗、該第二電路圖案以及該第二導電窗。
  17. 如申請專利範圍第12項所述之嵌入式基板的製造方法，進一步包括：在該載體構件的移除之後，形成一阻焊劑層於該第一絕緣層之下方及該第二絕緣層之上。
  18. 如申請專利範圍第11項所述之嵌入式基板的製造方法，其中在該第一絕緣層的形成中，該第一絕緣層的厚度係大於該電子元件和該第一電路圖案的厚度的總和。
  19. 如申請專利範圍第11項所述之嵌入式基板的製造方法，其中該空腔的形成包括，藉由曝光和顯影該第一絕緣層形成一內部導電窗孔。
  20. 如申請專利範圍第19項所述之嵌入式基板的製造方法，其中在該第二絕緣層的形成中，該第二絕緣層係被填充於該內部 導電窗孔的內部。
  21. 如申請專利範圍第20項所述之嵌入式基板的製造方法，在該第一導電窗和該第二電路圖案的形成中，該第一導電窗係形成於填充有該第二絕緣層之該內部導電窗孔中。
  22. 如申請專利範圍第11項所述之嵌入式基板的製造方法，在該第一導電窗和該第二電路圖案的形成中，該第一導電窗係電性連接至該第二電路圖案的一側。
  23. 如申請專利範圍第17項所述之嵌入式基板的製造方法，在該阻焊劑層的形成中，該阻焊劑層係由該感光材料製成。
TW103133113A 2014-02-10 2014-09-24 嵌入式基板及其製造方法 TW201532239A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140015091A KR101609268B1 (ko) 2014-02-10 2014-02-10 임베디드 기판 및 임베디드 기판의 제조 방법

Publications (1)

Publication Number Publication Date
TW201532239A true TW201532239A (zh) 2015-08-16

Family

ID=53776205

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103133113A TW201532239A (zh) 2014-02-10 2014-09-24 嵌入式基板及其製造方法

Country Status (3)

Country Link
US (1) US20150230340A1 (zh)
KR (1) KR101609268B1 (zh)
TW (1) TW201532239A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107072043A (zh) * 2017-05-30 2017-08-18 邹时月 一种高强度裸芯片埋入式电路板的制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI290349B (en) * 2005-12-30 2007-11-21 Advanced Semiconductor Eng Thermally enhanced coreless thin substrate with an embedded chip and method for manufacturing the same
JP5339928B2 (ja) * 2009-01-15 2013-11-13 新光電気工業株式会社 配線基板及びその製造方法
KR101095130B1 (ko) * 2009-12-01 2011-12-16 삼성전기주식회사 전자부품 내장형 인쇄회로기판 및 그 제조방법
WO2011121993A1 (ja) * 2010-03-30 2011-10-06 株式会社村田製作所 部品集合体
KR101085727B1 (ko) 2010-05-25 2011-11-21 삼성전기주식회사 임베디드 인쇄회로기판 및 이의 제조 방법

Also Published As

Publication number Publication date
KR20150094154A (ko) 2015-08-19
KR101609268B1 (ko) 2016-04-20
US20150230340A1 (en) 2015-08-13

Similar Documents

Publication Publication Date Title
JP7074409B2 (ja) 素子内蔵型印刷回路基板
JP2008300636A (ja) プリント配線板及びその製造方法、並びに、このプリント配線板を用いた電子部品収容基板及びその製造方法
JP2012039090A (ja) 半導体装置及びその製造方法
KR102194718B1 (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
JP2007123902A (ja) リジッドフレキシブルプリント基板の製造方法
JP6189592B2 (ja) 部品組込み型印刷回路基板及びその製造方法
US9848492B2 (en) Printed circuit board and method of manufacturing the same
TWI500366B (zh) Multilayer printed wiring board and manufacturing method thereof
JP2015159153A (ja) 電子部品内蔵多層配線板
US20120152606A1 (en) Printed wiring board
KR100861620B1 (ko) 인쇄회로기판의 제조방법
JP2009026912A (ja) 多層プリント配線板の製造方法
TW201444440A (zh) 配線基板及其製造方法
KR101012403B1 (ko) 인쇄회로기판 및 그 제조방법
KR20160149613A (ko) 인쇄회로기판 및 인쇄회로기판의 제조 방법
JP6798076B2 (ja) エンベデッド基板及びエンベデッド基板の製造方法
JP2015216293A (ja) 配線基板の製造方法及び配線基板
KR20150065029A (ko) 인쇄회로기판, 그 제조방법 및 반도체 패키지
TW201532239A (zh) 嵌入式基板及其製造方法
KR101501902B1 (ko) 금속 포스트를 구비한 인쇄회로기판 및 이의 제조 방법
KR101067074B1 (ko) 인쇄회로기판 및 인쇄회로기판의 제조방법
KR100894180B1 (ko) 인쇄회로기판 제조방법
KR20150146270A (ko) 소자 내장형 인쇄회로기판, 반도체 패키지 및 그 제조방법
KR101811941B1 (ko) 칩 내장형 회로기판 제조방법
RU2603130C1 (ru) Способ изготовления многослойной печатной платы