JP2015216293A - 配線基板の製造方法及び配線基板 - Google Patents

配線基板の製造方法及び配線基板 Download PDF

Info

Publication number
JP2015216293A
JP2015216293A JP2014099319A JP2014099319A JP2015216293A JP 2015216293 A JP2015216293 A JP 2015216293A JP 2014099319 A JP2014099319 A JP 2014099319A JP 2014099319 A JP2014099319 A JP 2014099319A JP 2015216293 A JP2015216293 A JP 2015216293A
Authority
JP
Japan
Prior art keywords
layer
insulating layer
connection terminal
insulating
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014099319A
Other languages
English (en)
Other versions
JP6185880B2 (ja
Inventor
貴広 林
Takahiro Hayashi
貴広 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2014099319A priority Critical patent/JP6185880B2/ja
Priority to US14/707,295 priority patent/US9699916B2/en
Publication of JP2015216293A publication Critical patent/JP2015216293A/ja
Application granted granted Critical
Publication of JP6185880B2 publication Critical patent/JP6185880B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0284—Details of three-dimensional rigid printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09409—Multiple rows of pads, lands, terminals or dummy patterns; Multiple rows of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10204—Dummy component, dummy PCB or template, e.g. for monitoring, controlling of processes, comparing, scanning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0307—Providing micro- or nanometer scale roughness on a metal surface, e.g. by plating of nodules or dendrites
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0574—Stacked resist layers used for different processes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/058—Additional resists used for the same purpose but in different areas, i.e. not stacked
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0597—Resist applied over the edges or sides of conductors, e.g. for protection during etching or plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0756—Uses of liquids, e.g. rinsing, coating, dissolving
    • H05K2203/0766—Rinsing, e.g. after cleaning or polishing a conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/188—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/282—Applying non-metallic protective coatings for inhibiting the corrosion of the circuit, e.g. for preserving the solderability
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/381—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/383—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by microetching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】電子部品等の他の部品との接続信頼性が向上した配線基板の製造方法及び配線基板を提供すること。
【解決手段】本発明に係る配線基板の製造方法は、第１の絶縁層上に接続端子を含む配線層を形成する工程と、前記配線層及び前記第１の絶縁層上に第２の絶縁層を形成する工程と、前記第２の絶縁層をパターニングし、前記配線層から離間する絶縁性のダミー部を前記第１の絶縁層上に形成する工程と、前記配線層、前記ダミー部及び前記第１の絶縁層上に第３の絶縁層を形成する工程と、前記接続端子の上端側が前記第３の絶縁層から突出し、前記接続端子の下端側が前記第３の絶縁層に埋設した状態で前記接続端子を露出させる開口部を前記第３の絶縁層に形成する工程とを同順に有することを特徴とする。
【選択図】図３

Description

本発明は、接続端子を含む配線層が形成された配線基板の製造方法及び配線基板に関する。
従来の配線基板は、絶縁層及び導体層を積層した積層体上に接続端子を含む配線層を形成した後、この配線層及び積層体上にソルダーレジスト層を形成し、その後、ソルダーレジスト層に接続端子を露出させるための開口部を形成している。
しかしながら、配線層を構成する配線や接続端子の配置密度に違いがあると、形成されるソルダーレジスト層の厚みに差が生じる。具体的には、配線や接続端子の配置密度が高い領域では、ソルダーレジスト層が厚くなり、配線や接続端子の配置密度が低い領域では、ソルダーレジスト層が薄くなる。このため、ソルダーレジスト層に形成される開口部から接続端子が露出しない不具合や、逆に、露出し過ぎて、接続端子の側面がソルダーレジスト層から完全に露出する不具合が生じている。
なお、ソルダーレジスト層に開口部を形成するものではないが、従来の配線基板には、ダミー配線を形成して、ソルダーレジスト層の表面の凹凸を低減するよう提案したものがある（例えば、特許文献１）。また、ソルダーレジスト層上に、接続端子に対応する位置に開口を有するマスクを形成した後、ウェットブラストによりソルダーレジスト層を除去して接続端子の上面を露出させるよう提案したものがある（例えば、特許文献２）。
特許第３３１０６１７号 特許第５１３８２７７号
しかしながら、特許文献１では、ダミー配線を形成することが提案されているものの、ダミー配線が導電性膜で形成されている。このため、ダミー配線により、配線基板のインダクタンスが変化してしまう虞がある。なお、特許文献１では、ダミー配線を絶縁性膜で形成してもよい旨が記載されているが、具体的な製造方法については提示していない。
特許文献２では、ウェットブラストによりソルダーレジスト層を除去することが開示されているが、ウェットブラストによりソルダーレジスト層を除去する場合、ソルダーレジスト層の表面全体が均一に除去される。このため、ウェットブラストでは、ソルダーレジスト層の厚みの差は解消されない。
また、特許文献２では、接続端子の表面しかソルダーレジスト層から露出しないため、接続端子に十分な半田がコートされない虞がある。このため、接続端子にコートした半田をリフローして電子部品等の他の部品と接続する際に接触不良を生じ、電子部品等の他の部品との接続信頼性が低下してしまう虞がある。
本発明は、上記の事情に対処してなされたものであり、電子部品等の他の部品との接続信頼性が向上した配線基板の製造方法及び配線基板を提供することを目的とする。
上記目的を達成すべく、本発明は、第１の絶縁層上に接続端子を含む配線層を形成する工程と、前記配線層及び前記第１の絶縁層上に第２の絶縁層を形成する工程と、前記第２の絶縁層をパターニングし、前記配線層から離間する絶縁性のダミー部を前記第１の絶縁層上に形成する工程と、前記配線層、前記ダミー部及び前記第１の絶縁層上に第３の絶縁層を形成する工程と、前記接続端子の上端側が前記第３の絶縁層から突出し、前記接続端子の下端側が前記第３の絶縁層に埋設した状態で前記接続端子を露出させる開口部を前記第３の絶縁層に形成する工程とを同順に有することを特徴とする。
本発明によれば、配線層及び前記第１の絶縁層上に第２の絶縁層を形成した後、該第２の絶縁層をパターニングして、配線層から離間する絶縁性のダミー部を第１の絶縁層上に形成している。さらに、接続端子の上端側が第３の絶縁層から突出し、接続端子の下端側が第３の絶縁層に埋設した状態で接続端子を露出させる開口部を第３の絶縁層に形成している。
このため、配線や接続端子の配置密度の違いにより第１の絶縁層上に形成される第３の絶縁層の厚みに差が生じることを低減することができる。この結果、第３の絶縁層に形成した開口部から露出する接続端子の突出量にばらつきが生じるのを低減することができる。また、接続端子の上端側が第３の絶縁層から突出しているので電子部品等の他の部品との接続信頼性が向上する。また、接続端子の下端側が第３の絶縁層に埋設しているので、接続端子が剥がれたり、倒れたりする不具合が抑制される。さらに、ダミー部を絶縁性材料で形成しているので、ダミー部により配線基板のインダクタンスが変化する虞を低減することができる。
本発明の一態様においては、前記第３の絶縁層は、感光性を有し、前記開口部を形成する工程では、前記第３の絶縁層を露光現像することにより前記ダミー部よりも前記接続端子側に近接した位置に壁面を有する前記開口部を形成することを特徴とする。
本発明の一態様によれば、前記第３の絶縁層は、感光性を有するので、第３の絶縁層を露光現像するだけで接続端子の突出量と開口部の深さを制御することができる。また、開口部の壁面がダミー部よりも接続端子側に近接した位置に形成されているので、第３の絶縁層に露光現像を行い開口部を形成した際に、開口部内にダミー部が露出することがなく、所望の形状の開口部を得ることができる。
本発明の他の態様においては、第１の絶縁層と、前記第１の絶縁層上に形成された接続端子を含む配線層と、前記第１の絶縁層上に形成され、前記配線層から離間した絶縁性のダミー部と、前記配線層、前記ダミー部及び前記第１の絶縁層上に積層され、前記接続端子を露出させる開口部が形成された第３の絶縁層とを備え、前記第３の絶縁層から前記接続端子の上端側が突出し、前記第３の絶縁層に前記接続端子の下端側が埋設されていることを特徴とする。
本発明の他の態様によれば、第１の絶縁層上に形成され、配線層から離間した絶縁性のダミー部と、配線層、ダミー部及び第１の絶縁層上に積層され、接続端子を露出させる開口部が形成された第３の絶縁層とを備え、第３の絶縁層から接続端子の上端側が突出し、第３の絶縁層に接続端子の下端側が埋設されている。このため、配線や接続端子の配置密度の違いにより第１の絶縁層上に形成される第３の絶縁層の厚みに差が生じることを低減することができる。この結果、第３の絶縁層に形成した開口部から露出する接続端子の突出量にばらつきが生じるのを低減することができる。また、接続端子の上端側が第３の絶縁層から突出しているので電子部品等の他の部品との接続信頼性が向上する。また、接続端子の下端側が第３の絶縁層に埋設しているので、接続端子が剥がれたり、倒れたりする不具合が抑制される。さらに、ダミー部を絶縁性材料で形成しているので、ダミー部により配線基板のインダクタンスが変化する虞を低減することができる。
以上説明したように、本発明によれば、電子部品等の他の部品との接続信頼性が向上した配線基板の製造方法及び配線基板を提供することができる。
実施形態に係る配線基板の平面図（表面側）。 実施形態に係る配線基板の平面図（裏面側）。 実施形態に係る配線基板の拡大断面図。 接続端子付近の拡大断面図。 実施形態に係る配線基板の製造工程図。 実施形態に係る配線基板の製造工程図。 実施形態に係る配線基板の製造工程図。 実施形態に係る配線基板の製造工程図。 実施形態に係る配線基板の製造工程図。 実施形態に係る配線基板の製造工程図。 実施形態に係る配線基板の製造工程図。 実施形態に係る配線基板の製造工程図。 他の実施形態に係る配線基板の拡大断面図。
以下、本発明の実施形態について図面を参照しながら詳細に説明する。なお、実施形態に係る配線基板はあくまでも一例であり、接続端子を含む配線層を有する配線基板であれば特に限定されるものではない。例えば、以下の実施形態では、コア基板を有する配線基板を例に本発明を説明している。しかしながら、本発明は、コア基板を有しない、いわゆるコアレス配線基板についても適用可能である。なお、以下の説明では、半導体チップ等の電子部品が接続される側を表面側とし、マザーボードやソケット等（以下、マザーボード等と称する）が接続される側を裏面側として説明する。
（配線基板）
初めに本実施形態に係る配線基板１００の構成について説明する。図１は、配線基板１００の表面側の平面図である。図２は、配線基板１００の裏面側の平面図である。図３は、図１及び２に示すＡ−Ａ線に沿って配線基板１００を切断した一部を拡大した断面図である。
図１〜図３に示す配線基板１００は、コア基板２と、コア基板２上に積層された絶縁層４１〜４４及び導体層３３〜３６と、ダミー部６１と、導体層３５，ダミー部６１及び絶縁層４３上に形成されたソルダーレジスト層７１と、導体層３６及び絶縁層４４上に形成されたソルダーレジスト層７２とを備える。
なお、絶縁層４３は第１の絶縁層を、導体層３５は配線層を、ソルダーレジスト層７１は第３の絶縁層を、それぞれ構成する。また、コア基板２及びコア基板２上に積層された絶縁層４１〜４４及び導体層３３〜３６は、積層体を構成する。
コア基板２は、耐熱性樹脂板（たとえばビスマレイミド−トリアジン樹脂板）や、繊維強化樹脂板（たとえばガラス繊維強化エポキシ樹脂）等で構成された板状の樹脂製基板である。コア基板２には、ドリル等により穿設されたスルーホール２１が形成され、その内壁面には導体層３１及び導体層３２を電気的に接続するスルーホール導体２２が形成されている。さらに、スルーホール導体２２内は、エポキシ樹脂等の樹脂製穴埋め材２３により充填されている。
コア基板２の表面側には、絶縁層４１，４３及び導体層３３，３５が交互に積層されている。また、コア基板２の裏面側には、絶縁層４２，４４及び導体層３４，３６が交互に積層されている。
絶縁層４１〜４４は、熱硬化性（例えば、エポキシ系）の樹脂フィルムで構成されている。絶縁層４１〜４４には、厚さ方向に貫通するビアホール４１Ａ〜４４Ａがそれぞれ形成されている。ビアホール４１Ａ〜４４Ａ内には、ビアホール４１Ａ〜４４Ａを埋設するようにしてビア導体５１〜５４がそれぞれ充填されている。ビア導体５１は導体層３１及び導体層３３を、ビア導体５２は導体層３２及び導体層３４を、ビア導体５３は導体層３３及び導体層３５を、ビア導体５４は導体層３４及び導体層３６をそれぞれ電気的に接続する。
導体層３１〜３４は、ビア導体５１〜５４と電気的に接触するビアランド３１Ａ〜３４Ａと、ビア導体５１〜５４と接触していない配線３１Ｂ〜３４Ｂとをそれぞれ備える。導体層３１〜３４のビアランド３１Ａ〜３４Ａ及び配線３１Ｂ〜３４Ｂは、電気的良導体である銅（Ｃｕ）等で構成される。
導体層３５（配線層）は、ビア導体５３と電気的に接触するビアランド３５Ａと、ビア導体５３と接触していない配線３５Ｂと、接続端子３５Ｃとを備える。ビアランド３５Ａ、配線３５Ｂ及び接続端子３５Ｃは、電気的良導体である銅（Ｃｕ）等で構成される。
ここで、接続端子３５Ｃは、半導体チップ（不図示）をフリップチップ接続するためのパッド（ＦＣパッド）であり半導体素子搭載領域３５Ｅ内にアレイ（格子）状に設けられている。半導体素子搭載領域３５Ｅは、配線基板１００表面の中心部に設けられた矩形状の領域である。
導体層３６は、ビア導体５４と電気的に接触するビアランド３６Ａと、ビア導体５４と接触していない配線３６Ｂと、接続端子３６Ｃとを備える。ビアランド３６Ａ、配線３５Ｂ及び接続端子３６Ｃは、電気的良導体である銅（Ｃｕ）等で構成される。接続端子３６Ｃは、配線基板１００をマザーボードに接続するためのランド（ＬＧＡパッド）であり、配線基板１００の裏面にアレイ状に配列されている。
なお、接続端子３５Ｃ，３６Ｃの表面上に金属めっき層を形成してもよい。金属めっき層は、例えば、Ｎｉ層、Ｓｎ層、Ａｇ層、Ｐｄ層、Ａｕ層等の金属層から選択される単一又は複数の層で構成される。また、金属めっき層の代わりに、半田をコートしてもよい。さらに、金属めっき層の代わりに、防錆用のＯＳＰ（Organic Solderability Preservative）処理を施してもよい。
ダミー部６１は、絶縁層４３上に絶縁性材料、例えば、感光性樹脂組成物を光硬化させて形成されている。ダミー６１は、絶縁層４３上の導体層３５を構成するビアランド３５Ａ、配線３５Ｂ及び接続端子３５Ｃの配置密度が低い領域に形成されている。ここで、配置密度が低い領域とは、絶縁層４３上の他の領域に比べビアランド３５Ａ、配線３５Ｂ及び接続端子３５Ｃの形成密度が低い領域のことである。
ソルダーレジスト層７１，７２は、例えば、液状の感光性樹脂組成物を塗布して形成されている。ソルダーレジスト層７１には、厚み方向に窪む開口部７１Ａが形成され、ソルダーレジスト層７２には、厚み方向に貫通する開口部７２Ａが形成されている。各開口部７１Ａ，７２Ａからは、接続端子３５Ｃ，３６Ｃがそれぞれ露出している。
図４（ａ）は、絶縁層４３上に形成された接続端子３５Ｃの拡大断面図である。図４（ａ）に示すように、ダミー部６１は、絶縁層４３上の導体層３５の配置密度が低い領域に形成されている。このため、絶縁層４３上に形成されるソルダーレジスト層７１の厚みＴ１に差が生じることを抑制できる。この結果、ソルダーレジスト層７１に形成した開口部７１Ａから露出する接続端子３５Ｃの突出量にばらつきが生じるのを低減することができる。
また、ダミー部６１を導体層３５から離間して形成しているので、接続端子３５Ｃの上端Ｕ側がソルダーレジスト層７１から突出し、接続端子３５Ｃの下端Ｌ側がソルダーレジスト層７１に埋設した状態で開口部７１Ａから接続端子３５Ｃを露出させることができる。このため、接続端子３５Ｃの上端Ｕ側に十分な半田がコートされる。その結果、電子部品等の他の部品との接続信頼性が向上する。また、接続端子３５Ｃの下端Ｕ側が絶縁層４３に埋設しているので、接続端子３５Ｃが剥がれたり、倒れたりする不具合が抑制される。
さらに、ダミー部６１を絶縁性材料で形成しているので、ダミー部６１により配線基板１００のインダクタンスが変化する虞を低減することができる。なお、ダミー部６１はソルダーレジスト層７１と同じ材料を用いて形成されていても良く、ダミー部６１の厚みは、導体層３５の厚み以下であっても良い。
図４（ｂ）は、比較例に係る配線基板の絶縁層４３上に形成された接続端子３５Ｃの拡大断面図である。図４（ｂ）に示すように、この比較例では、絶縁層４３上の導体層３５の配置密度が低い領域Ｂにダミー部６１が形成されていない。このため、絶縁層４３上に形成されるソルダーレジスト層７１の厚みに差が生じる。具体的には、導体層３５の配置密度が低い領域Ｂでは、ソルダーレジスト層７１の厚みＴ２が薄くなり、導体層３５の配置密度が高い領域Ｃでは、ソルダーレジスト層７１の厚みＴ３が厚くなる。
この結果、ソルダーレジスト層７１に形成した開口部７１Ａから露出する接続端子３５Ｃの突出量にばらつきが生じる。具体的には、ソルダーレジスト層７１の厚みＴ２が薄い領域Ｂでは、接続端子３５Ｃの側面Ｓがソルダーレジスト層７１から完全に露出する不具合が生じる。完全に露出した場合、接続端子３５Ｃの側面Ｓとソルダーレジスト層７１との隙間にアンダーフィル等の充填剤が十分に充填されずボイドが発生する虞がある。また、ソルダーレジスト層７１の厚みＴ３が厚い領域Ｃでは、ソルダーレジスト層７１に形成された開口部７１Ａから接続端子３５Ｃが露出しない不具合が生じる虞がある。
（配線基板の製造方法）
次に、図３及び図５〜図１２を参照して、本実施形態における配線基板１００の製造方法について説明する。なお、図５〜図１２に示す断面図は、図３に示す配線基板１００の断面図に対応している。
板状の樹脂製基板の表面及び裏面に銅箔が貼付された銅張積層板を準備する。また、銅張積層板に対してドリルを用いて孔あけ加工を行い、スルーホール２１となる貫通孔を所定位置にあらかじめ形成しておく。なお、スルーホール２１形成工程の後、加工部分のスミアを除去するデスミア処理を行うことが望ましい。
次に、従来公知の手法に従って無電解銅めっき及び電解銅めっきを行うことでスルーホール２１の内壁にスルーホール導体２２を形成し、銅張積層板の両面に銅めっき層を形成する。 その後、スルーホール導体２２内をエポキシ樹脂等の樹脂穴埋め材２３で充填し、さらに、銅張積層板の両面の銅箔上に形成された銅めっき層を所望の形状にエッチングして銅張積層板の表面及び裏面に導体層３１，３２を構成するビアランド３１Ａ，３２Ａ及び配線３１Ｂ，３２Ｂをそれぞれ形成する（図５参照）。
なお、導体層３１，３２を構成するビアランド３１Ａ，３２Ａ及び配線３１Ｂ，３２Ｂの表面は、銅表面粗化剤（例えば、メックエッチンボンドＣＺ：メック社製）により粗化しておくことが好ましい。
次に、コア基板２の表面側及び裏面側に熱硬化性の樹脂フィルムを積層し、真空下において加圧加熱することにより硬化させて絶縁層４１，４２を形成する。これにより、コア基板２の表面及び裏面が絶縁層４１，４２により覆われる。次に、絶縁層４１，４２に対して、例えばＣＯ２ガスレーザやＹＡＧレーザから所定強度のレーザ光を照射し、ビアホール４１Ａ，４２Ａをそれぞれ形成する（図６参照）。
その後、ビアホール４１Ａ，４２Ａを含む絶縁層４１，４２に対して粗化処理を実施する。なお、絶縁層４１，４２がフィラーを含む場合、粗化処理を実施するとフィラーが遊離して絶縁層４１，４２上に残存するため適宜水洗を行う。
次に、ビアホール４１Ａ，４２Ａに対してデスミア処理及びアウトラインエッチングを施し、ビアホール４１Ａ，４２Ａ内を洗浄する。なお、上記水洗とデスミア処理との間にエアーブロー処理を行ってもよい。水洗により遊離したフィラーが完全に除去されていない場合でも、エアーブロー処理によりフィラーの残存をより確実に抑制することができる。
次に、絶縁層４１，４２に対して、電解めっきのためのシード層（第１の導体層）を形成する。なお、シード層は、従来公知の手法、例えば、無電解銅めっき、スパッタ（ＰＶＤ）や真空蒸着等により形成することができる。
その後、絶縁層４１，４２上のシード層上に所望のパターンの開口を有する感光性樹脂からなるレジスト層を形成し、レジスト層の非形成部分に電解銅めっきを行うことにより、第２の導体層を形成する。その結果、ビア導体５１，５２がそれぞれ形成されるとともに、導体層３３，３４を構成するビアランド３３Ａ，３４Ａ及び配線３３Ｂ，３４Ｂがそれぞれ形成される。ビア導体５１，５２、ビアランド３３Ａ，３４Ａ及び配線３３Ｂ，３４Ｂをそれぞれ形成した後、レジスト層及びレジスト層の下のシード層を除去する（図７参照）。
なお、導体層３３，３４を構成するビアランド３３Ａ，３４Ａ及び配線３３Ｂ，３４Ｂの表面は、銅表面粗化剤（例えば、メックエッチンボンドＣＺ：メック社製）により粗化しておくことが好ましい。
次に、導体層３３，３４を覆うようにして、絶縁層４１，４２上に熱硬化性の樹脂フィルムを積層し、真空下において加圧加熱することにより硬化させて絶縁層４３，４４をそれぞれ形成する。
次に、図６を参照して説明した場合と同様にして、絶縁層４３，４４に対して、例えばＣＯ２ガスレーザやＹＡＧレーザから所定強度のレーザ光を照射し、ビアホール４３Ａ，４４Ａをそれぞれ形成する（図８参照）。
その後、ビアホール４３Ａ，４４Ａを含む絶縁層４３，４４に対して粗化処理を実施する。なお、絶縁層４３，４４がフィラーを含む場合、粗化処理を実施するとフィラーが遊離して絶縁層４３，４４上に残存するため適宜水洗を行う。
次に、ビアホール４３Ａ，４４Ａに対してデスミア処理及びアウトラインエッチングを施し、ビアホール４３Ａ，４４Ａ内を洗浄する。次に、絶縁層４３，４４に対して、電解めっきのためのシード層（第１の導体層）を形成する。なお、シード層は、従来公知の手法、例えば、無電解銅めっき、スパッタ（ＰＶＤ）や真空蒸着等により形成することができる。
その後、絶縁層４３，４４上のシード層上に所望のパターンの開口を有する感光性樹脂からなるレジスト層を形成し、レジスト層の非形成部分に電解銅めっきを行うことにより、第２の導体層を形成する。その結果、ビア導体５３，５４がそれぞれ形成されるとともに、導体層３５，３６を構成するビアランド３５Ａ，３６Ａ，配線３５Ｂ，３６Ｂ及び接続端子３５Ｃ，３６Ｃがそれぞれ形成される。ビア導体５３，５４、ビアランド３５Ａ，３６Ａ，配線３５Ｂ，３６Ｂ及び接続端子３５Ｃ，３６Ｃをそれぞれ形成した後、レジスト層及びレジスト層の下のシード層を除去する（図９参照）。
なお、導体層３５，３６を構成するビアランド３５Ａ，３６Ａ及び配線３５Ｂ，３６Ｂの表面は、銅表面粗化剤（例えば、メックエッチンボンドＣＺ：メック社製）により粗化しておくことが好ましい。
次に、感光性樹脂からなる絶縁性のレジスト材を、導体層３５及び絶縁層４３上に塗布してレジスト層Ｒを形成する（図１０参照）。ここで、レジスト層Ｒは、第２の絶縁層を構成する。
次に、レジスト層Ｒを露光及び現像によりパターニングし、導体層３５から離間する絶縁性のダミー部６１を絶縁層４３上に形成する（図１１参照）。
次に、感光性樹脂からなるソルダーレジスト材を、導体層３５，３６を含む絶縁層４３，４４上にそれぞれ塗布し、ソルダーレジスト層７１，７２を形成する（図１２参照）。次に、接続端子３５Ｃ，３６Ｃを露出させる開口部７１Ａ，７２Ａを、露光及び現像によりソルダーレジスト層７１，７２に形成し、本実施形態の配線基板１００を得る（図３参照）。
なお、本実施形態においては、必要に応じて、ソルダーレジスト層７１，７２の開口部７１Ａ，７２Ａから露出する接続端子３５Ｃ，３６Ｃを覆うようにして、金属めっき層を形成してもよい。金属めっき層は、例えば、Ｎｉ層、Ｓｎ層、Ａｇ層、Ｐｄ層、Ａｕ層等の金属層から選択される単一又は複数の層で構成される。また、金属めっき層の代わりに、半田をコートしてもよい。さらに、金属めっき層の代わりに、防錆用のＯＳＰ処理を施してもよい。
以上のように本実施形態の配線基板の製造方法及び配線基板では、図４（ａ）に示すように、絶縁層４３上の導体層３５の配置密度が低い領域にダミー部６１が形成されている。このため、絶縁層４３上に形成されるソルダーレジスト層７１の厚みＴ１に差が生じることを抑制できる。この結果、ソルダーレジスト層７１に形成した開口部７１Ａから露出する接続端子３５Ｃの突出量にばらつきが生じるのを低減することができる。
また、ダミー部６１を導体層３５から離間して形成しているので、接続端子３５Ｃの上端Ｕ側がソルダーレジスト層７１から突出し、接続端子３５Ｃの下端Ｌ側がソルダーレジスト層７１に埋設した状態で開口部７１Ａから接続端子３５Ｃを露出させることができる。このため、接続端子３５Ｃの上端Ｕ側に十分な半田がコートされる。その結果、電子部品等の他の部品との接続信頼性が向上する。また、接続端子３５Ｃの下端Ｕ側が絶縁層４３に埋設しているので、接続端子３５Ｃが剥がれたり、倒れたりする不具合が抑制される。
また、ダミー部６１を絶縁性材料で形成しているので、ダミー部６１により配線基板１００のインダクタンスが変化する虞を低減することができる。さらに、ソルダーレジスト層７１を液状の感光性樹脂組成物を塗布して形成されている。このため、ソルダーレジスト層７１に開口部７１Ａを形成する工程において、ソルダーレジスト層７１を露光現像するだけで開口部７１Ａの深さ、つまり接続端子３５Ｃの突出量を制御することができる。
（他の実施形態）
図１３は、他の実施形態に係る配線基板２００の拡大断面図である。なお、図１３では、図３を参照して説明した実施形態に係る配線基板１００と同一の構成には、同一の符号を付している。上記の実施形態では、ソルダーレジスト層７１に形成された一つの開口部７１Ａ内に一つの接続端子３５Ｃが配置する形態について説明した。しかし、図１３に示すように、本発明は、ソルダーレジスト層７１に形成された一つの開口部７１Ａ内に複数の接続端子３５Ｃが配置される、いわゆるＮＳＭＤ（ノン・ソルダー・マスク・ディファインド）にも適用することができる。
この場合、開口部７１Ａ内にダミー部６１が露出することになるが、ダミー部６１を絶縁性材料で形成しているため、ダミー部６１上に半田等がコートされることがない。このため、ダミー部６１に半田等が多くコートされ、接続端子３５Ｃに半田等がほとんどコートされない不具合を低減することができる。このため、接続端子３５Ｃに半田等が十分にコートされる。また、ダミー部６１にコートされた半田により、接続端子３５Ｃが他の接続端子３５Ｃや配線３５Ｂと短絡（ショート）することもない。この結果、電子部品等の他の部品との接続信頼性が向上する。その他の効果は、図１〜図１２を参照して説明した実施形態に係る配線基板１００と同じである。
また、上記実施形態では、ダミー部６１を絶縁層４３上にだけ形成しているが、コア基板２や、他の絶縁層４１，４２，４４上に形成するようにしてもよい。
２…コア基板
２１…スルーホール
２２…スルーホール導体
２３…樹脂製穴埋め材
３１〜３６…導体層
３１Ａ〜３６Ａ…ビアランド
３１Ｂ〜３６Ｂ…配線
３５Ｃ，３６Ｃ…接続端子
４１〜４４…絶縁層
４１Ａ〜４４Ａ…ビアホール
５１〜５４…ビア導体
６１…ダミー部
７１，７２…ソルダーレジスト層
７１Ａ，７２Ａ…開口部
１００，２００…配線基板

Claims (3)

  1. 第１の絶縁層上に接続端子を含む配線層を形成する工程と、
    前記配線層及び前記第１の絶縁層上に第２の絶縁層を形成する工程と、
    前記第２の絶縁層をパターニングし、前記配線層から離間する絶縁性のダミー部を前記第１の絶縁層上に形成する工程と、
    前記配線層、前記ダミー部及び前記第１の絶縁層上に第３の絶縁層を形成する工程と、
    前記接続端子の上端側が前記第３の絶縁層から突出し、前記接続端子の下端側が前記第３の絶縁層に埋設した状態で前記接続端子を露出させる開口部を前記第３の絶縁層に形成する工程と
    を同順に有することを特徴とする配線基板の製造方法。
  2. 前記第３の絶縁層は、感光性を有し、
    前記開口部を形成する工程では、前記第３の絶縁層を露光現像することにより前記ダミー部よりも前記接続端子側に近接した位置に壁面を有する前記開口部を形成することを特徴とする請求項１に記載の配線基板の製造方法。
  3. 第１の絶縁層と、
    前記第１の絶縁層上に形成された接続端子を含む配線層と、
    前記第１の絶縁層上に形成され、前記配線層から離間した絶縁性のダミー部と、
    前記配線層、前記ダミー部及び前記第１の絶縁層上に積層され、前記接続端子を露出させる開口部が形成された第３の絶縁層と
    を備え、
    前記第３の絶縁層から前記接続端子の上端側が突出し、前記第３の絶縁層に前記接続端子の下端側が埋設されていることを特徴とする配線基板。
JP2014099319A 2014-05-13 2014-05-13 配線基板の製造方法及び配線基板 Expired - Fee Related JP6185880B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014099319A JP6185880B2 (ja) 2014-05-13 2014-05-13 配線基板の製造方法及び配線基板
US14/707,295 US9699916B2 (en) 2014-05-13 2015-05-08 Method of manufacturing wiring substrate, and wiring substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014099319A JP6185880B2 (ja) 2014-05-13 2014-05-13 配線基板の製造方法及び配線基板

Publications (2)

Publication Number Publication Date
JP2015216293A true JP2015216293A (ja) 2015-12-03
JP6185880B2 JP6185880B2 (ja) 2017-08-23

Family

ID=54539668

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014099319A Expired - Fee Related JP6185880B2 (ja) 2014-05-13 2014-05-13 配線基板の製造方法及び配線基板

Country Status (2)

Country Link
US (1) US9699916B2 (ja)
JP (1) JP6185880B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111954388B (zh) * 2019-05-17 2022-03-15 欣兴电子股份有限公司 线路板及其制作方法
CN110876236B (zh) * 2019-11-28 2023-01-06 成都亚光电子股份有限公司 一种表贴型耦合器安装结构及安装方法
CN111338503B (zh) * 2020-02-12 2022-07-22 业成科技（成都）有限公司 一种单层设计触控显示面板及其制造方法
CN117015132A (zh) * 2022-04-28 2023-11-07 奥特斯奥地利科技与系统技术有限公司 部件承载件、部件承载件的制造方法和金属迹线的用途

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58188142A (ja) * 1982-04-28 1983-11-02 Hitachi Ltd セラミック基板のリードろう接方法
JPS59222944A (ja) * 1983-06-01 1984-12-14 Hitachi Ltd 多層配線法
JPH04287326A (ja) * 1991-03-18 1992-10-12 Fujitsu Ltd 半導体装置およびその製造方法
JPH04299893A (ja) * 1991-03-28 1992-10-23 Ibiden Co Ltd 多層配線板の製造方法
JPH0766552A (ja) * 1993-08-23 1995-03-10 Hitachi Ltd 配線基板の製造方法
JPH08264941A (ja) * 1995-03-24 1996-10-11 Ibiden Co Ltd ビルドアップ多層プリント配線板及びその製造方法
JPH1154896A (ja) * 1997-04-11 1999-02-26 Ibiden Co Ltd プリント配線板及びその製造方法
JP2003060334A (ja) * 2001-08-16 2003-02-28 Ngk Spark Plug Co Ltd 実装型電子回路部品
US6667190B2 (en) * 2002-05-27 2003-12-23 Via Technologies, Inc. Method for high layout density integrated circuit package substrate
JP2005347333A (ja) * 2004-05-31 2005-12-15 Hitachi Cable Ltd Ｂｇａ用テープキャリア及びその製造方法。
JP2006287640A (ja) * 2005-03-31 2006-10-19 Fuji Photo Film Co Ltd 固体撮像素子パッケージ、固体撮像素子実装基板、デジタルカメラ及び固体撮像素子パッケージの実装方法
JP2013149948A (ja) * 2011-12-20 2013-08-01 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
CN103258807A (zh) * 2013-03-26 2013-08-21 威盛电子股份有限公司 线路基板、半导体封装结构及线路基板制作工艺

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AT389793B (de) * 1986-03-25 1990-01-25 Philips Nv Leiterplatte fuer gedruckte schaltungen und verfahren zur herstellung solcher leiterplatten
JP2586745B2 (ja) * 1991-02-22 1997-03-05 日本電気株式会社 印刷配線板の製造方法
US5512712A (en) * 1993-10-14 1996-04-30 Ibiden Co., Ltd. Printed wiring board having indications thereon covered by insulation
JP3310617B2 (ja) 1998-05-29 2002-08-05 シャープ株式会社 樹脂封止型半導体装置及びその製造方法
JP2003030664A (ja) 2001-07-18 2003-01-31 Hitachi Software Eng Co Ltd 移動物体抽出方法及び装置
TWI231028B (en) * 2004-05-21 2005-04-11 Via Tech Inc A substrate used for fine-pitch semiconductor package and a method of the same
JP4070232B2 (ja) * 2004-11-17 2008-04-02 日本特殊陶業株式会社 配線基板及びその製造方法
JP5138277B2 (ja) 2007-05-31 2013-02-06 京セラＳｌｃテクノロジー株式会社 配線基板およびその製造方法
KR100850243B1 (ko) * 2007-07-26 2008-08-04 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR20110057600A (ko) * 2009-11-24 2011-06-01 삼성전자주식회사 반도체 소자 및 이의 제조 방법
US9485853B2 (en) * 2011-07-25 2016-11-01 Ngk Spark Plug Co., Ltd. Wiring substrate having a plurality of connection terminals and a filling member provided therebetween
TWI444123B (zh) * 2012-02-16 2014-07-01 Via Tech Inc 線路板製作方法及線路板
KR20140027731A (ko) * 2012-08-27 2014-03-07 삼성전기주식회사 솔더 레지스트 형성 방법 및 패키지용 기판

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58188142A (ja) * 1982-04-28 1983-11-02 Hitachi Ltd セラミック基板のリードろう接方法
JPS59222944A (ja) * 1983-06-01 1984-12-14 Hitachi Ltd 多層配線法
JPH04287326A (ja) * 1991-03-18 1992-10-12 Fujitsu Ltd 半導体装置およびその製造方法
JPH04299893A (ja) * 1991-03-28 1992-10-23 Ibiden Co Ltd 多層配線板の製造方法
JPH0766552A (ja) * 1993-08-23 1995-03-10 Hitachi Ltd 配線基板の製造方法
JPH08264941A (ja) * 1995-03-24 1996-10-11 Ibiden Co Ltd ビルドアップ多層プリント配線板及びその製造方法
JPH1154896A (ja) * 1997-04-11 1999-02-26 Ibiden Co Ltd プリント配線板及びその製造方法
JP2003060334A (ja) * 2001-08-16 2003-02-28 Ngk Spark Plug Co Ltd 実装型電子回路部品
US6667190B2 (en) * 2002-05-27 2003-12-23 Via Technologies, Inc. Method for high layout density integrated circuit package substrate
JP2005347333A (ja) * 2004-05-31 2005-12-15 Hitachi Cable Ltd Ｂｇａ用テープキャリア及びその製造方法。
JP2006287640A (ja) * 2005-03-31 2006-10-19 Fuji Photo Film Co Ltd 固体撮像素子パッケージ、固体撮像素子実装基板、デジタルカメラ及び固体撮像素子パッケージの実装方法
JP2013149948A (ja) * 2011-12-20 2013-08-01 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
CN103258807A (zh) * 2013-03-26 2013-08-21 威盛电子股份有限公司 线路基板、半导体封装结构及线路基板制作工艺

Also Published As

Publication number Publication date
JP6185880B2 (ja) 2017-08-23
US20150334850A1 (en) 2015-11-19
US9699916B2 (en) 2017-07-04

Similar Documents

Publication Publication Date Title
JP5415632B2 (ja) 配線基板
JP2010135721A (ja) 金属バンプを持つプリント基板及びその製造方法
US9179552B2 (en) Wiring board
TWI566649B (zh) Wiring board
JP5048005B2 (ja) 金属バンプを持つプリント基板及びその製造方法
JP2014078551A (ja) 配線基板、配線基板の製造方法
TWI492690B (zh) 電路板製作方法
WO2014024381A1 (ja) 配線基板
JP6189592B2 (ja) 部品組込み型印刷回路基板及びその製造方法
JP6185880B2 (ja) 配線基板の製造方法及び配線基板
JP6037514B2 (ja) 配線基板、配線基板の製造方法
KR102473416B1 (ko) 인쇄회로기판 및 인쇄회로기판의 제조 방법
KR20150065029A (ko) 인쇄회로기판, 그 제조방법 및 반도체 패키지
KR101792335B1 (ko) 배선기판의 제조방법
JP6374703B2 (ja) 配線基板の製造方法
KR101865123B1 (ko) 메탈 포스트를 구비한 회로기판 제조방법 및 그 제조방법에 의해 제조된 회로기판
KR100688697B1 (ko) 패키지 기판의 제조방법
JP2014089996A (ja) 配線基板
KR101171100B1 (ko) 회로기판 제조방법
TW201419956A (zh) 配線基板
JP2015056657A (ja) 印刷回路基板及びその製造方法
JP6030513B2 (ja) 配線基板の製造方法
TWI461134B (zh) 載板結構及其製作方法
TWI594675B (zh) 電路板及其製作方法
JP2015207711A (ja) 配線基板の製造方法、配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160425

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20161005

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20161006

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170208

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170308

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170522

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20170526

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170712

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170728

R150 Certificate of patent or registration of utility model

Ref document number: 6185880

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D03

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D04

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees