TW201419956A - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
TW201419956A
TW201419956A TW102129226A TW102129226A TW201419956A TW 201419956 A TW201419956 A TW 201419956A TW 102129226 A TW102129226 A TW 102129226A TW 102129226 A TW102129226 A TW 102129226A TW 201419956 A TW201419956 A TW 201419956A
Authority
TW
Taiwan
Prior art keywords
wiring
connection terminal
width
wiring board
layer
Prior art date
Application number
TW102129226A
Other languages
English (en)
Other versions
TWI566648B (zh
Inventor
Tatsuya Ito
Makoto Nagai
Seiji Mori
Original Assignee
Ngk Spark Plug Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ngk Spark Plug Co filed Critical Ngk Spark Plug Co
Publication of TW201419956A publication Critical patent/TW201419956A/zh
Application granted granted Critical
Publication of TWI566648B publication Critical patent/TWI566648B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/81132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

[課題]提供一種提升配線布局的自由度之配線基板。[解決手段]本發明的配線基板，係具有分別積層有一層以上的絕緣層及導體層之積層體，該配線基板的特徵為，具備：形成於前述積層體上的複數個配線；及直接形成於前述複數個配線的至少一部分的配線上之柱狀連接端子；形成前述至少一部分的配線的前述連接端子之位置處的寬度，小於前述連接端子之前述寬度方向上的長度。

Description

配線基板
本發明係有關在主面形成有用以連接半導體晶片的連接端子之配線基板。
一般係在配線基板的主面(表面)，形成用來與半導體晶片連接的連接端子(以下，稱為凸塊)。此凸塊係以被形成於尺寸(面積)比阻焊劑的開口面積還大且被稱為連接盤(land)的圓形或四角形銅箔上，且其上端位於比阻焊劑還高的位置的方式以焊料形成。
而近年來，隨著此凸塊的高密度化持續進展中，要求將所配置之凸塊的間隔(晶片)窄化。然而，為了如上所述般形成凸塊，必須將尺寸比凸塊還大一圈的連接盤設置於基底配線。因此，凸塊難以高密度化。
又，因必須避開連接盤來拉引配線，所以配線的布局(layout)會受到限制。因此，為了形成引繞不盡的配線，必須設置多餘的配線層。於是，提出在基底配線上直接形成凸塊而不設置連接盤，藉此獲得高密度配線之方法(參照專利文獻1)。
先前技術文獻 專利文獻
專利文獻1 日本特開2003-347334號公報
然而，專利文獻1所提出的方法中，由於凸塊的直徑比配線寬度還小，所以會有凸塊與半導體晶片的連接可靠性降低之問題。又，當增大凸塊的直徑時，配線寬度會變粗，故會有配線布局的自由度受到限制之問題。
本發明係為因應上述情事而開發者，目的在於提供一種可提升配線布局的自由度之配線基板。
為了達成上述目的，本發明的配線基板，係具有分別積層有一層以上的絕緣層及導體層之積層體，該配線基板的特徵為，具備：形成於前述積層體上的複數個配線；及直接形成於前述複數個配線的至少一部分的配線上之柱狀連接端子；形成前述至少一部分的配線的前述連接端子之位置處的寬度，小於前述連接端子之前述寬度方向上的長度。
根據本發明，由於係在配線上直接形成連接端子，故不需設置連接端子用的連接盤，配線布局的自由度得以提升。又，將供形成連接端子之位置處的配線的寬度，設成小於與配線的寬度方向一致的方向上之連接端子的長度，可抑制連接端子變小且連接可靠性降低。
此外，本發明的一態樣中，其特徵為：形成連接端子之位置處的配線的寬度，為與配線的寬度方 向一致之方向上的連接端子的長度的0.5倍以上且小於1.0倍。藉由將供形成連接端子之位置處的配線的寬度，設成小於連接端子之在配線的寬度方向上的長度的0.5倍以上且小於1.0倍，可抑制連接端子變小且連接可靠性降低，且可抑制連接端子過大於配線寬度，致使連接端子傾斜或倒塌。
又，本發明的其他態樣中，其特徵為：在供形成連接端子的位置，具有配線寬度變粗的第1粗寬度部。藉由在供形成連接端子的位置具有配線寬度變粗的第1粗寬度部，可將直徑大的連接端子直接形成於配線上。又，可提升連接端子與形成導體層的配線之連接可靠性。
又，本發明的其他態樣中，其特徵為：在配線的延伸方向上之第1粗寬度部的長度，為連接端子在前述延伸方向上的長度的0.5倍以上且2.0倍以下。藉由將配線在延伸方向上之第1粗寬度部的長度，設成連接端子之與配線的延伸方向一致的方向上的長度的0.5倍以上且2.0倍以下，第1粗寬度部在延伸方向上的長度不會過長，可抑制配線布局的自由度降低。
又，本發明的其他態樣中，其特徵為：又具備覆蓋複數個配線，以使連接端子的至少一部分露出的阻焊劑層。藉由具備使連接端子的至少一部分露出的阻焊劑層，讓連接端子不易剝離。
又，本發明的其他態樣中，其特徵為：連接端子的至少一部分係從阻焊劑層的表面突出。藉由使 連接端子從阻焊劑層的表面突出，可容易與相對側端子連接。
又，本發明的其他態樣中，其特徵為：僅在設定於積層體上的矩形零件搭載區域的外周部配置複數個連接端子作為信號用連接端子，且在零件搭載區域的中央部，配列複數個電源及接地連接盤用連接墊。
由於僅在零件搭載區域的外周部配列複數個連接端子，故藉由作為配線長度變長且配線的引繞難以進行的信號用連接端子使用，配線的引繞可容易進行，可提升配線布局的自由度。又，藉由在零件搭載區域的中央部，配列複數個電源及接地連接盤用連接墊，可縮短電源及接地連接盤用的配線長度。
又，本發明的其他態樣中，其特徵為：前述積層體係交替積層複數個前述導體層與複數個前述絕緣層而成，並且具備通路導體，該通路導體係直接形成於形成前述導體層的複數個配線上且貫通前述絕緣層而將前述導體層間連接；形成前述導體層的配線之供形成前述通路導體的位置處的寬度，為前述通路導體之前述寬度方向上的長度的0.5倍以上且小於1.0倍。
藉由將形成導體層的配線之供形成通路導體的位置處的寬度，設成通路導體之寬度方向上的長度的0.5倍以上且小於1.0倍，可將通路導體間窄晶片化，可提升配線布局的自由度。又，可抑制通路導體與形成導體層的配線之連接可靠性降低。
又，本發明的其他態樣中，其特徵為：形成前述導體層的配線，係在供形成前述通路導體的位置處，具有配線寬度較粗的第2粗寬度部。藉由在供形成通路導體的位置處具有配線寬度變粗的第2粗寬度部，可將直徑較大的通路導體直接形成於配線上。又，通路導體與形成導體層的配線之連接可靠性得以提升。
再者，本發明的其他態樣中，其特徵為：形成前述導體層之前述配線的第2粗寬度部在延伸方向上的長度，為前述通路導體在前述延伸方向上的長度的0.5倍以上且2.0倍以下。藉由將形成導體層之配線的第2粗寬度部在延伸方向上的長度，設成通路導體在延伸方向上的長度的0.5倍以上且2.0倍以下，而使第2粗寬度部在延伸方向的長度不會過長，可抑制配線布局的自由度降低。
如以上說明，根據本發明，可提供一種能提升配線布局的自由度之配線基板。
AM‧‧‧對準遮罩
B‧‧‧焊料球
F‧‧‧主面
L‧‧‧階差
L1、L2、L3‧‧‧金屬配線
L11、L12、L13‧‧‧金屬配線
L2a、L3a、L13a‧‧‧粗寬度部
M‧‧‧金屬鍍敷層
MR1~MR5、MR11~MR15‧‧‧樹脂遮罩
P1、P2‧‧‧墊
T1、T11‧‧‧連接端子
100、100A、200~400‧‧‧配線基板
2‧‧‧芯基板
3‧‧‧增層
4‧‧‧充填構件
5‧‧‧阻焊劑層
5a、5b‧‧‧開口
13‧‧‧增層
14‧‧‧阻焊劑層
14a‧‧‧開口
21、22‧‧‧芯導體層
23‧‧‧貫穿孔
24‧‧‧貫穿孔導體
25‧‧‧樹脂製埋孔材
31‧‧‧樹脂絕緣層
31、131‧‧‧樹脂絕緣層
32、132‧‧‧導體層
34、134‧‧‧導體層
36、136‧‧‧導體層
37、137‧‧‧樹脂絕緣層
41‧‧‧蓋鍍敷層
42、43、142、143‧‧‧充填通路
圖1為第1實施形態之配線基板的俯視圖(表面側)。
圖2為第1實施形態之配線基板的部分剖面圖。
圖3為第1實施形態之配線基板的表面側的連接端子之構成圖。
圖4為第1實施形態之配線基板的表面側之連接端子與配線的俯視圖。
圖5為第1實施形態之配線基板的製造步驟圖(芯基板步驟)。
圖6為第1實施形態之配線基板的製造步驟圖(增設步驟)。
圖7為第1實施形態之配線基板的製造步驟圖(凸鍍敷層形成步驟)。
圖8為第1實施形態之配線基板的製造步驟圖(充填步驟)。
圖9為第4充填方法的說明圖。
圖10為第1實施形態之配線基板的製造步驟圖(阻焊劑層步驟)。
圖11為第1實施形態之配線基板的製造步驟圖(鍍敷步驟)。
圖12為第1實施形態的變形例之配線基板的部分剖面圖。
圖13為第1實施形態的變形例之配線基板的配線與通路導體的俯視圖。
圖14為第1實施形態的變形例之配線基板的配線與通路導體的放大俯視圖。
圖15為第1實施形態的變形例之配線基板的製造步驟圖(增設步驟)。
圖16為第1實施形態的變形例之配線基板的製造步驟圖(增設步驟)。
圖17為第2實施形態之配線基板的俯視圖(表面側)。
圖18為第3實施形態之配線基板的俯視圖(表面側)。
圖19為第3實施形態之配線基板的部分剖面圖。
圖20為第4實施形態之配線基板的俯視圖(表面側)。
圖21為第5實施形態之配線基板的部分放大圖。
圖22為顯示其他實施形態之配線基板的充填構件的上面形狀之圖。
[用以實施發明的形態]
以下，一面參照圖式，一面說明詳細本發明的實施形態。此外，以下的說明中，雖以芯基板上形成有增層的配線基板為例來說明本發明的實施形態，惟只要是形成有複數個連接端子的配線基板即可，例如，亦可為不具有芯基板的配線基板。
(第1實施形態)
圖1為第1實施形態之配線基板100的俯視圖(表面側)。圖2為圖1的線段I-I之配線基板100的部分剖面圖。圖3為形成於配線基板100的表面側之連接端子T1的構成圖。圖3(a)為連接端子T1的俯視圖。圖3(b)為圖3(a)之線段II-II的剖面圖。此外，以下的說明中，將供連接半導體晶片(零件)的那側設為表面側，將供連接母板、插座(socket)等(以下，稱為母板等)的那側設為背面側。
(配線基板100的構成)
圖1~3所示的配線基板100具備：芯基板2；增層3(表面側)，係形成有複數個與半導體晶片(未圖示) 連接的連接端子T1，且積層於芯基板2的表面側；充填構件4，係積層於增層3，且充填於複數個連接端子T1間；阻焊劑層5，係積層於充填構件4，且形成有使連接端子T1露出的開口5a；增層13(背面側)，係形成有複數個與母板等(未圖示)連接的連接端子T11，且積層於芯基板2的背面側；及阻焊劑層14，係積層於增層13，且形成有使連接端子T11的至少一部分露出的開口14a。
芯基板2係由耐熱性樹脂板(例如雙馬來醯亞胺基-三(triazine)樹脂板)、或纖維強化樹脂板(例如玻璃纖維強化環氧樹脂)等所構成的板狀樹脂製基板。在芯基板2的表面及背面，分別形成有構成金屬配線L1、L11的芯導體層21、22。又，在芯基板2形成有藉由鑽孔機等所穿設的貫穿孔23，且在該貫穿孔23的內壁面形成有使芯導體層21、22相互導通的貫穿孔導體24。再者，貫穿孔23係由環氧樹脂等的樹脂製埋孔材25所充填。
(表面側的構成)
配線基板100的表面側形成有與芯導體層21電性連接的蓋鍍敷層41，此蓋鍍敷層41與構成金屬配線L2的導體層32，係藉由充填通路42電性連接。充填通路42具有：通路孔42a；和藉由鍍敷充填於充填通路孔42a內側的通路導體42b。
形成於配線基板100之導體層32上的連接端子T1，係與半導體晶片連接的連接端子。半導體晶片係藉由與此連接端子T1電性連接而被安裝於配線基板100。此實施形態中，連接端子T1係沿著半導體晶片的安 裝區域(零件搭載區域)的整體配置成大致等間隔。連接端子T1由俯視觀之，係形成圓形的柱狀形狀，其係以上部從充填構件4的表面突出的狀態直接形成於導體層32上。因為是將連接端子T1直接形成於導體層32上，所以無需設置供連接端子T1用的連接盤，配線布局的自由度得以提升。
圖4係連接端子T1與金屬配線L2的俯視圖。圖4(a)係在供形成連接端子T1的位置處不具有配線寬度較粗的粗寬度部L2a之金屬配線L2的俯視圖。圖4(b)係在供形成連接端子T1的位置處具有配線寬度較粗的粗寬度部(第1粗寬度部)L2a之金屬配線L2的俯視圖。
如圖4(a)所示，金屬配線L2上之供形成連接端子T1之位置處的寬度W，宜小於連接端子T1之與金屬配線L2的寬度方向一致之方向上的長度(直徑)W1。藉由將金屬配線L2之供形成連接端子T1之位置處的寬度W，設成小於連接端子T1之與金屬配線L2的寬度方向一致之方向的長度(直徑)W1，連接端子T1的寬度不會過細，可抑制連接端子T1與半導體晶片的連接可靠性降低之情形。
又，金屬配線L2上之供形成連接端子T1之位置處的寬度W，宜為連接端子T1之與金屬配線L2的寬度方向一致之方向上的長度W1的0.5倍以上且小於1.0倍。藉由將金屬配線L2上之供形成連接端子T1之位置處的寬度W，設成連接端子T1之在配線的寬度方向上的長度W1的0.5倍以上且小於1.0倍，可抑制連接端子T1變細 且與半導體晶片的連接可靠性降低，且可抑制連接端子T1之寬度方向上的長度W1太過長於配線寬度W，致使形成於金屬配線L2上的連接端子T1傾斜或倒塌。
又，當在金屬配線L2較細，且在金屬配線L2上直接形成連接端子T1的情況，有致使連接端子T1發生傾斜、倒塌之虞時，如圖4(b)所示，可在供形成連接端子T1的位置，設置配線寬度W變粗的粗寬度部L2a。藉由在供形成連接端子T1的位置，具有配線寬度較粗的粗寬度部L2a，即便是金屬配線L2的線寬較窄的情況，或連接端子T1在寬度方向上的長度W1較長的情況、即連接端子T1的直徑較大的情況，也可在金屬配線L2上直接形成連接端子T1。
又，金屬配線L2的粗寬度部L2a在延伸方向上的長度W2，宜為連接端子T1之與金屬配線L2的延伸方向一致的方向上的長度W1的0.5倍以上且2.0倍以下。藉由將金屬配線L2在延伸方向上之粗寬度部L2a的長度W2，設成金屬配線L2之延伸方向的連接端子T1的長度W1的0.5倍以上且2.0倍以下，可抑制粗寬度部L2a在延伸方向上變長、配線布局的自由度降低的情況。
又，關於設有粗寬度部L2a的金屬配線L2，金屬配線L2之供形成連接端子T1的位置處的寬度W，較佳為小於連接端子T1之與金屬配線L2的寬度方向一致之方向上的長度(徑)L1，更佳為連接端子T1之與金屬配線L2的寬度方向一致之方向上的長度的0.5倍以上且小於1.0倍。
各連接端子T1係於表面施以粗化，以提升與充填構件4的黏著性。連接端子T1的表面，可藉由例如用MEC Etch Bond(日本MEC股份有限公司)等的蝕刻液進行處理來進行粗化。
此外，於沒有將各連接端子T1的表面施以粗化的情況下，亦可藉由將Sn(錫)、Ti(鈦)、Cr(鉻)、Ni(鎳)的任一金屬元素塗佈於各連接端子T1的表面以形成金屬層後，在該金屬層上實施耦合劑處理，而使其與充填構件4的黏著性提升。
再者，如圖3(b)所示，各連接端子T1係在第1主面F的外周形成階差L，含此階差L的連接端子T1的露出面係被金屬鍍敷層M所覆蓋。將半導體晶片安裝於配線基板100之際，係藉由將塗佈於半導體晶片之連接端子的焊料進行迴焊(reflow)，而使半導體晶片的連接端子和連接端子T1電性連接。此外，金屬鍍敷層M係由從例如Ni層、Sn層、Ag層、Pd層、Au層等的金屬層選擇的單一層或複數個層(例如Ni層/Au層、Ni層/Pd層/Au層)所構成。
又，作為取代金屬鍍敷層M，亦可施加防鏽用OSP(Organic Solder ability Preservative：有機可焊性保護劑)處理。又，亦可在含階差L之連接端子T1的露出面塗佈焊料，再者，亦可在以金屬鍍敷層M覆蓋含階差L之連接端子T1的露出面之後，於該金屬鍍敷層M塗佈焊料。此外，關於在連接端子T1的露出面塗佈焊料的方法將於後敘述。
充填構件4係在與增層3的表層所形成之各連接端子T1的側面密接的狀態下，充填於連接端子T1間。又，充填構件4的厚度D2係薄於連接端子T1的厚度(高度)D1。此外，關於充填構件4的充填方法，將於後敘述。
阻焊劑層5係覆蓋與連接端子T1連接之配線圖案的表面側，並具有：開口5a，使以大致等間隔配置於半導體晶片的安裝區域之連接端子T1露出；及開口5b，使薄片電容器(chip capacitor)安裝用墊P1露出。阻焊劑層5的開口5a係成為在同一開口內配置複數個連接端子T1之NSMD(non solder mask defined：非焊罩定義)形狀。又，阻焊劑層5上形成有對準遮罩AM。此外，對準遮罩AM非為必要者。
(背面側的構成)
配線基板100的背面側形成有與芯導體層22電性連接的蓋鍍敷層141，此蓋鍍敷層141和導體層132係藉由充填通路142電性連接。充填通路142具有：通路孔142a；和藉鍍敷充填於通路孔142a內側的通路導體142b。又，導體層132具有未隔著通路而與母板等(未圖示)連接的連接端子T11。
連接端子T11被利用作為用於將配線基板100連接於母板等的背面連接盤(PGA墊、BGA墊)，形成於除了配線基板100的大致中心部以外的外周區域，且以圍繞前述大致中央部的方式配列成矩形狀。又，連接端子T11的表面的至少一部分係由金屬鍍敷層M所覆蓋。
阻焊劑層14係以薄膜狀阻焊劑積層於增層13的表面上的方式形成。在阻焊劑層14，形成有使各連接端子T11表面的一部分露出之開口14a。因此，各連接端子T11係成為其表面的一部分透過開口14a而從阻焊劑層14露出的狀態。亦即，阻焊劑層14的開口14a係成為露出有各連接端子T11表面的一部分之SMD(solder mask defined：焊罩定義)形狀。此外，與阻焊劑層5的開口Sa不同之處在於，阻焊劑層14的開口14a係依每個連接端子T11形成。
由例如Sn-Ag、Sn-Cu、Sn-Ag-Cu、Sn-Sb等實質上不含Pb的焊料所構成焊料球B，是以隔著金屬鍍敷層M與連接端子T11電性連接的方式形成於開口14a內。此外，將配線基板100安裝於母板等之際，是藉由對配線基板100的焊料球B施以迴焊，而將連接端子T11電性連接至母板等的連接端子。
(配線基板的製造方法)
圖2、圖5~圖11為顯示第1實施形態之配線基板100的製造步驟之圖。以下，參照圖2、圖5~圖11，就配線基板100的製造方法加以說明。
(芯基板步驟：圖5)
準備在板狀樹脂製基板的表面及背面貼附有銅箔而成的敷銅層板。又，使用鑽孔機對敷銅層板進行穿孔加工，將作為貫穿孔23的貫通孔事先形成於既定位置。然後，利用以往周知的方法進行無電解鍍銅及電解鍍銅，藉此於貫穿孔23內壁形成貫穿孔導體24，且於敷銅層板的兩面形成鍍銅層(參照圖5(a))。
其後，用環氧樹脂等的樹脂埋孔材25充填貫穿孔導體24內。再者，利用以往周知的方法進行電解鍍銅，而形成蓋鍍敷層41。其次，將形成於敷銅層板兩面之銅箔上(含蓋鍍敷層41)的鍍銅蝕刻成所期望的形狀，以在敷銅層板的表面及背面分別形成構成金屬配線L1、L11的芯導體層21、22，而獲得芯基板2(參照圖5(b))。此外，較理想為，在貫穿孔23形成步驟後，進行去除加工部分的污跡之去污處理。
(增設步驟：圖6)
將以作為樹脂絕緣層31、131的環氧樹脂為主成分的薄膜狀絕緣樹脂材料分別重疊而配置在芯基板2的表面及背面。用真空壓接熱壓機將該積層物加壓加熱，一邊使薄膜狀絕緣樹脂材料熱硬化，一邊壓接。其次，使用以往周知的雷射加工裝置進行雷射照射，而在樹脂絕緣層31、131分別形成通路孔42a、142a(參照圖6(a))。
繼之，將樹脂絕緣層31、131的表面粗化後，進行無電解鍍敷，以在包含通路孔42a，142a內壁的樹脂絕緣層31、131上形成無電解鍍銅層。其次，將感光性樹脂積層在樹脂絕緣層31、131上所形成的無電解鍍銅層上，進行曝光‧顯影，以將樹脂遮罩MR1、MR11形成為所期望的形狀。然後，以該樹脂遮罩MR1、MR11作為遮罩，藉由電解鍍敷，進行鍍銅，而獲得所期望的鍍銅圖案(金屬配線L2、L12)(參照圖6(b))。
(凸鍍敷層形成步驟：圖7)
其次，在沒有剝離樹脂遮罩MR1、MR11的情況下積層光阻劑，進行曝光‧顯影，以將樹脂遮罩MR2、MR12形成為所期望的形狀。然後，以該樹脂遮罩MR2、MR12作為遮罩，藉由電解鍍敷，進行鍍銅，而獲得所期望的鍍銅圖案(參照圖7(a))。
接著，剝離樹脂遮罩MR1、MR2、MR11、MR12，去除存在於樹脂遮罩MR1、MR11下的無電解鍍銅層，而在導體層32、132上分別形成具有連接端子T1、墊P1的導體層34、及具有連接端子T11的導體層134(參照圖7(b))。
(充填步驟：圖8)
其次，在構成增層3的表層的複數個連接端子T1之間充填充填構件4，直到充填構件4低於連接端子T1的主面F的位置。此外，為了將充填構件4充填於連接端子T1之間，較佳為預先將連接端子T1的表面(特別是側面)粗化。連接端子T1的表面，可藉由例如用MEC Etch Bond(日本MEC股份有限公司)等的蝕刻液進行處理來進行粗化。又，作為取代將各連接端子T1的表面粗化，亦可在將Sn(錫)、Ti(鈦)、Cr(鉻)、Ni(鎳)的任一金屬元素塗佈於各連接端子T1的表面以形成金屬層後，在該金屬層上實施耦合劑處理，而使其與充填構件4的黏著性提升。
作為將充填構件4充填於連接端子T1間的方法，可採用各種方法。以下，就將該充填構件4充填於連 接端子T1間的充填方法進行說明。此外，以下的第1~第4充填方法中，關於塗佈作為充填構件4之絕緣性樹脂的方法，可使用印刷、積層(laminate)、輥塗佈、旋轉塗佈等各種方法。
(第1充填方法)
此第1充填方法中，係藉由在表層形成有連接端子T1之增層3的表面塗佈較薄的熱硬化性絕緣性樹脂並使其熱硬化之後，將硬化的絕緣性樹脂研磨至比連接端子T1還低，而將充填構件4充填於連接端子T1間。
(第2充填方法)
此第2充填方法中，係藉由在表層形成有連接端子T1之增層3的表面塗佈較薄的熱硬化性絕緣性樹脂之後，利用將絕緣性樹脂熔融的溶劑，去除覆蓋連接端子T1上面之多餘的絕緣性樹脂後，使之熱硬化，而將充填構件4充填至連接端子T1間。
(第3充填方法)
在此第3充填方法中，係在表層形成有連接端子T1之增層3的表面塗佈較厚的熱硬化性絕緣性樹脂之後，遮罩半導體元件之安裝區域以外的區域，利用RIE(Reactive Ion Etching：反應離子蝕刻)等對絕緣性樹脂施以乾式蝕刻直到其高度低於連接端子T1，藉此方式，將充填構件4充填於連接端子T1間。此外，此第3充填方法中，將充填構件4充填於連接端子T1間時，充填構件4與阻焊劑層5係一體形成。
(第4充填方法)
圖9為第4充填方法的說明圖。以下，參照圖9，就第4充填方法進行說明。第4充填方法中，係在表層形成有配線導體T1之增層3的表面塗佈較厚的光硬化性絕緣性樹脂後(參照圖9(a))，遮罩之後應作為阻焊劑層的開口5a的區域的內側區域以將絕緣性樹脂曝光‧顯影，而使應作為開口5a的外側區域之絕緣性樹脂進行光硬化(參照圖9(b))。其次，將此製造途中的配線基板100於碳酸鈉水溶液(濃度1重量%)中進行短時間(未感光部的絕緣性樹脂表面稍微膨潤的程度的時間)的浸漬(參照圖9(c))。然後，進行水洗以使膨潤的絕緣性樹脂乳化(參照圖9(d))。其次，將已膨潤‧乳化的絕緣性樹脂從製造途中的配線基板100去除(參照圖9(e))。將上述浸漬及水洗分別重複進行一次或複數次，直到未光硬化之絕緣性樹脂上端的位置低於各配線導體T1上端的位置為止。然後，藉由熱或紫外線使絕緣性樹脂硬化。此外，此第4充填方法中，將充填構件4充填於連接端子T1間時，充填構件4與阻焊劑層5係一體形成。
(阻焊劑層步驟：圖10)
分別將薄膜狀阻焊劑加壓且積層於充填構件4及增層13的表面。將積層的薄膜狀阻焊劑加以曝光‧顯影，而獲得：阻焊劑層5，其形成有使各連接端子T1的表面及側面露出之NSMD形狀的開口5a；和阻焊劑層14，其形成有使各連接端子T11的表面的一部分露出之SMD形狀的開口14a。此外，在充填步驟中採用上述第3、第4 充填方法的情況時，由於充填構件4及阻焊劑層5係一體形成，故在此步驟中，沒有必要積層阻焊劑層5。
(鍍敷步驟：圖11)
其次，利用過硫酸鈉等蝕刻連接端子T1的露出面，以去除連接端子T1表面的氧化膜等雜質，且在連接端子T1的主面F的周圍形成階差L(參照圖3)。然後，藉由使用還原劑的無電解還原鍍敷，在連接端子T1、T11的露出面形成金屬鍍敷層M。藉由無電解置換鍍敷在連接端子T1的露出面形成金屬鍍敷層M時，連接端子T1之露出面的金屬被置換而形成金屬鍍敷層M。因此，即便沒有利用過硫酸鈉等蝕刻連接端子T1的露出面，也可在連接端子T1的主面F的周圍形成階差L。
又，在連接端子T1的露出面塗佈焊料時，可依據所塗佈之焊料層的厚度，而選擇以下兩種方法。
(第1塗佈方法)
將厚度為5~30μm的焊料層塗佈於連接端子T1的露出面時，僅對連接端子T1的露出面實施些微的蝕刻(軟蝕刻)，以去除形成於連接端子T1的露出面之氧化膜。此時，在連接端子T1的主面F的周圍形成階差L。然後，將混合有含Sn(錫)粉末、Ag(銀)、Cu(銅)等金屬的離子性化合物及助焊劑(flux)所得的糊料(例如，HARIMA化成股份有限公司：Super Solder(製品名))，薄薄地塗佈於SMD形狀開口5a內整體，以覆蓋連接端子T1的露出面整面。然後，進行迴焊，在連接端子T1的露出面形成由Sn與Ag、或Sn、Ag及Cu的合金所構成的焊料層。
(第2塗佈方法)
將厚度為10μm以下的焊料層塗佈於連接端子T1的露出面時，僅對連接端子T1的露出面實施些微的蝕刻(軟蝕刻)，以去除形成於連接端子T1的露出面之氧化膜。此時，在連接端子T1的主面F的周圍形成階差L。然後，藉由在連接端子T1的露出面進行無電解Sn(錫)鍍敷而形成鍍錫層，且以覆蓋該鍍錫層整面的方式塗佈助焊劑。然後，進行迴焊，使鍍敷於連接端子T1的鍍錫層熔融而在連接端子T1的主面F形成焊料層。此時，熔融的Sn藉由表面張力，凝聚於連接端子T1的主面F。
(後端步驟：圖2)
藉由焊料印刷，在形成於連接端子T11上的金屬鍍敷層M上塗佈焊料糊之後，以既定的温度和時間進行迴焊，而在連接端子T11上形成焊料球B。
如上所述，在第1實施形態的配線基板100中，未藉由通路而將連接端子T1直接形成於導體層32上沒有經過通路。因此，不需要設置連接端子T1用的連接盤，配線布局的自由度得以提升。又，金屬配線L2之供形成連接端子T1的位置處的寬度W，係小於連接端子T1之與金屬配線L2的寬度方向一致之方向上的長度(徑)W1。因此，可抑制連接端子T1過小，與半導體晶片的連接可靠性降低的情況。
又，供形成連接端子T1的位置處之金屬配線L2的寬度W，為連接端子T1之與金屬配線L2的寬度方向一致之方向上的長度W1的0.5倍以上且小於1.0倍。因 此，可抑制連接端子T1變小且與半導體晶片的連接可靠性降低的情況，同時也可抑制與配線寬度W相比，連接端子T1之與金屬配線L2的寬度方向一致之方向上的長度W1變得太長，致使形成於金屬配線L2上的連接端子T1傾斜或倒塌。
又，在供形成連接端子T1的位置，設置有配線寬度W變粗的粗寬度部L2a。因此，即便是金屬配線L2的線寬較窄的情況，或連接端子T1之與金屬配線L2的寬度方向一致之方向上的長度W1較長的情況、即連接端子T1直徑較大的情況，也可在金屬配線L2上直接形成連接端子T1。
再者，金屬配線L2的粗寬度部L2a在延伸方向上的長度W2，為連接端子T1之與金屬配線L2的延伸方向一致的方向上的長度W1的0.5倍以上且2.0倍以下。因此，可抑制粗寬度部L2a在延伸方向上變長、配線布局的自由度降低的情況。
作為其他功效而言，由於連接端子T1間充填有充填構件4，所以與半導體晶片連接時，可防止在作為充填於半導體晶片和配線基板的間隙之底部填料或NCP(Non-Conductive Paste：非導電膠)、NCF(Non-Conductive Film：非導電膜)的連接端子T1之間發生孔隙(void)。因此，迴焊時，可防止焊料流出而在連接端子之間發生短路(short)。又，由於連接端子T1的露出面積變小，故塗佈於連接端子之焊料的直徑不會變大，可將連接端子T1窄晶片化。
此外，在連接端子T1的表面形成金屬鍍敷層M時，可防止連接端子T1間的鍍敷下垂(sagging of plating)、連接端子T1的底部被蝕刻的底切(undercut)。再者，由於係在連接端子T1的第1主面F的外周形成階差L，所以塗佈於連接端子T1之焊料的直徑不會變大，可將連接端子T1進一步窄晶片化。
又，由於是在將連接端子T1與充填構件4的抵接面粗化後，將充填構件4充填於連接端子T1間，故連接端子T1與充填構件4的黏著強度得以提升。因此，可抑制連接端子1在中途的製造步驟中被剝落之虞。又，藉由將充填構件4的材質設成與阻焊劑層5相同，充填構件4的焊料流動性成為與阻焊劑層5相同的程度，可抑制焊料殘留於充填構件4上而造成連接端子T1間發生短路(short)的情況。
又，使充填於連接端子T1間之充填構件4的厚度D2薄於連接端子T1的厚度(高度)D1。亦即，設成連接端子T1稍微從充填構件4的上面突出的狀態。因此，即使在半導體晶片的連接端子的中心、與連接端子T1的中心偏離的情況下，由於半導體晶片的連接端子係與連接端子T1的端部抵接，所以可提升連接端子T1與半導體晶片的連接端子之連接可靠性。
(第1實施形態的變形例)
在參照圖1~圖11所說明的第1實施形態中，係針對將連接端子T1直接形成於導體層32的金屬配線L2上之配線基板100進行說明，惟亦可設成將通路導體 直接形成於導體層的金屬配線上。此第1實施形態的變形例中，係針對將通路導體直接形成於導體層的金屬配線上之配線基板作說明。
圖12為第1實施形態的變形例之配線基板100A的部分剖面圖。圖13為配線基板100A的配線及通路導體的俯視圖。以下，參照圖12及圖13，針對第1實施形態的變形例之配線基板100A的構成進行說明。此外，與參照圖1~圖11所說明的構成相同的構成，係標註相同的符號而省略重複說明。
如圖12及圖13所示，配線基板100A係在增層3進一步具備：導體層36，係構成積層於樹脂絕緣層31的金屬配線L3；樹脂絕緣層37，係積層於導體層36；及充填通路43，係直接形成於形成導體層36的金屬配線L3上，且貫通樹脂絕緣層37以連接導體層36、32間。充填通路43具有通路孔43a與藉由鍍敷而充填於通路孔43a內側的通路導體43b。亦即，導體層36、32間係藉由通路導體43b電性連接。
又，配線基板100A係在增層13進一步具備：導體層136，係構成積層於樹脂絕緣層131的金屬配線L13；樹脂絕緣層137，係積層於導體層136；及充填通路143，係直接形成於形成導體層136的金屬配線L13上，且貫通樹脂絕緣層137以連接導體層136、132間。充填通路143具有通路孔143a與藉由鍍敷而充填於通路孔143a內側的通路導體143b。亦即，導體層136、132間係藉由通路導體143b電性連接。
圖14為充填通路43、143與金屬配線L3、L13的俯視圖。圖14(a)係在形成充填通路43、143的位置處不具有配線寬度變粗的粗寬度部L3a、L13a之金屬配線L3、L13的俯視圖。圖14(b)係在形成充填通路43、143的位置處具有配線寬度變粗的粗寬度部(第2粗寬度部)L3a、L13a之金屬配線L3、L13的俯視圖。
如圖14(a)所示，金屬配線L3、L13上之供形成充填通路43、143之位置處的寬度W，宜小於充填通路43、143之與金屬配線L3、L13的寬度方向一致之方向上的長度(直徑)W1。藉由將金屬配線L3、L13之供形成充填通路43、143之位置處的寬度W，設成小於充填通路43、143之與金屬配線L3、L13的寬度方向一致之方向的長度(直徑)W1，充填通路43、143的寬度不會過細，可抑制導體層36與導體層32及導體層136與導體層132的連接可靠性降低之情形。
又，金屬配線L3、L13之供形成充填通路43、143之位置處的寬度W，宜為充填通路43、143之與金屬配線L3、L13的寬度方向一致之方向上的長度W1的0.5倍以上且小於1.0倍。藉由將金屬配線L3、L13之供形成充填通路43、143之位置處的寬度W，設成充填通路43、143之在配線的寬度方向上的長度W1的0.5倍以上且小於1.0倍，可抑制充填通路43、143變細且導體層36與導體層32及導體層136與導體層132的連接可靠性降低的情形，且可抑制充填通路43、143之寬度方向上的長度W1太過長於配線寬度W，致使形成於金屬配線L3、L13上的充填通路43、143傾斜或倒塌。
又，當在金屬配線L3、L13較細，且在金屬配線L3、L13上直接形成充填通路43、143的情況下，有致使充填通路43、143發生傾斜、倒塌之虞時，如圖14(b)所示，可在供形成充填通路43、143的位置，設置配線寬度W變粗的粗寬度部L3a、L13a。藉由在供形成充填通路43、143的位置，具有配線寬度較粗的粗寬度部L3a、L13a，即便是金屬配線L3、L13的線寬較窄的情況，或充填通路43、143在寬度方向上的長度W1較長的情況、即充填通路43、143的直徑較大的情況，也可在金屬配線L3、L13上直接形成充填通路43、143。
又，金屬配線L3、L13的粗寬度部L3a、L13a在延伸方向的長度W2，宜為充填通路43、143之與金屬配線L3、L13的延伸方向一致的方向上的長度W1的0.5倍以上且2.0倍以下。藉由金屬配線L3、L13在延伸方向上的粗寬度部L3a、L13a的長度W2，設成金屬配線L3、L13之延伸方向之充填通路43、143的長度W1的0.5倍以上且2.0倍以下，可抑制粗寬度部L3a、L13a在延伸方向上變長、配線布局的自由度降低的情況。
又，關於設有粗寬度部L3a、L13a的金屬配線L3、L13，金屬配線L3、L13之供形成充填通路43、143的位置處的寬度W，較佳為小於充填通路43、143之與金屬配線L3、L13的寬度方向一致之方向上的長度(直徑)M1，更佳為充填通路43、143之與金屬配線L3、L13的寬度方向一致的方向上的長度的0.5倍以上且小於1.0倍。
圖15及圖16為配線基板100A的製造步驟圖。以下，參照圖15及圖16就配線基板100A的製造方法進行說明。此外，關於增設步驟以外的步驟，係與參照圖1~圖11所說明之配線基板100的製造方法相同。此處，僅說明配線基板100A的製造方法中的增設步驟，關於其他的步驟，則省略重複說明。
(增設步驟：圖15)
將以作為樹脂絕緣層31、131的環氧樹脂為主成分的薄膜狀絕緣樹脂材料分別重疊而配置在芯基板2的表面及背面。用真空壓接熱壓機將該積層物加壓加熱，一邊使薄膜狀絕緣樹脂材料熱硬化，一邊壓接。其次，使用以往週知的雷射加工裝置進行雷射照射，而在樹脂絕緣層31、131分別形成通路孔42a、142a(參照圖15(a))。
繼之，將樹脂絕緣層31、131的表面粗化後，進行無電解鍍敷，以在包含通路孔42a、142a內壁的樹脂絕緣層31、131上形成無電解鍍銅層。其次，將絕緣性感光性樹脂積層在樹脂絕緣層31、131上所形成的無電解鍍銅層上，進行曝光‧顯影，以將樹脂遮罩MR3、MR13形成為所期望的形狀。然後，以該樹脂遮罩MR3、MR13作為遮罩，藉由電解鍍敷，進行鍍銅，而獲得所期望的鍍銅圖案(金屬配線L3、L13)(圖15(b)參照)。
(增設步驟：圖16)
其次，在沒有剝離樹脂遮罩MR3、MR13的情況下積層絕緣性感光性樹脂，進行曝光‧顯影，以將 樹脂遮罩MR4、MR14形成為所期望的形狀。然後，以該樹脂遮罩MR4、MR14作為遮罩，藉由電解鍍敷，進行鍍銅，而獲得所期望的鍍銅圖案(充填通路43、143)(參照圖16(a))。此外，樹脂遮罩MR3與MR4、及MR13與MR14分別成為絕緣樹脂層37、137。
接著，將光阻劑積層於樹脂絕緣層37、137上，進行曝光‧顯影，以將樹脂遮罩MR5、MR15形成為所期望的形狀。然後，此該樹脂遮罩MR5、MR15作為遮罩，藉由電解鍍敷，進行鍍銅，而獲得所期望的鍍銅圖案(金屬配線L2、L12)(參照圖16(b))。
如上所述，第1實施形態之變形例的配線基板100A中，因為在充填通路43、143的形成時沒有進行雷射照射，而是藉由曝光‧顯影形成充填通路43、143用通路孔43a、143b，故無需形成作為雷射照射的擋止件(stopper)的通路連接盤。因此，可將充填通路43、143分別直接形成於形成導體層36、136的金屬配線L3、L13上。
又，形成導體層36、136的金屬配線L3、L13上之供形成充填通路43、143的位置處的寬度，為充填通路43、143之寬度方向上的長度的0.5倍以上且小於1.0倍。因此，可將充填通路43間及充填通路143間窄晶片化，配線布局的自由度得以提升。又，可抑制充填通路43、143與形成導體層36、136的金屬配線L3、L13、及充填通路43、143與形成導體層32、132的金屬配線L2、L12之連接可靠性降低。
又，如圖14(b)所示，形成配線基板100A的導體層36、136的金屬配線L3、L13，係可在供形成充填通路43、143的位置處，具有配線寬度變粗的粗寬度部L3a、L13a。藉由在供形成充填通路43、143的位置處具有配線寬度變粗的粗寬度部L3a、L13a，可將直徑較大的充填通路43、143直接形成於金屬配線L3、L13上。又，充填通路43、143與形成導體層36、136的金屬配線L3、L13，以及充填通路43、143與形成導體層32、132的金屬配線L2、L12之連接可靠性得以提升。
再者，形成導體層36、136之金屬配線L3、L13的粗寬度部L3a、L13a在延伸方向的長度，可設成充填通路43、143之延伸方向的長度的0.5倍以上且2.0倍以下。藉由形成導體層36、136之金屬配線L3、L13的粗寬度部L3a、L13a在延伸方向的長度，設成充填通路43、143之延伸方向的長度的0.5倍以上且2.0倍以下，粗寬度部L3a、L13a在延伸方向的長度不會過長，可抑制配線布局的自由度降低。
此外，上述說明中，雖將充填通路43、143直接形成於形成導體層36、136的金屬配線L3、L13上，但是關於其他的充填通路例如充填通路42、142，亦可直接形成於形成導體層21、22的金屬配線L1、L11上。
(第2實施形態)
圖17為第2實施形態的配線基板200的俯視圖(表面側)。如圖17所示，較佳為構成，僅在安裝於該 配線基板200之半導體晶片(零件)的安裝區域(零件搭載區域)的外周部配列複數個連接端子T1作為信號用連接端子T1(以虛線記載)，且在安裝區域的中央部配列複數個電源及接地連接盤用連接墊P2(以實線記載)。藉由將連接端子T1作為配線長度較長且配線的引繞難以進行的信號用連接端子T1使用，配線的引繞可容易進行，可提升配線布局的自由度。又，藉由在安裝區域的中央部，配列複數個電源及接地連接盤用連接墊P2，可縮短電源及接地連接盤用配線長度。
(第3實施形態)
圖18為第3實施形態之配線基板300的俯視圖(表面側)。圖19為圖18的線段I-I之配線基板200的部分剖面圖。以下，參照圖18、圖19，就配線基板300的構成進行說明，而與參照圖1~圖11所說明的第1實施形態的配線基板100相同的構成，係標註相同的符號以省略重複說明。
在參照圖1~圖11所說明的第1實施形態的配線基板100中，將薄膜狀阻焊劑加壓且積層於充填構件4的表面，將此積層的薄膜狀阻焊劑加以曝光‧顯影，而形成有阻焊劑層5。該阻焊劑層5係形成有使各連接端子T1的表面及側面露出之NSMD形狀的開口5a。然而，亦可設成在圖18、圖19未設置阻焊劑層5。此外，關於第3實施形態之配線基板300的效果，係與第1實施形態的配線基板100相同。
(第4實施形態)
圖20為第4實施形態之配線基板400的俯視圖(表面側)。圖21為圖20的區域A的放大俯視圖。以下，參照圖20、圖21，針對配線基板400的構成進行說明，但與參照圖1~圖19說明的第1實施形態~第3實施形態的配線基板100~300相同的構成，係標註相同的符號以省略重複說明。
在此第4實施形態的配線基板400中，將阻焊劑層5的開口5a設成設置於半導體晶片的安裝區域的周邊之所謂的周邊的形狀(peripheral shape)。此外，關於第4實施形態的配線基板400的效果，係與第1實施形態的配線基板100相同。
(其他的實施形態)
在參照圖1~圖21說明的配線基板100、100A、200~400中，分別充填於連接端子T1間之充填構件4的上面係成為平坦(flat)，充填構件4的上面不一定要為平坦(flat)，例如，如圖22所示，亦可作成充填構件4的上面為帶有圓形之所謂的內圓角(fillet)狀，可獲得同樣的效果。
以上，雖舉出具體例來詳細說明本發明，但本發明不限定於上述內容，只要不脫離本發明的範疇，便可進行各種變形或變更。例如，上述具體例中，係針對配線基板100、100A、200~400經由焊料球B與母板等連接的BGA基板之形態作說明，但亦可設成：將作為設置有銷或連接盤來取代焊料球B之所謂的PGA(Pin Grid Array：針柵陣列)基板或LGA(Land Grid Array：連接盤平面柵格陣列)基板的配線基板100、100A、200~400與母板等連接。
又，連接端子T1從俯視觀之，係呈圓形的柱狀形狀，但亦可為其他的形狀，例如：俯視看起來呈四角的四角柱形狀或俯視看起來呈三角的三角柱形狀。又，第1、第3實施形態皆如圖17所示，係構成為在安裝於配線基板100、100A、300之半導體晶片(零件)的安裝區域(零件搭載區域)的外周側配列連接端子T1作為信號用連接端子T1，在安裝區域的中央側配置電源及接地連接盤用連接墊P2。
再者，本實施例中，採用第1充填方法和第2充填方法時，係在形成充填構件4之後再形成阻焊劑層5，惟亦可設成在形成阻焊劑層5之後再將充填構件4充填於連接端子T1間。
AM‧‧‧對準遮罩
T1‧‧‧連接端子
4‧‧‧充填構件
5‧‧‧阻焊劑層
5a、5b‧‧‧開口

Claims (10)

  1. 一種配線基板，係具有分別積層有一層以上的絕緣層及導體層之積層體，該配線基板的特徵為，具備：形成於前述積層體上的複數個配線；及直接形成於前述複數個配線的至少一部分的配線上之柱狀連接端子；形成前述至少一部分的配線的前述連接端子之位置處的寬度，小於前述連接端子之前述寬度方向上的長度。
  2. 如申請專利範圍第1項之配線基板，其中，形成前述至少一部分的配線的前述連接端子之位置處的寬度，為前述連接端子之前述寬度方向上的長度的0.5倍以上且小於1.0倍。
  3. 如申請專利範圍第1或2項之配線基板，其中，前述至少一部分的配線係在供形成前述連接端子的位置，具有配線寬度變粗的第1粗寬度部。
  4. 如申請專利範圍第3項之配線基板，其中，前述第1粗寬度部的前述至少一部分在配線的延伸方向上之長度，為前述連接端子之前述延伸方向上的長度的0.5倍以上且2.0倍以下。
  5. 如申請專利範圍第1至4項中任一項之配線基板，其中，又具備覆蓋前述複數個配線，以使前述連接端子的至少一部分露出的阻焊劑層。
  6. 如申請專利範圍第5項之配線基板，其中，前述連接端子的至少一部分係從前述阻焊劑層的表面突出。
  7. 如申請專利範圍第1至6項中任一項之配線基板，其中，僅在設定於前述積層體上的矩形零件搭載區域的外周部配置複數個前述連接端子作為信號用連接端子，且在前述零件搭載區域的中央部，配列複數個電源及接地連接盤用連接墊。
  8. 如申請專利範圍第1至7項中任一項之配線基板，其中，前述積層體係交替積層複數個前述導體層與複數個前述絕緣層而成，並具備通路導體，該通路導體係直接形成於形成前述導體層的複數個配線上且貫通前述絕緣層而將前述導體層間連接；形成前述導體層的配線之供形成前述通路導體的位置處的寬度，為前述通路導體之前述寬度方向上的長度的0.5倍以上且小於1.0倍。
  9. 如申請專利範圍第8項之配線基板，其中，形成前述導體層的配線，係在供形成前述通路導體的位置處，具有配線寬度變粗的第2粗寬度部。
  10. 如申請專利範圍第9項之配線基板，其中，形成前述導體層之前述配線的第2粗寬度部在延伸方向上的長度，為前述通路導體在前述延伸方向上的長度的0.5倍以上且2.0倍以下。
TW102129226A 2012-11-09 2013-08-15 Wiring board TWI566648B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012247052A JP5913055B2 (ja) 2012-11-09 2012-11-09 配線基板

Publications (2)

Publication Number Publication Date
TW201419956A true TW201419956A (zh) 2014-05-16
TWI566648B TWI566648B (zh) 2017-01-11

Family

ID=50684257

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102129226A TWI566648B (zh) 2012-11-09 2013-08-15 Wiring board

Country Status (3)

Country Link
JP (1) JP5913055B2 (zh)
TW (1) TWI566648B (zh)
WO (1) WO2014073126A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI846729B (zh) * 2018-09-14 2024-07-01 日商日本電產理德股份有限公司 檢查指示資訊產生裝置、基板檢查系統、檢查指示資訊產生方法以及檢查指示資訊產生程式

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110933837B (zh) * 2019-11-28 2021-05-14 武汉天马微电子有限公司 柔性电路板、其制作方法及包含其的显示模组
TWI723829B (zh) * 2020-04-01 2021-04-01 頎邦科技股份有限公司 線路板

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06164144A (ja) * 1992-11-25 1994-06-10 Kyocera Corp 多層配線基板
JP3274619B2 (ja) * 1996-03-13 2002-04-15 三菱電機株式会社 半導体装置およびその製造方法
JPH09298218A (ja) * 1996-05-09 1997-11-18 Hitachi Ltd 半導体装置及び半導体装置の製造方法
EP0828291A3 (en) * 1996-09-09 1999-11-17 Delco Electronics Corporation Fine pitch via formation using diffusion patterning techniques
TW577152B (en) * 2000-12-18 2004-02-21 Hitachi Ltd Semiconductor integrated circuit device
JP2002271101A (ja) * 2001-03-09 2002-09-20 Nec Corp 半導体装置
JP2004119574A (ja) * 2002-09-25 2004-04-15 Fujikura Ltd 半導体パッケージ及びその製造方法
JP2005243942A (ja) * 2004-02-26 2005-09-08 Ngk Spark Plug Co Ltd 配線基板
JP2006222257A (ja) * 2005-02-10 2006-08-24 Toshiba Corp 配線基板とその製造方法、およびそれを用いた半導体装置
JP4946225B2 (ja) * 2006-07-13 2012-06-06 株式会社村田製作所 多層セラミック電子部品、多層セラミック基板、および多層セラミック電子部品の製造方法
JP2008283140A (ja) * 2007-05-14 2008-11-20 Shinko Electric Ind Co Ltd 配線基板の製造方法及び配線基板
JP5217043B2 (ja) * 2007-07-11 2013-06-19 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5352146B2 (ja) * 2008-07-23 2013-11-27 ルネサスエレクトロニクス株式会社 半導体装置
JP2010045177A (ja) * 2008-08-12 2010-02-25 Fujitsu Microelectronics Ltd 多層配線基板及び多層配線基板の試験方法
JP6081044B2 (ja) * 2010-09-16 2017-02-15 富士通株式会社 パッケージ基板ユニットの製造方法
JP2013115214A (ja) * 2011-11-28 2013-06-10 Shinko Electric Ind Co Ltd 半導体装置、半導体素子、及び半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI846729B (zh) * 2018-09-14 2024-07-01 日商日本電產理德股份有限公司 檢查指示資訊產生裝置、基板檢查系統、檢查指示資訊產生方法以及檢查指示資訊產生程式

Also Published As

Publication number Publication date
JP2014096469A (ja) 2014-05-22
WO2014073126A1 (ja) 2014-05-15
JP5913055B2 (ja) 2016-04-27
TWI566648B (zh) 2017-01-11

Similar Documents

Publication Publication Date Title
TWI473543B (zh) 配線基板
TWI599292B (zh) 配線基板
TWI524830B (zh) Wiring board
TWI566649B (zh) Wiring board
US9179552B2 (en) Wiring board
JP2014078551A (ja) 配線基板、配線基板の製造方法
JP2013105908A (ja) 配線基板
JP7253946B2 (ja) 配線基板及びその製造方法、半導体パッケージ
TWI566648B (zh) Wiring board
JP2014089996A (ja) 配線基板