JP3274619B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP3274619B2
JP3274619B2 JP05625797A JP5625797A JP3274619B2 JP 3274619 B2 JP3274619 B2 JP 3274619B2 JP 05625797 A JP05625797 A JP 05625797A JP 5625797 A JP5625797 A JP 5625797A JP 3274619 B2 JP3274619 B2 JP 3274619B2
Authority
JP
Japan
Prior art keywords
electrode
semiconductor element
wiring board
semiconductor device
protruding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP05625797A
Other languages
English (en)
Other versions
JPH09306952A (ja
Inventor
恒夫 濱口
明三 鶴田
光範 石崎
賢二 利田
洋一 北村
高宏 長嶺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=26397207&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP3274619(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP05625797A priority Critical patent/JP3274619B2/ja
Publication of JPH09306952A publication Critical patent/JPH09306952A/ja
Application granted granted Critical
Publication of JP3274619B2 publication Critical patent/JP3274619B2/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119Arrangement of the bump connectors prior to mounting
    • H01L2224/81191Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body

Landscapes

  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、半導体素子、特
に多端子で狭ピッチの電極を有する半導体素子を配線基
板に接続して構成される半導体装置とその製造方法に関
するものである。
【0002】
【従来の技術】配線基板上に半導体素子を搭載した半導
体装置の製造においては、半導体素子の高密度実装の要
求が年々高まっており、多端子で狭ピッチの電極を有す
る半導体素子を配線基板に接続する方法として、例え
ば、特公平2−7180号公報および工業調査会発行ハ
イブリッドマイクロエレクトロニクスハンドブック48
8頁に記載のMBB(マイクロバンプボンディング)法
が用いられている。
【0003】図14はMBB法による接続を行った半導
体装置の構造を示す断面図であり、図において、1は半
導体素子、1aは半導体素子1の電極パッド、2は半導
体素子1に設けられた突起電極、31は光硬化性または
熱硬化性の樹脂、33は配線パターン32を有する配線
基板である。
【0004】次に動作について説明する。MBB法によ
る半導体素子1の配線基板33への接続の手順は以下の
ようなものである。すなわち、まず、半導体素子1の電
極パッド1aに、電解めっき等の方法により、Au,A
g,Cu,はんだ等の金属材料よりなる厚さ3〜30μ
mの突起電極2を形成する。一方、配線基板33上の配
線パターン32は、半導体素子1の突起電極2の位置に
対応させて設ける。
【0005】次に、この配線基板33の面上かもしくは
半導体素子1の突起電極2の形成された面上に、光硬化
性または熱硬化性の樹脂31を塗布載置する。それか
ら、半導体素子1上の突起電極2と配線基板33上の配
線パターン32とを位置合わせし、両者を圧接させる。
この圧接により、樹脂31は押し拡げられ、突起電極2
と配線パターン32との間の電気的導通が得られる。
【0006】この状態で、樹脂31に対して光または熱
を加えて樹脂31を硬化させる。これにより、半導体素
子1と配線基板33とが、突起電極2と配線パターン3
2との間の電気的導通を保ったまま固定される。
【0007】以上のように、配線パターン32と突起電
極2との接触が光硬化性樹脂または熱硬化性樹脂の収縮
力によって維持されることが、このMBB法の特徴であ
る。
【0008】
【発明が解決しようとする課題】従来の半導体装置およ
びその製造方法は以上のように構成されているので、樹
脂接着剤の収縮力により接続の維持を行っているため、
配線基板の電極と半導体素子の突起電極との間の高い接
続信頼性を得るためには、電極と突起電極を非常に高い
平坦度に形成することが必要であった。
【0009】そこで、このことを解決するために特開平
4−882241号公報に、配線基板に凹部を形成する
ように半導体素子の突起電極を配線基板に押圧して、こ
の状態にて半導体素子と配線基板とが維持するように、
接着剤にて接着する例が示されている。しかしこのよう
に、半導体素子1の突起電極2の幅が、配線基板3の電
極4bの幅より小さい状態にて、半導体素子1を配線基
板3に押圧し、半導体素子1の突起電極2と配線基板3
の電極4bとを接触させようとすれば、例えば図15に
示すに、半導体素子1を配線基板3に押圧し、凹部19
aの変化量を大きくして電極4bを接触させる。このよ
うに形成すると、突起電極2の端部を支点Aとして、は
み出した電極4bの部分に上向きの力が働き、電極4b
が円弧状に変形する。このため突起電極2と電極4bと
の間に隙間が生じ、突起電極2と電極4bとの接触面積
が小さくなり、電気抵抗が大きくなるという問題点があ
った。
【0010】この発明は上記のような課題を解決するた
めになされたもので、突起電極と電極とを高い平坦度に
形成する必要なく、半導体素子と配線基板との電気的接
続を安定して持続させることのできる、低コストでかつ
接続信頼性の高い半導体装置およびその製造方法を得る
ことを目的とする。
【0011】また、この発明は、狭ピッチの電極を有す
る半導体素子を、高い接続信頼性により配線基板に接続
した半導体装置およびその製造方法を得ることなどを目
的とする。
【0012】
【課題を解決するための手段】この発明に係る請求項1
の半導体装置は、突起電極を有する半導体素子と、該突
起電極に相対する電極を有する配線基板との間に樹脂に
てなる接着剤を配置し、半導体素子と配線基板とを圧接
して接着剤を硬化させることにより半導体素子と配線基
板とを接続した半導体装置において、配線基板の電極の
幅を突起電極の幅より小さく形成し、かつ、圧接により
配線基板の電極部分に凹部が形成されているものであ
る。
【0013】又、この発明に係る請求項2の半導体装置
は、電極を有する半導体素子と、該電極に相対する電極
を有する配線基板との間に樹脂にてなる接着剤を配置
し、半導体素子と配線基板とを圧接して接着剤を硬化さ
せることにより半導体素子と配線基板とを接続した半導
体装置において、配線基板の電極が突起形状であること
と、圧接により配線基板の電極部分に凹部が形成されて
いるものである。
【0014】又、この発明に係る請求項3の半導体装置
は、請求項2において、配線基板の突起形状の電極の先
端形状を凸曲面形状としたものである。
【0015】又、この発明に係る請求項4の半導体装置
の製造方法は、半導体素子に配線基板の電極の幅より大
きい幅を有する突起電極を形成し、半導体素子を加熱
し、半導体素子と突起電極に相対する電極を有する配線
基板と半導体素子との間に樹脂にてなる接着剤を配置
し、突起電極と電極とを相対させた状態で、所定の圧接
力にて半導体素子と配線基板とを圧接させることによ
り、配線基板の電極部分に凹部を形成し、圧接を維持し
たまま接着剤を熱硬化させた後に、半導体素子を冷却す
るものである。
【0016】又、この発明に係る請求項5の半導体装置
の製造方法は、半導体素子に複数の突起電極を形成した
後、各突起電極を硬質の平坦面に対して押圧し、各突起
電極の高さを均一にし、軟質な平板に押圧し、各突起電
極の先端形状を凸曲面形状に形成し、半導体素子を加熱
し、半導体素子の各突起電極に相対する各電極を有する
配線基板と半導体素子との間に樹脂にてなる接着剤を配
置し、各突起電極と各電極とを相対させた状態で、所定
の圧接力にて半導体素子と配線基板とを圧接させること
により、配線基板の電極部分に凹部を形成し、圧接を維
持したまま接着剤を熱硬化させた後に、半導体素子を冷
却するものである。
【0017】又、この発明に係る請求項6の半導体装置
の製造方法は、電極を有する半導体素子に形成を加熱
し、半導体素子の電極に相対する突起電極を有する配線
基板と半導体素子との間に接着剤を配置し、電極と突起
電極とを相対させた状態で、所定の圧接力にて半導体素
子と配線基板とを圧接させることにより、配線基板の電
極部分に凹部を形成し、圧接を維持したまま接着剤を熱
硬化させた後、半導体素子を冷却するものである。
【0018】又、この発明に係る請求項7の半導体装置
の製造方法は、請求項4ないし請求項6のいずれかにお
いて、接着剤を配置する際に、配線基板を加熱するもの
である。
【0019】又、この発明に係る請求項8の半導体装置
の製造方法は、請求項4ないし請求項7のいずれかにお
いて、接着剤としてフィルム状の熱硬化性接着シート
を、Bステージ状態にて配置するものである。
【0020】
【発明の実施の形態】以下、この発明の実施の一形態を
説明する。
【0021】実施の形態1. 図1はこの発明の実施の形態1による半導体装置の構造
を示す断面図であり、図において、1は半導体素子、2
は半導体素子1上に形成された突起電極、3は半導体素
子1を接続する配線基板としてのプリント基板(配線基
板)、4は配線基板上に形成された電極であり、この実
施の形態1においてはプリント基板3上に設けられてい
る。そして、突起電極2の幅は電極4の幅より大きく形
成されている。5は樹脂にてなる接着剤、19は突起電
極2を押し付けた時に生じた配線基板の凹部である。プ
リント基板3は、ガラス繊維にエポキシ接着剤を含浸さ
せたガラスエポキシ基板(通称ガラエポ基板)やガラス
繊維にポリイミドを含浸させたガラスポリイミド基板な
ど、樹脂で構成されるプリント基板であればよい。
【0022】次に動作について説明する。半導体素子1
のプリント基板3への接続の手順は以下のようなもので
ある、すなわち、まず、半導体素子1上に、金、銅、ニ
ッケル、はんだ等の金属材料からなる厚さ30μm程度
の突起電極2を、めっきまたは蒸着を用いた方法、また
はボールボンダを用いて形成する。一方、プリント基板
3上の電極4は、半導体素子1の突起電極2の位置に対
応させて設ける。なお、突起電極2の幅は例えば約10
0μm程度、電極4の幅は例えば約50μm程度に設け
ることができる。
【0023】次に、プリント基板3の上に接着剤5を配
置する。なお、接着剤5としては、代表的には絶縁性の
液状のエポキシ接着剤等の熱硬化型接着剤を用いること
ができる。また、接着剤5として、絶縁性のBステージ
状態のフィルム状の熱硬化性接着シートを用いることも
できる。
【0024】このようにシート状の接着剤5を使用する
場合、設置時はフィルム状にて形成されているため、取
扱い易く生産性よく製造することができる。そして、こ
の熱硬化性接着シートの特徴は、所定の温度に加熱され
ることにより、一次的に液状となり、その温度を越える
と急速に硬化が始まるという現象がある。よって、一次
的に液状と同様の過程を通過するため、前記各液状の接
着剤と同様の効果を奏するのはもちろんのこと、熱硬化
時間が5秒程度と瞬時であるため、塗布型のエポキシ接
着剤等の熱硬化時間の数10分と比較して極めて短時間
で接着剤の硬化を行うことができる。
【0025】それから、突起電極2の形成された半導体
素子1を例えば200℃、および、プリント基板3を例
えば80℃に予め加熱しておき、半導体素子1の突起電
極2と電極4との位置合わせをしながら、突起電極2の
1個当たりの押圧力が20〜150gとなるようにプリ
ント基板3側に押圧する。
【0026】図2は突起電極2の形成された半導体素子
1をプリント基板3に押圧した際の状態を示す断面図で
ある。突起電極2が電極4に押さえ付けられることによ
り、プリント基板3は電極4の位置において5〜30μ
m程度沈み込むように変形し、凹部19が形成される。
そして、この変形した状態で半導体素子1を冷却する
と、硬化した接着剤5の熱膨張係数は、突起電極2およ
び電極4の熱膨張係数より大きいため、突起電極2およ
び電極4に圧縮力20が作用し、突起電極2と電極4と
は強く接触する。そして、突起電極2と電極4との非常
に高い平坦度を要求することなく、突起電極2と電極4
との間の十分な電気的導通が得られる。
【0027】前記示したように、半導体素子1およびプ
リント基板3を加熱すると、以下に示すような効果が得
られることとなる。まず、接着剤5の粘度が熱により小
さくなるため、半導体素子1をプリント基板3に押圧す
る際に、半導体素子1の突起電極2が容易に接着剤5の
層を突き抜け、プリント基板3の電極4に到達すること
ができる。
【0028】また、接着剤5の粘度が熱により小さくな
るため、半導体素子1とプリント基板3との間から接着
剤5内に存在する気泡を容易に排出することができる。
よって、半導体素子1およびプリント基板3の間の接着
剤5内に存在する気泡の原因によるボイドの発生を抑制
することができる。また、半導体素子1およびプリント
基板3の熱により、プリント基板3を構成している樹脂
自体が軟らかくなり、電極4が凹むのに要する力が小さ
くてすむ。よって、電極4の高さのばらつきが大きいプ
リント基板3でも、突起電極2を変形することなく、突
起電極2と電極4との接触を得ることができる。
【0029】そして、接着剤5が固まった状態において
は、半導体素子1とプリント基板3間に存在する接着剤
5が、半導体素子1とプリント基板3との相対位置を固
定して、接着剤5と、突起電極2および電極4との熱膨
張係数差により生じた圧縮力20を開放しないようにし
て維持する働きをする。これにより、電極4の突起電極
2に向かう押圧力が維持され、突起電極2と電極4の間
の電気的導通が維持される。
【0030】実際に、突起電極2の直径100μm,突
起電極2の厚さ30μm,突起電極2の間隔200μm
の半導体素子1と、これに対応した幅50μm,厚さ2
0μmの電極4を形成した厚さ0.5mmのガラスエポ
キシ製のプリント基板3とを、エポキシ接着剤を用い、
半導体素子1を200℃、および、プリント基板3を8
0℃にてそれぞれを予め加熱した状態で、押圧力を突起
電極1個当たり70gとした押圧により接続したとこ
ろ、凹部19の変形量は約15μmとなり、プリント基
板3表面の凹凸を吸収して良好な接続を実現することが
できた。
【0031】又、実施の形態1では半導体素子1および
プリント基板3の両方を加熱する場合について説明した
が、半導体素子1のみの加熱にて行う場合でも、接着剤
を所定の温度に加熱することができるため、前記実施の
形態1と同様に行うことが可能となる。
【0032】以上のように、この実施の形態1によれ
ば、半導体素子1とプリント基板3との押圧時に突起電
極1個当たり20〜150gの押圧力で押圧を行い、こ
れにより、プリント基板3の変形による電極4の5〜3
0μm程度の沈み込みを起こさせ、半導体素子1および
プリント基板3を加熱しているため、凹部19の形成
と、接着剤5の硬化とを同時に進行できるため、接着剤
5の硬化後は、前記圧縮力20による力が電極4と突起
電極2との間に継続して働き、半導体素子1とプリント
基板3との電気的接続を安定して持続させることができ
る。
【0033】また、このように形成すれば、電気的接続
は、突起電極2と電極4との非常に高い平坦度を要求し
ないため、電極の高平坦化のためのコスト上昇が避けら
れ、半導体装置の製造を低コストにより行うことができ
る。また、配線基板を低コストのプリント基板3により
構成しているため、さらに低コスト化を行うことができ
る。
【0034】また、突起電極2の幅を電極4の幅より大
きく形成しているので、電極4は突起電極2により全面
を押されているため、図15に示す撓み凹形状の電極4
bのように変形することがなく、電極4の変形が小さく
保たれ、突起電極2と電極4との接続が良好に保たれ、
信頼性の高い接続を得ることができる。
【0035】実施の形態2. 図3はこの発明の実施の形態2による半導体装置の構造
を示す断面図であり、図において、7は絶縁層、8は導
体層、9はプリント基板3の表面に形成された絶縁層7
および導体層8からなる配線層、10は配線層9を有す
る基板(配線基板)である。なお、図1に示したものと
同一または相当の部分については同一符号を付して重複
説明を省略する。
【0036】この実施の形態2においては、前記実施の
形態1におけるプリント基板3の代わりに、プリント基
板3の表面に樹脂による絶縁層7および金属による導体
層8からなる配線層9が形成された基板10を配線基板
として用いており、配線基板上の電極4は配線層9の表
面に設けられている。
【0037】半導体素子の電極間隔は半導体素子の高集
積化・高密度化に伴い小さくなる傾向にある。よって、
半導体素子を直に配線基板に接続するには、半導体素子
の電極間隔に合った微細な配線をもつ基板が必要にな
る。ところが、プリント基板だけではそのような微細な
配線を形成することはできないため、ここに示したよう
な配線層9を有する基板10が開発されている。
【0038】次に動作について説明する。プリント基板
3表面に形成した配線層9の絶縁層7はエポキシ樹脂等
の樹脂から構成されており軟質であるため、突起電極2
を押し付けた時に、基板10の凹部19の変形量が前記
実施の形態1と比較して大きくなり、電極4が深く沈み
こむことができる。このため、大きな凹凸を有する基板
10と突起電極2の高さのばらつきの大きな半導体素子
1を接続するような場合にも十分対応して良好な接続を
得ることができる。
【0039】実際に、厚さ0.5mmのガラスエポキシ
製のプリント基板3上に、厚さ15μmの導体層8と厚
さ50μmのエポキシ樹脂による絶縁層7からなる配線
層9を形成して基板10とし、この基板10に幅100
μm,厚さ18μmの電極4を形成し、突起電極2の直
径80μm,突起電極2の厚さ30μm,突起電極2の
間隔120μmの半導体素子1を例えば200℃および
プリント基板3を80℃にそれぞれ加熱した状態にて、
エポキシ接着剤を用い、押圧力を突起電極1個当たり7
0gとした押圧により接続したところ、凹部19の変形
量は約25μmとなり、電極4および突起電極2の凹凸
を吸収して良好な接続を実現することができた。
【0040】以上のように、この実施の形態2によれ
ば、軟質な配線層9を用いたので、前記実施の形態1の
場合より凹部19の変形量を大きくとることができ、基
板10と突起電極2の高さのばらつきの影響を更に容易
に排除し、更に良好な接続を得ることが可能である。ま
た、前記実施の形態1のプリント基板3単体の配線基板
と比較して配線層9表面の電極4の間隔を狭く形成する
ことができるため、より狭ピッチの電極4を有する半導
体素子1を接続した半導体装置を構成することができ
る。
【0041】実施の形態3. 図4はこの発明の実施の形態3による半導体装置の構造
を示す断面図であり、図において、11はセラミックま
たはシリコンによる無機材料基板(配線基板)である。
なお、図3に示したものと同一または相当の部分につい
ては同一符号を付して重複説明を省略する。なお、配線
基板と半導体素子1との接続は、前記各実施の形態と同
様に行われるものとする。
【0042】この実施の形態3においては、前記実施の
形態2におけるプリント基板3の代わりに、セラミック
基板,シリコン基板等の無機材料基板11を用い、表面
の配線層9は前記実施の形態2と同様に形成している。
配線層の厚さは層数に依存するが代表的には50μm程
度、無機材料基板11の厚さは600〜2000μm程
度となる。
【0043】次に動作について説明する。セラミックま
たはシリコンによる無機材料基板11は、基板材料が無
機材料であり、表面の平坦度が高く、また、軟化温度が
高く熱膨張係数が半導体素子1と同等であるため、前記
実施の形態2よりさらに微細なピッチの電極4を有する
半導体素子1との接続が可能になる。なお、配線層9の
絶縁層7に用いる樹脂としては、微細配線の形成に適し
たポリイミド樹脂を用いるのが好ましい。
【0044】実施の形態4. 図5はこの発明の実施の形態4による半導体装置の構造
を示す断面図であり、図において、9は前記実施の形態
2および前記実施の形態3におけるものと同様の配線層
である。なお、図3および図4に示したものと同一また
は相当の部分については同一符号を付して重複説明を省
略する。なお、配線基板と半導体素子1との接続は、前
記各実施の形態と同様に行われるものとする。
【0045】この実施の形態4においては、配線基板と
して、樹脂による絶縁層7と金属による導体層8からな
る配線層9のみを用いている。絶縁層7の樹脂は、前記
実施の形態2で示した例ではエポキシ樹脂を用いたが、
より可撓性を得るため、ポリイミド樹脂を用いてもよ
い。
【0046】次に動作について説明する。図5の半導体
装置において、配線基板は配線層9のみで構成されてお
り可撓性に優れているため、半導体素子1と配線層9と
の熱膨張係数の差により発生する熱応力を配線層9が十
分吸収することができる。従って、割れ易いひ化ガリウ
ム等の化合物半導体素子を配線基板に接続して半導体装
置を構成することが可能となる。
【0047】実施の形態5. 図6はこの発明の実施の形態5による半導体装置の構造
を示す断面図であり、図において、15は入出力用の電
極16が裏面に分散配置された配線基板、16は配線基
板15の裏面に形成された電極(入出力用の電極)であ
る。また、図7は配線基板15を裏面から見た平面図で
ある。なお、図3に示したものと同一または相当の部分
については同一符号を付して重複説明を省略する。
【0048】配線基板としての配線基板15は、通称C
SP(Chip Scale Package)と呼ば
れる方法と同様に、半導体素子1の特に周辺部に集中し
た電極配列に従った半導体素子1側の電極4の配置を裏
面において均一な配置に変換するように表裏の電極間を
接続する配線が形成されているものである。
【0049】図6における配線基板15の構成には、一
例として、前記実施の形態2と同様にプリント基板3上
に配線層9を形成した構成を用いており、上記の電極4
の配列の変換は主に配線層9において行っている。な
お、配線基板15と半導体素子1との接続は、前記各実
施の形態と同様に行われるものとする。ここで、配線基
板15に実装する半導体素子1の数は、図6に示したよ
うに1個に限るものではなく、図8に示したように他の
半導体素子1と共に複数個実装してもよい。
【0050】次に動作について説明する。配線基板15
の裏面において、電極16は表面と比較して均一に配分
されているため、表面の半導体素子1の電極4間のピッ
チが非常に狭い場合であっても、裏面の電極16間のピ
ッチを大きくとることができ、電極16を大きく形成す
ることができる。従って、半導体素子1のバーンインテ
スト等を行う際のテスト用ソケット等のテスト用治具の
作成が容易であり、このテスト用治具の電極16との接
続により、容易に半導体素子1の動作確認を行うことが
できる。
【0051】図9は、この実施の形態5による半導体装
置を他の部品とともに他の配線基板に搭載した状態を示
す断面図である。上記の動作確認の結果が良好であれ
ば、その後、半導体素子1と配線基板15とが接続され
た半導体装置を、他の搭載部品とともにプリント基板2
1にはんだ14を用いて接続する。このようにして、こ
の実施の形態5による半導体装置を組み込んだ半導体装
置を製造することができる。
【0052】以上のように、この実施の形態5によれ
ば、半導体素子1を裏面に均一に電極16が配分された
配線基板15に接続することにより、半導体素子1のバ
ーンインテスト等のテストが可能になり、また、はんだ
14を用いて他の部品と同時にプリント基板21等の他
の配線基板に実装することができ、半導体装置の生産性
を向上することができる。
【0053】なお、上記において、配線基板15の構成
をプリント基板3上に配線層9を形成したものとした
が、配線基板15の構成はプリント基板3のみでも、ま
た、配線層9のみでも、さらに、セラミック等の無機材
料基板11上に配線層9を形成したものでもよい。ま
た、配線基板15の裏面の電極16の配置は、図7に示
したような均一な配置に限らず必要に応じて変更可能で
あり、表面の半導体素子1の周辺部に集中した表面の電
極配置を分散させる形に裏面の電極配置がなされていれ
ば、上記と同様な効果を得ることができる。
【0054】実施の形態6. 図10はこの発明の実施の形態6による半導体装置の構
造を示す断面図であり、図において、22は半導体素子
1の裏面にスパッタ等の方法により設けられた金属膜
(導体)、23はプリント基板3上のグランド電極(接
地電極)、24は導電性接着剤(導体)である。なお、
図1に示したものと同一または相当の部分については同
一符号を付して重複説明を省略する。また、図示の簡略
化のため、プリント基板3の構造の図示を省略する。な
お、配線基板と半導体素子1との接続は、前記各実施の
形態と同様に行われるものとする。
【0055】次に動作について説明する。半導体素子1
の裏面に設けられた金属膜22が、導電性接着剤24を
介してプリント基板3上のグランド電極23と接続され
ているため、半導体素子1の裏面をグランドに接続して
半導体素子1のバックバイアスをとることができ、半導
体素子1の動作を安定させ、特性を向上させた半導体装
置を構成することが可能となる。
【0056】なお、上記においては、半導体素子1裏面
の金属膜22の形成と導電性接着剤24によるグランド
電極23への接続を前記実施の形態1に適用した例を示
したが、他の各実施の形態に対して適用してもよく、同
様の効果を得ることができる。
【0057】実施の形態7. 上記各実施の形態では、突起電極2の幅を電極4の幅よ
り大きく形成することにより、図15に示したような突
起電極2と電極4bとの間の隙間による、突起電極2と
電極4bとの接触面積が小さくなるのを防止する例を示
したが、以下、他の構成により、このことを防止する実
施の形態について説明する。
【0058】図11はこの発明の実施の形態7による半
導体装置の構造を示す断面図であり、図において、2a
は、その先端を丸く形成した突起電極である。なお、図
1に示したものと同一または相当の部分については同一
符号を付して重複説明を省略する。また、図示の簡略化
のため、プリント基板3の構造の図示を省略する。な
お、配線基板と半導体素子1との接続は、前記各実施の
形態と同様に行われるものとする。
【0059】この実施の形態7は、突起電極として先端
が丸い突起電極2aを用いた以外は、前記実施の形態1
と同様の構成である。
【0060】次に動作について説明する。突起電極2a
の先端を丸く形成しているため、プリント基板3の凹部
19の変形量が大きくなって電極4の幅が突起電極2の
幅よりも大きく、図15にみられるように電極4が円弧
状に変形した場合でも、電極4との接触面積を大きくと
ることができ、信頼性の高い接続を得ることができる。
【0061】次に、図11に示したような先端が丸い突
起電極2aの形成方法について、図12を用いて説明す
る。図において、17は弾性体、18は弾性体17上に
形成した金属膜(軟質な平板)である。
【0062】次に製造方法について説明する。前記実施
の形態7における先端が丸い突起電極2aは、まず、半
導体素子1に複数の突起電極2を形成した後、一旦突起
電極2を硬質な平坦面に押し付ける工程を行って複数の
突起電極2の高さを揃えた後、上図12に示したよう
に、突起電極2を有する半導体素子1を弾性体17上に
形成した金属膜18に押し付けることにより形成するこ
とができる。一般に、弾性体に平板を押し付けると、平
板の中心部から端面方向に行くにつれて応力が大きくな
り、端面部には応力集中領域が生じる。
【0063】よって、半導体素子1に形成された状態に
おいて平面状の先端形状をした突起電極2を弾性体17
上の金属膜18に押し付けた場合にも同様の現象が起こ
り、突起電極2を弾性体17上の金属膜18に押し付け
ると、突起電極2には端部に応力集中が生じ、この応力
に応じて突起電極2の端がくぼみ、これにより突起電極
2の先端を容易に丸く形成することができる。
【0064】なお、上記においては、先端が丸い突起電
極2aを前記実施の形態1に適用した例を示したが、前
記他の各実施の形態に対して適用してもよく、同様の効
果が得られるのはもちろんのこと、前記各実施の形態に
て示したように、プリント基板上の電極の幅を半導体素
子の突起電極の幅より小さくし、かつ、前記実施の形態
7にて示したように突起電極の先端を丸く形成すれば、
さらに信頼性の高い接続を得ることができる。
【0065】実施の形態8. 図13はこの発明の実施の形態8による半導体装置の構
造を示す断面図であり、図において、12は配線基板1
3上に形成された突起電極(配線基板の電極)、13は
突起電極12が形成された配線基板である。配線基板1
3としては、プリント基板,セラミック基板またはシリ
コン基板上に配線層を形成した基板,配線層の何れを用
いることも可能である。なお、図1に示したものと同一
または相当の部分については同一符号を付して重複説明
を省略する。なお、配線基板と半導体素子1との接続
は、前記各実施の形態と同様に行われるものとする。
【0066】次に動作について説明する。配線基板13
上の突起電極12は写真製版技術とめっき技術により容
易に形成することができる。この場合、半導体素子1の
電極に上に突起電極12を形成する場合と比較して、突
起電極12の形成を低コストで行うことができ、半導体
素子1と配線基板13との接続を低コストにより行うこ
とができる。また、半導体素子1と配線基板13との圧
接の際に、半導体素子1の電極表面を被覆した酸化膜を
突起電極12の圧接により剥がされることとなり、半導
体素子1と配線基板13との接続を良好にすることがで
きる。
【0067】なお、配線基板13上の突起電極12を、
前記実施の形態7と同様の方法により丸く形成してもよ
く、この場合には、半導体素子1と配線基板13との圧
接の際に、半導体素子1の電極表面を被覆した酸化膜を
凸形状の突起電極12の圧接により、圧接集中が発生し
さらに剥がされることとなり、突起電極12の先端が平
坦な場合と比較してさらに良好な接続を得ることができ
る。
【0068】上記各実施の形態では、半導体素子1およ
び配線基板を加熱し、接着剤5を加熱し、硬化する例を
示したが、これに限られることはなく、突起電極および
電極と当接させた後に、接着剤5を加熱し硬化するよう
にしてもよいことはいうまでもない。
【0069】実施の形態9. なお、前記各実施の形態において、接着剤5として硬化
時の収縮率の大きな接着剤を用いれば、半導体素子1と
各配線基板との接触力をさらに大きくすることができ、
半導体素子1と各配線基板との接続信頼性をさらに向上
することができる。硬化時に収縮する接着剤5としては
光硬化接着剤(熱にても硬化可能なもの)を用いること
ができる。
【0070】
【発明の効果】以上のように、この発明の請求項1によ
れば、突起電極を有する半導体素子と、該突起電極に相
対する電極を有する配線基板との間に樹脂にてなる接着
剤を配置し、半導体素子と配線基板とを圧接して接着剤
を硬化させることにより半導体素子と配線基板とを接続
した半導体装置において、配線基板の電極の幅を突起電
極の幅より小さく形成し、かつ、圧接により配線基板の
電極部分に凹部が形成されているので、半導体素子と配
線基板との圧接が強く配線基板の凹部の変形量が大きい
場合にも、電極の形状を保って突起電極と電極との接続
を良好に保つことができ、半導体素子と配線基板との電
気的接続を安定して持続させることができ、接続信頼性
の高い半導体装置を提供することが可能という効果があ
る。また、この電気的接続は、突起電極と電極との非常
に高い平坦度を要求しないため、電極の高平坦化のため
のコスト上昇が避けられ、半導体装置の製造を低コスト
により行うことができる半導体装置を提供することが可
能となるという効果がある。
【0071】又、この発明の請求項2によれば、電極を
有する半導体素子と、該電極に相対する電極を有する配
線基板との間に樹脂にてなる接着剤を配置し、半導体素
子と配線基板とを圧接して接着剤を硬化させることによ
り半導体素子と配線基板とを接続した半導体装置におい
て、配線基板の電極が突起形状であることと、圧接によ
り配線基板の電極部分に凹部が形成されているので、圧
接の際の半導体素子の損傷を防止しながら半導体素子と
配線基板との電気的接続を安定して持続させることがで
き、また、半導体素子と配線基板との圧接の際に、半導
体素子の電極表面を被覆した酸化膜を、突起電極により
剥がすことができ、接続信頼性の高い半導体装置を提供
することが可能という効果がある。また、この電気的接
続は突起電極と電極との非常に高い平坦度を要求しない
ため、電極の高平坦化のためのコスト上昇が避けられ、
かつ、突起電極の形成コストを低く抑えることができ、
さらにコストの上昇を避けることができる半導体装置を
提供することが可能という効果がある。
【0072】又、この発明の請求項3によれば、請求項
において、配線基板の突起形状の電極の先端形状を凸
曲面形状としたので、半導体素子と配線基板との圧接の
際に、半導体素子の電極表面を被覆した酸化膜を、凸形
状の突起電極の圧接集中により、確実に剥がすことがで
き、突起電極の先端が平坦な場合と比較してさらに良好
な接続を得ることができる半導体装置を提供することが
可能という効果がある。
【0073】又、この発明の請求項4によれば、半導体
素子に配線基板の電極の幅より大きい幅を有する突起電
極を形成し、半導体素子を加熱し、半導体素子と突起電
極に相対する電極を有する配線基板と半導体素子との間
に樹脂にてなる接着剤を配置し、突起電極と電極とを相
対させた状態で、所定の圧接力にて半導体素子と配線基
板とを圧接させることにより、配線基板の電極部分に凹
部を形成し、圧接を維持したまま接着剤を熱硬化させた
後に、半導体素子を冷却するので、半導体素子を加熱し
た状態で、配線基板に押圧する事により、所定の位置に
配置された接着剤が、半導体素子からの熱により粘度が
小さくなり、半導体素子の突起電極が容易に配線基板の
電極に到達することができ、突起電極と電極との接続が
確実になる、また、半導体素子を加熱して押圧した後、
半導体素子を冷却し接着剤を硬化することにより、配線
基板の電極が凹み、半導体素子の突起電極と配線基板上
の電極との接触が容易となり、また、接着剤の膨張係数
と、突起電極および電極の膨張係数との差により、半導
体素子を冷却する際に、突起電極と電極との間に圧縮力
が生じ、突起電極と電極との接触力を常に大きく保ち、
これにより半導体素子と配線基板との電気的接続を安定
して持続させることができ、接続信頼性の高い半導体装
置の製造方法を得ることが可能という効果がある。ま
た、この電気的接続は突起電極と電極との非常に高い平
坦度を要求しないため、電極の高平坦化のためのコスト
上昇が避けられ、半導体装置の製造を低コストにより行
うことができる半導体装置の製造方法を提供することが
可能という効果がある。また、半導体素子と配線基板と
の圧接が強く、配線基板の凹部の変形量が大きい場合に
も、電極の形状を保つことができるため、突起電極と電
極との接続をさらに良好に保つことができる半導体装置
の製造方法を提供することが可能という効果がある。
【0074】又、この発明の請求項5によれば、半導体
素子に複数の突起電極を形成した後、各突起電極を硬質
の平坦面に対して押圧し、各突起電極の高さを均一に
し、軟質な平板に押圧し、各突起電極の先端形状を凸曲
面形状に形成し、半導体素子を加熱し、半導体素子の各
突起電極に相対する電極を有する配線基板と半導体素子
との間に樹脂にてなる接着剤を配置し、各突起電極と各
電極とを相対させた状態で、所定の圧接力にて半導体素
子と配線基板とを圧接させることにより、配線基板の各
電極部分に凹部を形成し、圧接を維持したまま接着剤を
熱硬化させた後に、半導体素子を冷却するので、半導体
素子を加熱した状態で、配線基板に押圧する事により、
所定の位置に配置された接着剤が、半導体素子からの熱
により粘度が小さくなり、半導体素子の突起電極が容易
に配線基板の電極に到達することができ、突起電極と電
極との接続が確実になる、また、半導体素子を加熱して
押圧した後、半導体素子を冷却し接着剤を硬化すること
により、配線基板の電極が凹み、半導体素子の突起電極
と配線基板上の電極との接触が容易となり、また、接着
剤の膨張係数と、突起電極および電極の膨張係数との差
により、半導体素子を冷却する際に、突起電極と電極と
の間に圧縮力が生じ、突起電極と電極との接触力を常に
大きく保ち、これにより半導体素子と配線基板との電気
的接続を安定して持続させることができ、接続信頼性の
高い半導体装置の製造方法を得ることが可能という効果
がある。また、この電気的接続は突起電極と電極との非
常に高い平坦度を要求しないため、電極の高平坦化のた
めのコスト上昇が避けられ、半導体装置の製造を低コス
トにより行うことができる半導体装置の製造方法を提供
することが可能という効果がある。また、各突起電極を
凸曲面形状に容易に形成でき、半導体素子と配線基板と
の圧接が強く配線基板の凹部の変形量が大きい場合に
も、電極の形状を保つことができるため、突起電極と電
極との接続を良好に保つことができる半導体装置の製造
方法を提供することが可能という効果がある。
【0075】又、この発明の請求項6によれば、電極を
有する半導体素子を加熱し、半導体素子の電極に相対す
る突起電極を有する配線基板と半導体素子との間に樹脂
にてなる接着剤を配置し、電極と突起電極とを相対させ
た状態で、所定の圧接力にて半導体素子と配線基板とを
圧接させることにより、配線基板の電極部分に凹部を形
成し、圧接を維持したまま接着剤を熱硬化させた後、半
導体素子を冷却するので、半導体素子を加熱した状態
で、配線基板に押圧する事により、配線基板上に配置し
た接着剤が半導体素子からの熱により粘度が小さくな
り、配線基板の突起電極が容易に半導体素子の電極に到
達することができ、突起電極と電極との接続が確実にな
る、また、接着剤の膨張係数と、突起電極および電極の
膨張係数との差により、半導体素子を冷却する際に、突
起電極と電極との間に圧縮力が生じ突起電極と電極の接
触力を常に大きく保ち、また、半導体素子と配線基板と
の圧接の際に、半導体素子の電極表面を被覆した酸化膜
を突起電極の圧接により剥がすことができる。これらの
ことにより、半導体素子と配線基板との電気的接続を安
定して持続させる、かつ、接続信頼性の高い半導体装置
の製造方法を提供することが可能という効果がある。ま
た、この電気的接続は突起電極と電極との非常に高い平
坦度を要求しないため、電極の高平坦化のためのコスト
上昇が避けられ、かつ、突起電極の形成コストを低く抑
えることができ、さらにコストの上昇を避けることがで
きる半導体装置の製造方法を提供することが可能という
効果がある。
【0076】又、この発明の請求項7によれば、請求項
4ないし請求項6のいずれかにおいて、接着剤を配置す
る際に、配線基板を加熱するようにしたので、接着剤の
粘度をさらに容易に小さくするることができるため、半
導体素子と配線基板との接続を、さらに確実に行うこと
ができる半導体装置の製造方法を提供することが可能と
いう効果がある。
【0077】又、この発明の請求項8によれば、請求項
4ないし請求項7のいずれかにおいて、接着剤としてフ
ィルム状の熱硬化性接着シートを、Bステージ状態にて
配置するので、容易に接着剤の配置を行うことができる
半導体装置の製造方法を提供することが可能という効果
がある。
【図面の簡単な説明】
【図1】 この発明の実施の形態1による半導体装置の
構造を示す断面図である。
【図2】 突起電極2の形成された半導体素子1をプリ
ント基板3に押圧した際の状態を示す断面図である。
【図3】 この発明の実施の形態2による半導体装置の
構造を示す断面図である。
【図4】 この発明の実施の形態3による半導体装置の
構造を示す断面図である。
【図5】 この発明の実施の形態4による半導体装置の
構造を示す断面図である。
【図6】 この発明の実施の形態5による半導体装置の
構造を示す断面図である。
【図7】 この発明の実施の形態5による配線基板を裏
面から見た平面図である。
【図8】 この発明の実施の形態5による半導体装置の
他の構造を示す断面図である。
【図9】 この発明の実施の形態5による半導体装置を
他の部品とともに他の配線基板に搭載した状態を示す断
面図である。
【図10】 この発明の実施の形態6による半導体装置
の構造を示す断面図である。
【図11】 この発明の実施の形態7による半導体装置
の構造を示す断面図である。
【図12】 この発明の実施の形態7による半導体装置
の製造方法を示す断面図である。
【図13】 この発明の実施の形態8による半導体装置
の構造を示す断面図である。
【図14】 従来の半導体装置の構造を示す断面図であ
る。
【図15】 半導体装置の問題点を説明するための構造
を示す断面図である。
【符号の説明】
1 半導体素子、2,2a 突起電極、3 プリント基
板(配線基板)、4 電極、4b 電極(配線基板の電
極)、5 接着剤、7 絶縁層、8 導体層、9 配線
層、10 基板(配線基板)、11 無機材料基板(配
線基板)、12 突起電極(配線基板の電極)、13,
15 配線基板、14 はんだ、16 電極(入出力用
の電極)、18 金属膜(軟質な平板)、19,19a
凹部、20 圧縮力、22 金属膜(導体)、23
グランド電極(接地電極)、24 導電性接着剤(導
体)、A 支点。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 利田 賢二 東京都千代田区丸の内二丁目2番3号 三菱電機株式会社内 (72)発明者 北村 洋一 東京都千代田区丸の内二丁目2番3号 三菱電機株式会社内 (72)発明者 長嶺 高宏 東京都千代田区丸の内二丁目2番3号 三菱電機株式会社内 (56)参考文献 特開 平2−285650(JP,A) 特開 昭52−11770(JP,A) 特開 平2−170444(JP,A) 特開 平3−218037(JP,A) 特開 平4−199524(JP,A) 特開 平5−74854(JP,A) 特開 平5−347327(JP,A) 特開 平9−51018(JP,A) 実開 平3−85642(JP,U) (58)調査した分野(Int.Cl.7,DB名) H01L 21/60

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項1】 突起電極を有する半導体素子と、該突起
    電極に相対する電極を有する配線基板との間に樹脂にて
    なる接着剤を配置し、前記半導体素子と前記配線基板と
    を圧接して前記接着剤を硬化させることにより前記半導
    体素子と前記配線基板とを接続した半導体装置におい
    て、前記配線基板の電極の幅を前記突起電極の幅より小
    さく形成し、かつ、前記圧接により前記配線基板の前記
    電極部分に凹部が形成されていることを特徴とする半導
    体装置。
  2. 【請求項2】 電極を有する半導体素子と、該電極に相
    対する電極を有する配線基板との間に樹脂にてなる接着
    剤を配置し、前記半導体素子と前記配線基板とを圧接し
    て前記接着剤を硬化させることにより前記半導体素子と
    前記配線基板とを接続した半導体装置において、前記配
    線基板の電極が突起形状であることと、前記圧接により
    前記配線基板の前記電極部分に凹部が形成されているこ
    とを特徴とする半導体装置。
  3. 【請求項3】 配線基板の突起形状の電極の先端形状を
    凸曲面形状としたことを特徴とする請求項2記載の半導
    体装置。
  4. 【請求項4】 半導体素子に配線基板の電極の幅より大
    きい幅を有する突起電極を形成し、前記半導体素子を加
    熱し、前記半導体素子の前記突起電極に相対する前記電
    極を有する前記配線基板と前記半導体素子との間に樹脂
    にてなる接着剤を配置し、前記突起電極と前記電極とを
    相対させた状態で、所定の圧接力にて前記半導体素子と
    前記配線基板とを圧接させることにより、前記配線基板
    の前記電極部分に凹部を形成し、前記圧接を維持したま
    ま前記接着剤を熱硬化させた後に、前記半導体素子を冷
    却することを特徴とする半導体装置の製造方法。
  5. 【請求項5】 半導体素子に複数の突起電極を形成した
    後、前記各突起電極を硬質の平坦面に対して押圧し、前
    記各突起電極の高さを均一にする工程と、軟質な平板に
    押圧する工程を行うことにより、前記各突起電極の先端
    形状を凸曲面形状に形成し、前記半導体素子を加熱し、
    前記半導体素子の前記各突起電極に相対する各電極を有
    する配線基板と前記半導体素子との間に樹脂にてなる接
    着剤を配置し、前記各突起電極と前記各電極とを相対さ
    せた状態で、所定の圧接力にて前記半導体素子と前記配
    線基板とを圧接させることにより、前記配線基板の前記
    各電極部分に凹部を形成し、前記圧接を維持したまま前
    記接着剤を熱硬化させた後に、前記半導体素子を冷却す
    ることを特徴とする半導体装置の製造方法。
  6. 【請求項6】 電極を有する半導体素子を加熱し、前記
    半導体素子の前記電極に相対する突起電極を有する配線
    基板と前記半導体素子との間に樹脂にてなる接着剤を配
    置し、前記電極と前記突起電極とを相対させた状態で、
    所定の圧接力にて前記半導体素子と前記配線基板とを圧
    接させることにより、前記配線基板の前記電極部分に凹
    部を形成し、前記圧接を維持したまま前記接着剤を熱硬
    化させた後、前記半導体素子を冷却することを特徴とす
    る半導体装置の製造方法。
  7. 【請求項7】 接着剤を配置する際に、配線基板を加熱
    することを特徴とする請求項4ないし請求項6のいずれ
    かに記載の半導体装置の製造方法。
  8. 【請求項8】 接着剤としてフィルム状の熱硬化性接着
    シートを、Bステージ状態にて配置すること特徴とする
    請求項4ないし請求項7のいずれかに記載の半導体装置
    の製造方法。
JP05625797A 1996-03-13 1997-03-11 半導体装置およびその製造方法 Ceased JP3274619B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP05625797A JP3274619B2 (ja) 1996-03-13 1997-03-11 半導体装置およびその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP8-56432 1996-03-13
JP5643296 1996-03-13
JP05625797A JP3274619B2 (ja) 1996-03-13 1997-03-11 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPH09306952A JPH09306952A (ja) 1997-11-28
JP3274619B2 true JP3274619B2 (ja) 2002-04-15

Family

ID=26397207

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05625797A Ceased JP3274619B2 (ja) 1996-03-13 1997-03-11 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP3274619B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000311921A (ja) * 1999-04-27 2000-11-07 Sony Corp 半導体装置およびその製造方法
JP5913055B2 (ja) * 2012-11-09 2016-04-27 日本特殊陶業株式会社 配線基板
JP5913063B2 (ja) * 2012-11-27 2016-04-27 日本特殊陶業株式会社 配線基板
JP6092752B2 (ja) * 2013-10-30 2017-03-08 京セラ株式会社 配線基板
US20230326633A1 (en) * 2022-04-08 2023-10-12 Cyntec Co., Ltd. Structure of resistor device and system for measuring resistance of same

Also Published As

Publication number Publication date
JPH09306952A (ja) 1997-11-28

Similar Documents

Publication Publication Date Title
US5525545A (en) Semiconductor chip assemblies and components with pressure contact
JPH10233413A (ja) 半導体装置およびその製造方法並びに配線基板
US20020084522A1 (en) Semiconductor device using interposer substrate and manufacturing method therefor
KR100858456B1 (ko) 회로 기판 및 반도체 장치
US6713880B2 (en) Semiconductor device and method for producing the same, and method for mounting semiconductor device
JP2001189337A (ja) 電極バンプおよびそれを用いた半導体素子並びに半導体装置
JPH1041694A (ja) 半導体素子の基板実装構造及びその実装方法
US6528889B1 (en) Electronic circuit device having adhesion-reinforcing pattern on a circuit board for flip-chip mounting an IC chip
US20080251944A1 (en) Semiconductor device
US20040012080A1 (en) Connection of integrated circuits
JP3274619B2 (ja) 半導体装置およびその製造方法
US20040007782A1 (en) Connecting circuit devices and assemblies thereof
JP4479582B2 (ja) 電子部品実装体の製造方法
US6197617B1 (en) Semiconductor device with high reliability of connection between projective electrode of semiconductor element and conductive wire of substrate and method of manufacturing the same
US20030032277A1 (en) Semiconductor device, method of manufacturing the same, circuit board and electronic instrument
JP3225800B2 (ja) 半導体装置
JPH10125734A (ja) 半導体ユニットおよびその製造方法
JPH11284022A (ja) 半導体装置およびその製造方法
JPH07282878A (ja) 異方導電性接続部材及びその製造方法
JP3419398B2 (ja) 半導体装置の製造方法
JP2004247621A (ja) 半導体装置およびその製造方法
JP2002134558A (ja) 半導体装置及びその製造方法
JP2002170848A (ja) 回路基板
JP2000068321A (ja) 半導体装置およびその製造方法
JP2932995B2 (ja) 半導体装置の製造方法と半導体素子実装用基板保持具

Legal Events

Date Code Title Description
RVOP Cancellation by post-grant opposition