JP2000068321A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2000068321A JP2000068321A JP24041898A JP24041898A JP2000068321A JP 2000068321 A JP2000068321 A JP 2000068321A JP 24041898 A JP24041898 A JP 24041898A JP 24041898 A JP24041898 A JP 24041898A JP 2000068321 A JP2000068321 A JP 2000068321A
- Authority
- JP
- Japan
- Prior art keywords
- insulating resin
- circuit board
- resin
- semiconductor device
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 半導体素子と回路基板との電気的接続が、確
実かつ高い安定性である高品質の半導体装置を提供す
る。 【解決手段】 半導体素子１上に突起電極３を形成し、
突起電極３先端に導電性接着剤６を塗布する。一方、予
め、回路基板４上に電極端子５および薄膜１０を形成
し、薄膜１０上に第１の絶縁樹脂８を塗布する。次に、
フェースダウンにより、突起電極１を回路基板４上に配
置することによって、導電性接着剤６を介して突起電極
３と電極端子５とを接触させ、かつ第１の絶縁樹脂８を
薄膜１０と半導体素子１との間に押し広げる。そして、
これを加熱加圧ヘッドにより加熱加圧処理し、導電性接
着剤６と第１の絶縁樹脂８とを硬化させた後、半導体素
子１と回路基板４との隙間部に第２の絶縁樹脂９を充填
し、熱処理によって硬化させることにより、半導体装置
が製造できる。
実かつ高い安定性である高品質の半導体装置を提供す
る。 【解決手段】 半導体素子１上に突起電極３を形成し、
突起電極３先端に導電性接着剤６を塗布する。一方、予
め、回路基板４上に電極端子５および薄膜１０を形成
し、薄膜１０上に第１の絶縁樹脂８を塗布する。次に、
フェースダウンにより、突起電極１を回路基板４上に配
置することによって、導電性接着剤６を介して突起電極
３と電極端子５とを接触させ、かつ第１の絶縁樹脂８を
薄膜１０と半導体素子１との間に押し広げる。そして、
これを加熱加圧ヘッドにより加熱加圧処理し、導電性接
着剤６と第１の絶縁樹脂８とを硬化させた後、半導体素
子１と回路基板４との隙間部に第２の絶縁樹脂９を充填
し、熱処理によって硬化させることにより、半導体装置
が製造できる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関し、特にフリップチップ実装技術を用
いた半導体装置およびその製造方法に関するものであ
る。
その製造方法に関し、特にフリップチップ実装技術を用
いた半導体装置およびその製造方法に関するものであ
る。
【０００２】
【従来の技術】近年、携帯用電子機器等の小型化、高性
能化に伴ない、半導体素子の集積度が高くなり、半導体
装置の小型化および接続端子の狭ピッチ化が進んでい
る。このため、フリップチップ実装技術を用いた半導体
装置の開発が盛んに行われている。以下、図７および図
８に基づき、前記フリップチップ実装技術を用いた従来
の半導体装置の一例について説明する。
能化に伴ない、半導体素子の集積度が高くなり、半導体
装置の小型化および接続端子の狭ピッチ化が進んでい
る。このため、フリップチップ実装技術を用いた半導体
装置の開発が盛んに行われている。以下、図７および図
８に基づき、前記フリップチップ実装技術を用いた従来
の半導体装置の一例について説明する。
【０００３】図７は、前記半導体装置の構成を示す平面
図であり、図８は、前記図７のIII−III方向の断面図で
ある。なお、図７および図８において、同一部分には同
一符号を付している。
図であり、図８は、前記図７のIII−III方向の断面図で
ある。なお、図７および図８において、同一部分には同
一符号を付している。
【０００４】図に示すように、半導体素子１０１の素子
形成面上に、アルミ電極端子（図示せず）が形成され、
このアルミ電極端子上に、導電性金属材料からなる突起
電極１０３が形成されている。一方、絶縁物からなる回
路基板１０４の主面上には、配線パターン（図示せず）
および電極端子１０５が形成され、前記両者が接続され
ている。そして、突起電極１０３と電極端子１０５と
が、導電性接着剤１０６を介して接続され、突起電極１
０３と導電性接着剤１０６とが電気的結合層１０７を形
成し、半導体素子１０１と回路基板１０４との隙間部
に、絶縁樹脂１１０が充填されている。
形成面上に、アルミ電極端子（図示せず）が形成され、
このアルミ電極端子上に、導電性金属材料からなる突起
電極１０３が形成されている。一方、絶縁物からなる回
路基板１０４の主面上には、配線パターン（図示せず）
および電極端子１０５が形成され、前記両者が接続され
ている。そして、突起電極１０３と電極端子１０５と
が、導電性接着剤１０６を介して接続され、突起電極１
０３と導電性接着剤１０６とが電気的結合層１０７を形
成し、半導体素子１０１と回路基板１０４との隙間部
に、絶縁樹脂１１０が充填されている。
【０００５】以上のように構成された前記半導体装置
は、例えば、以下に示すようにして製造できる。まず、
通常の半導体プロセスにおいて、所望の素子、配線およ
び絶縁膜等を形成した半導体素子１０１を多数個形成し
た半導体ウエハを作製する。次に、この半導体ウエハに
おいて、半導体素子１０１の素子形成面上のアルミ電極
端子にプローブを接触させ、電気的特性の検査を行い、
半導体素子１０１の良否を判定したうえで、各半導体素
子１０１の素子形成面上に突起電極１０３を形成し、こ
の半導体ウエハを切断して、個々の半導体素子１０１に
加工する。
は、例えば、以下に示すようにして製造できる。まず、
通常の半導体プロセスにおいて、所望の素子、配線およ
び絶縁膜等を形成した半導体素子１０１を多数個形成し
た半導体ウエハを作製する。次に、この半導体ウエハに
おいて、半導体素子１０１の素子形成面上のアルミ電極
端子にプローブを接触させ、電気的特性の検査を行い、
半導体素子１０１の良否を判定したうえで、各半導体素
子１０１の素子形成面上に突起電極１０３を形成し、こ
の半導体ウエハを切断して、個々の半導体素子１０１に
加工する。
【０００６】一方、予め、絶縁物からなる回路基板１０
４の主面上に、導電性金属材料を用いて、所望の配線パ
ターンや電極端子１０５等を形成しておく。
４の主面上に、導電性金属材料を用いて、所望の配線パ
ターンや電極端子１０５等を形成しておく。
【０００７】次に、半導体素子１０１上の突起電極１０
３の先端部に、導電性接着剤１０６を塗布した後、この
導電性接着剤１０６を介して、所定の電極端子１０５と
突起電極１０３とが当接し、電気的接続が行えるよう
に、フェースダウンにより半導体素子１０１を回路基板
１０４上に配置する。この状態で導電性接着剤１０６を
硬化させることにより、電極端子１０５と突起電極１０
３とを接着固定する。そして、半導体素子１０１と回路
基板１０４との隙間部に、半導体素子１０１の端辺から
絶縁樹脂１１０を毛細管現象を利用して注入し、この絶
縁樹脂１１０を加熱処理によって硬化させる。以上のよ
うにして、フリップチップ実装技術を用いた半導体装置
を製造する。
３の先端部に、導電性接着剤１０６を塗布した後、この
導電性接着剤１０６を介して、所定の電極端子１０５と
突起電極１０３とが当接し、電気的接続が行えるよう
に、フェースダウンにより半導体素子１０１を回路基板
１０４上に配置する。この状態で導電性接着剤１０６を
硬化させることにより、電極端子１０５と突起電極１０
３とを接着固定する。そして、半導体素子１０１と回路
基板１０４との隙間部に、半導体素子１０１の端辺から
絶縁樹脂１１０を毛細管現象を利用して注入し、この絶
縁樹脂１１０を加熱処理によって硬化させる。以上のよ
うにして、フリップチップ実装技術を用いた半導体装置
を製造する。
【０００８】
【発明が解決しようとする課題】しかしながら、前述の
ような構成の半導体装置では、例えば、回路基板が初期
的な反りやうねりを有する場合等に、半導体素子と回路
基板との接続に問題が生じる。以下、図９および図１０
に基づいて、回路基板が反りを有する場合の半導体素子
と前記回路基板との接続の一例について説明する。
ような構成の半導体装置では、例えば、回路基板が初期
的な反りやうねりを有する場合等に、半導体素子と回路
基板との接続に問題が生じる。以下、図９および図１０
に基づいて、回路基板が反りを有する場合の半導体素子
と前記回路基板との接続の一例について説明する。
【０００９】図９および図１０は、反りを有する回路基
板に半導体素子を接続した場合の半導体装置の構成を示
す断面図である。なお、図９および図１０において、図
８と同一部分には同一符号を付している。まず、図９に
示すように、回路基板１０４が半導体素子１０１を実装
する面に凹状に反りを有している場合、例えば、半導体
素子１０１の中央部は、その端部に比べ、回路基板１０
４との距離が離れている。このため、前記中央部に形成
した突起電極１０３ａ先端の導電性接着剤１０６ａは、
所定の電極端子１０５ａに到達し難くなる。
板に半導体素子を接続した場合の半導体装置の構成を示
す断面図である。なお、図９および図１０において、図
８と同一部分には同一符号を付している。まず、図９に
示すように、回路基板１０４が半導体素子１０１を実装
する面に凹状に反りを有している場合、例えば、半導体
素子１０１の中央部は、その端部に比べ、回路基板１０
４との距離が離れている。このため、前記中央部に形成
した突起電極１０３ａ先端の導電性接着剤１０６ａは、
所定の電極端子１０５ａに到達し難くなる。
【００１０】また、図１０に示すように、回路基板１０
４が半導体素子１０１を実装する面に凸状に反りを有し
ている場合、例えば、半導体素子１０１の端部は、中央
部に比べ、回路基板１０４との距離が離れている。この
ため、前記端部に形成した突起電極１０３ｂ先端の導電
性接着剤１０６ｂは、所定の電極端子１０５ｂに到達し
難くなる。
４が半導体素子１０１を実装する面に凸状に反りを有し
ている場合、例えば、半導体素子１０１の端部は、中央
部に比べ、回路基板１０４との距離が離れている。この
ため、前記端部に形成した突起電極１０３ｂ先端の導電
性接着剤１０６ｂは、所定の電極端子１０５ｂに到達し
難くなる。
【００１１】このように、回路基板が反り等を有してい
ると、前記回路基板と半導体素子との接続が不十分にな
るおそれがある。
ると、前記回路基板と半導体素子との接続が不十分にな
るおそれがある。
【００１２】また、前記導電性接着剤あるいは前記絶縁
樹脂を、例えば、熱処理によって硬化させる場合、加熱
による温度上昇のために、前記回路基板に伸びや反り等
が発生し、このため前記導電性接着剤による接続部分に
クラック等の障害が発生するおそれもある。以上のこと
から、従来の半導体装置では、前記半導体素子と回路基
板との接続不良や接続抵抗値の上昇等がおこり、その品
質が著しく低下するおそれがあるという問題を有してい
る。
樹脂を、例えば、熱処理によって硬化させる場合、加熱
による温度上昇のために、前記回路基板に伸びや反り等
が発生し、このため前記導電性接着剤による接続部分に
クラック等の障害が発生するおそれもある。以上のこと
から、従来の半導体装置では、前記半導体素子と回路基
板との接続不良や接続抵抗値の上昇等がおこり、その品
質が著しく低下するおそれがあるという問題を有してい
る。
【００１３】そこで、本発明の目的は、半導体素子と回
路基板とが、確実に安定して電気的に接続した高品質の
半導体装置およびその製造方法を提供することである。
路基板とが、確実に安定して電気的に接続した高品質の
半導体装置およびその製造方法を提供することである。
【００１４】
【課題を解決するための手段】前記目的を達成するため
に、本発明の半導体装置は、導電性材料からなる突起電
極を有する半導体素子が、電極端子を有する回路基板上
に配置され、前記突起電極と前記電極端子とが導電性接
着剤を介して電気的に接続した半導体装置であって、前
記半導体素子と前記回路基板との隙間部の少なくとも一
か所に第１の絶縁樹脂が介在し、前記第１の絶縁樹脂が
介在しない前記隙間部に第２の絶縁樹脂が充填されてい
ることを特徴とする。なお、本発明の半導体装置は、前
記隙間部において、第１の絶縁樹脂が部分的に介在し、
第２の絶縁樹脂が全体的に充填されている。
に、本発明の半導体装置は、導電性材料からなる突起電
極を有する半導体素子が、電極端子を有する回路基板上
に配置され、前記突起電極と前記電極端子とが導電性接
着剤を介して電気的に接続した半導体装置であって、前
記半導体素子と前記回路基板との隙間部の少なくとも一
か所に第１の絶縁樹脂が介在し、前記第１の絶縁樹脂が
介在しない前記隙間部に第２の絶縁樹脂が充填されてい
ることを特徴とする。なお、本発明の半導体装置は、前
記隙間部において、第１の絶縁樹脂が部分的に介在し、
第２の絶縁樹脂が全体的に充填されている。
【００１５】このように、本発明の半導体装置は、前記
第１の絶縁樹脂が前記隙間部に部分的に介在し、前記半
導体素子と回路基板とを接続していることから、従来よ
りも、前記半導体素子と回路基板との接続が確実で、安
定性に優れており、その品質も高い。
第１の絶縁樹脂が前記隙間部に部分的に介在し、前記半
導体素子と回路基板とを接続していることから、従来よ
りも、前記半導体素子と回路基板との接続が確実で、安
定性に優れており、その品質も高い。
【００１６】本発明の半導体装置において、前記隙間部
のうち、前記突起電極と電極端子との接続部に接触しな
い領域の少なくとも一か所に、前記第１の絶縁樹脂が介
在していることが好ましい。これにより、前記接続部に
前記絶縁樹脂が混入することがないため、前記半導体素
子と回路基板とが、確実に、安定して電気的に接続され
る。
のうち、前記突起電極と電極端子との接続部に接触しな
い領域の少なくとも一か所に、前記第１の絶縁樹脂が介
在していることが好ましい。これにより、前記接続部に
前記絶縁樹脂が混入することがないため、前記半導体素
子と回路基板とが、確実に、安定して電気的に接続され
る。
【００１７】本発明の半導体装置において、前記第１の
絶縁樹脂と前記回路基板との間に薄膜を有することが好
ましい。
絶縁樹脂と前記回路基板との間に薄膜を有することが好
ましい。
【００１８】本発明の半導体装置において、前記薄膜と
回路基板との接触面積が、前記薄膜と第１の絶縁樹脂と
の接触面積以上の大きさであることが好ましい。
回路基板との接触面積が、前記薄膜と第１の絶縁樹脂と
の接触面積以上の大きさであることが好ましい。
【００１９】本発明の半導体装置において、薄膜が、前
記回路基板上の形成物を構成する材料を含む膜であるこ
とが好ましい。このように、前記薄膜に前記材料を用い
れば、前記回路基板上に他の形成物を形成する際に、同
時に前記薄膜を形成することができるため、生産性を向
上でき、低コスト化を図ることができる。
記回路基板上の形成物を構成する材料を含む膜であるこ
とが好ましい。このように、前記薄膜に前記材料を用い
れば、前記回路基板上に他の形成物を形成する際に、同
時に前記薄膜を形成することができるため、生産性を向
上でき、低コスト化を図ることができる。
【００２０】本発明の半導体装置において、前記薄膜
が、ポリイミド樹脂、シリコーン樹脂、アクリル樹脂、
ポリウレタン樹脂、ユリア樹脂およびエポキシ樹脂から
なる群から選択された少なくともひとつの樹脂を含む膜
であることが好ましい。
が、ポリイミド樹脂、シリコーン樹脂、アクリル樹脂、
ポリウレタン樹脂、ユリア樹脂およびエポキシ樹脂から
なる群から選択された少なくともひとつの樹脂を含む膜
であることが好ましい。
【００２１】本発明の半導体装置において、前記薄膜
は、単層でもよいが、積層構造の場合、少なくとも一層
が、前述のような、前記回路基板上の形成物を構成する
材料を含む膜またはポリイミド樹脂、シリコーン樹脂、
アクリル樹脂、ポリウレタン樹脂、ユリア樹脂およびエ
ポキシ樹脂からなる群から選択された少なくともひとつ
の樹脂を含む膜であることが好ましい。なお、前記積層
構造の場合、一種類とは限らず、二種類以上の前記膜を
有してもよいし、本発明の半導体装置に支障をきたさな
い範囲で、その他の膜を有してもよい。
は、単層でもよいが、積層構造の場合、少なくとも一層
が、前述のような、前記回路基板上の形成物を構成する
材料を含む膜またはポリイミド樹脂、シリコーン樹脂、
アクリル樹脂、ポリウレタン樹脂、ユリア樹脂およびエ
ポキシ樹脂からなる群から選択された少なくともひとつ
の樹脂を含む膜であることが好ましい。なお、前記積層
構造の場合、一種類とは限らず、二種類以上の前記膜を
有してもよいし、本発明の半導体装置に支障をきたさな
い範囲で、その他の膜を有してもよい。
【００２２】本発明の半導体装置において、前記第１の
絶縁樹脂の弾性率が、前記第２の絶縁樹脂の弾性率より
低いことが好ましい。
絶縁樹脂の弾性率が、前記第２の絶縁樹脂の弾性率より
低いことが好ましい。
【００２３】本発明の半導体装置において、前記第１の
絶縁樹脂のガラス転移温度が、前記第２の絶縁樹脂のガ
ラス転移温度より低いことが好ましい。
絶縁樹脂のガラス転移温度が、前記第２の絶縁樹脂のガ
ラス転移温度より低いことが好ましい。
【００２４】本発明の半導体装置において、前記第１の
絶縁樹脂が熱可塑性樹脂であり、その軟化温度が前記第
２の絶縁樹脂の硬化温度より高いことが好ましい。
絶縁樹脂が熱可塑性樹脂であり、その軟化温度が前記第
２の絶縁樹脂の硬化温度より高いことが好ましい。
【００２５】本発明の半導体装置の製造方法は、導電性
材料からなる突起電極を有する半導体素子を、フェース
ダウンにより電極端子を有する回路基板上に配置し、前
記突起電極と前記電極端子とを導電性接着剤を介して電
気的に接続する半導体装置の製造方法であって、前記半
導体素子と前記回路基板との隙間部の少なくとも一か所
に第１の絶縁樹脂を介在させた後、前記第１の絶縁樹脂
が介在しない前記隙間部に第２の絶縁樹脂を充填するこ
とを特徴とする。なお、本発明の製造方法は、前記半導
体装置と同様に、前記隙間部において、前記第１の絶縁
樹脂を部分的に介在させ、前記第２の絶縁樹脂を全体的
に充填させる。
材料からなる突起電極を有する半導体素子を、フェース
ダウンにより電極端子を有する回路基板上に配置し、前
記突起電極と前記電極端子とを導電性接着剤を介して電
気的に接続する半導体装置の製造方法であって、前記半
導体素子と前記回路基板との隙間部の少なくとも一か所
に第１の絶縁樹脂を介在させた後、前記第１の絶縁樹脂
が介在しない前記隙間部に第２の絶縁樹脂を充填するこ
とを特徴とする。なお、本発明の製造方法は、前記半導
体装置と同様に、前記隙間部において、前記第１の絶縁
樹脂を部分的に介在させ、前記第２の絶縁樹脂を全体的
に充填させる。
【００２６】この製造方法によれば、予め、前記第１の
絶縁樹脂を前記隙間部に部分的に介在させるため、前記
半導体素子と回路基板とを、より確実に、高い安定性で
電気的に接続できる。また、前記第２の絶縁樹脂により
前記半導体素子と回路基板との全体を接続する前に、電
気検査を行い、前記半導体素子を取り替えることも可能
であることから、低コスト化を図ることができ、より高
品質な半導体装置を製造できる。
絶縁樹脂を前記隙間部に部分的に介在させるため、前記
半導体素子と回路基板とを、より確実に、高い安定性で
電気的に接続できる。また、前記第２の絶縁樹脂により
前記半導体素子と回路基板との全体を接続する前に、電
気検査を行い、前記半導体素子を取り替えることも可能
であることから、低コスト化を図ることができ、より高
品質な半導体装置を製造できる。
【００２７】本発明の製造方法において、前記隙間部の
うち、前記突起電極と電極端子との接続部に接触しない
領域の少なくとも一か所に、前記第１の絶縁樹脂を介在
させることが好ましい。この製造方法によれば、第１の
絶縁樹脂によって前記半導体素子と回路基板とが接続固
定され、かつ、前記導電性接着剤に絶縁樹脂が混入する
ことないため、前記突起電極と前記電極端子とが、より
確実に、安定して電気的に接続される。
うち、前記突起電極と電極端子との接続部に接触しない
領域の少なくとも一か所に、前記第１の絶縁樹脂を介在
させることが好ましい。この製造方法によれば、第１の
絶縁樹脂によって前記半導体素子と回路基板とが接続固
定され、かつ、前記導電性接着剤に絶縁樹脂が混入する
ことないため、前記突起電極と前記電極端子とが、より
確実に、安定して電気的に接続される。
【００２８】本発明の製造方法において、前記回路基板
上の少なくとも一か所に薄膜を形成し、前記半導体素子
と前記回路基板との隙間部であって、前記薄膜上に前記
第１の絶縁樹脂を介在させることが好ましい。この製造
方法によれば、第２の絶縁樹脂を充填する前に、前記回
路基板と薄膜との接触面、または前記薄膜と第１の絶縁
樹脂との接触面を容易に剥離することができる。したが
って、簡単に半導体素子を取り替えることができ、生産
性の向上や低コスト化を図ることができる。
上の少なくとも一か所に薄膜を形成し、前記半導体素子
と前記回路基板との隙間部であって、前記薄膜上に前記
第１の絶縁樹脂を介在させることが好ましい。この製造
方法によれば、第２の絶縁樹脂を充填する前に、前記回
路基板と薄膜との接触面、または前記薄膜と第１の絶縁
樹脂との接触面を容易に剥離することができる。したが
って、簡単に半導体素子を取り替えることができ、生産
性の向上や低コスト化を図ることができる。
【００２９】本発明の製造方法において、前記薄膜と回
路基板との接触面積が、前記薄膜と第１の絶縁樹脂との
接触面積以上の大きさであることが好ましい。前記薄膜
と回路基板との接触面積が、前記薄膜と第１の絶縁樹脂
との接触面積よりも小さいと、前記第１の絶縁樹脂が部
分的に前記回路基板とも直接接続されるため、前述のよ
うな薄膜と回路基板、または前記薄膜と第１の絶縁樹脂
との接触面を剥離することが困難になるおそれがある。
路基板との接触面積が、前記薄膜と第１の絶縁樹脂との
接触面積以上の大きさであることが好ましい。前記薄膜
と回路基板との接触面積が、前記薄膜と第１の絶縁樹脂
との接触面積よりも小さいと、前記第１の絶縁樹脂が部
分的に前記回路基板とも直接接続されるため、前述のよ
うな薄膜と回路基板、または前記薄膜と第１の絶縁樹脂
との接触面を剥離することが困難になるおそれがある。
【００３０】本発明の製造方法において、前記薄膜をス
クリーン印刷、タンポ印刷、転写および塗布からなる群
から選択された少なくともひとつの方法により形成する
ことが好ましい。なお、タンポ印刷とは、曲面に印刷す
る方法で、例えば、シリコーン樹脂等を使ったオフセッ
ト印刷である。
クリーン印刷、タンポ印刷、転写および塗布からなる群
から選択された少なくともひとつの方法により形成する
ことが好ましい。なお、タンポ印刷とは、曲面に印刷す
る方法で、例えば、シリコーン樹脂等を使ったオフセッ
ト印刷である。
【００３１】本発明の製造方法において、前記第１の半
導体素子と回路基板との隙間部であって、前記薄膜上に
前記第１の絶縁樹脂を介在させた後、前記薄膜と前記回
路基板との接触面および前記薄膜と前記第１の絶縁樹脂
との接触面のいずれか一方の接触面の剥離、および前記
突起電極と電極端子との接続部の分離によって、前記第
１の半導体素子を除去し、前記回路基板上に第２の半導
体素子を配置することが好ましい。なお、前記第２の半
導体素子は、前記第１の半導体素子が配置されていた回
路基板上に配置する。
導体素子と回路基板との隙間部であって、前記薄膜上に
前記第１の絶縁樹脂を介在させた後、前記薄膜と前記回
路基板との接触面および前記薄膜と前記第１の絶縁樹脂
との接触面のいずれか一方の接触面の剥離、および前記
突起電極と電極端子との接続部の分離によって、前記第
１の半導体素子を除去し、前記回路基板上に第２の半導
体素子を配置することが好ましい。なお、前記第２の半
導体素子は、前記第１の半導体素子が配置されていた回
路基板上に配置する。
【００３２】このように、前記回路基板から前記半導体
素子を除去することによって、例えば、半導体素子が不
良である場合や、前記半導体素子と回路基板との接続が
不十分である場合に、再度、半導体素子を前記回路基板
に接続できるため、生産性が向上し、低コスト化を図る
ことができる。なお、前記第２の半導体素子は、新たな
半導体素子でもよいし、一度除去した前記第１の半導体
素子でもよい。
素子を除去することによって、例えば、半導体素子が不
良である場合や、前記半導体素子と回路基板との接続が
不十分である場合に、再度、半導体素子を前記回路基板
に接続できるため、生産性が向上し、低コスト化を図る
ことができる。なお、前記第２の半導体素子は、新たな
半導体素子でもよいし、一度除去した前記第１の半導体
素子でもよい。
【００３３】本発明の製造方法において、前記第１の絶
縁樹脂を介在させる工程が、前記回路基板上に前記第１
の絶縁樹脂を供給する工程と、フェースダウンにより前
記第１の絶縁樹脂を前記半導体素子に接触させる工程
と、前記第１の絶縁樹脂を硬化させる工程とを有するこ
とが好ましい。
縁樹脂を介在させる工程が、前記回路基板上に前記第１
の絶縁樹脂を供給する工程と、フェースダウンにより前
記第１の絶縁樹脂を前記半導体素子に接触させる工程
と、前記第１の絶縁樹脂を硬化させる工程とを有するこ
とが好ましい。
【００３４】本発明の製造方法において、前記隙間部へ
の前記第２の絶縁樹脂の充填が、減圧雰囲気中で、前記
第２の絶縁樹脂を、前記半導体素子と回路基板との間に
供給した後、前記減圧雰囲気よりも圧力を上昇させるこ
とにより行われることが好ましい。これにより、迅速に
前記隙間部に前記第２の絶縁樹脂を供給することができ
るため、高い生産性で半導体装置を製造できる。
の前記第２の絶縁樹脂の充填が、減圧雰囲気中で、前記
第２の絶縁樹脂を、前記半導体素子と回路基板との間に
供給した後、前記減圧雰囲気よりも圧力を上昇させるこ
とにより行われることが好ましい。これにより、迅速に
前記隙間部に前記第２の絶縁樹脂を供給することができ
るため、高い生産性で半導体装置を製造できる。
【００３５】
【発明の実施の形態】以下、本発明の半導体装置の実施
の形態について、図に基づいて説明する。但し、本発明
は、以下に具体的に示す実施の形態に限定されるもので
はない。
の形態について、図に基づいて説明する。但し、本発明
は、以下に具体的に示す実施の形態に限定されるもので
はない。
【００３６】（第１の実施の形態）本実施形態における
半導体装置について、図１および図２に基づき、以下に
説明する。図１は、本実施形態における半導体装置の構
成を示す平面図であり、図２は、前記図１のＩ−Ｉ方向
の断面図である。なお、図１および図２において、同一
部分には同一符号を付している。
半導体装置について、図１および図２に基づき、以下に
説明する。図１は、本実施形態における半導体装置の構
成を示す平面図であり、図２は、前記図１のＩ−Ｉ方向
の断面図である。なお、図１および図２において、同一
部分には同一符号を付している。
【００３７】図示のように、この半導体装置は、半導体
素子１が回路基板４上に配置され、前記両者の隙間部に
第１および第２の二種類の絶縁樹脂８、９を有してい
る。半導体素子１の素子形成面上には突起電極３が形成
され、回路基板４上には、電極端子５と薄膜１０とが形
成され、突起電極３と電極端子５とが導電性接着剤６を
介して接続されており、突起電極３と導電性接着剤６と
が電気的結合層７を形成している。そして、薄膜１０上
であり、半導体素子１と回路基板４との隙間部の電気的
結合層７に接触しない領域に、第１の絶縁樹脂８が介在
し、また、第２の絶縁樹脂９が、第１の絶縁樹脂８を囲
んで前記隙間部全体に充填されている。
素子１が回路基板４上に配置され、前記両者の隙間部に
第１および第２の二種類の絶縁樹脂８、９を有してい
る。半導体素子１の素子形成面上には突起電極３が形成
され、回路基板４上には、電極端子５と薄膜１０とが形
成され、突起電極３と電極端子５とが導電性接着剤６を
介して接続されており、突起電極３と導電性接着剤６と
が電気的結合層７を形成している。そして、薄膜１０上
であり、半導体素子１と回路基板４との隙間部の電気的
結合層７に接触しない領域に、第１の絶縁樹脂８が介在
し、また、第２の絶縁樹脂９が、第１の絶縁樹脂８を囲
んで前記隙間部全体に充填されている。
【００３８】以上のように構成された半導体装置は、例
えば、以下に示すようにして製造できる。
えば、以下に示すようにして製造できる。
【００３９】まず、突起電極３を有する半導体素子１を
作製する。通常の半導体プロセスにおいて、所望の素
子、配線、絶縁膜等を形成した半導体素子１を多数個形
成した半導体ウエハを作製する。そして、半導体素子１
上のアルミ電極端子（図示せず）にプローブを接触さ
せ、電気的特性の検査を行い、各半導体素子１の良否を
判定したうえで、各半導体素子１上に突起電極３を形成
する。そして、前記半導体ウエハを切断し、個々の半導
体素子１０１に加工する。
作製する。通常の半導体プロセスにおいて、所望の素
子、配線、絶縁膜等を形成した半導体素子１を多数個形
成した半導体ウエハを作製する。そして、半導体素子１
上のアルミ電極端子（図示せず）にプローブを接触さ
せ、電気的特性の検査を行い、各半導体素子１の良否を
判定したうえで、各半導体素子１上に突起電極３を形成
する。そして、前記半導体ウエハを切断し、個々の半導
体素子１０１に加工する。
【００４０】突起電極３としては、例えば、Ａｕ、Ｃ
ｕ、Ａｇ、ＡｇＰｄ、ＡｇＰｔ、Ｐｄ、Ｎｉ等の導電性
金属材料等が使用でき、その形成方法としては、例え
ば、ワイヤボンド法、メッキによる形成方法等が採用で
きる。なお、前記ワイヤボンド法を採用する場合、前記
導電性金属材料の種類は、ボールボンドできる金属ワイ
ヤであれば、特に制限されないが、例えば、金属表面が
酸化されにくい材料が好ましく、特に好ましくは、Ａｕ
である。また、前記メッキによる形成方法の場合も同様
である。
ｕ、Ａｇ、ＡｇＰｄ、ＡｇＰｔ、Ｐｄ、Ｎｉ等の導電性
金属材料等が使用でき、その形成方法としては、例え
ば、ワイヤボンド法、メッキによる形成方法等が採用で
きる。なお、前記ワイヤボンド法を採用する場合、前記
導電性金属材料の種類は、ボールボンドできる金属ワイ
ヤであれば、特に制限されないが、例えば、金属表面が
酸化されにくい材料が好ましく、特に好ましくは、Ａｕ
である。また、前記メッキによる形成方法の場合も同様
である。
【００４１】次に、突起電極３に導電性接着剤６を塗布
する。導電性接着剤６の塗布方法としては、例えば、予
め均一な膜厚を形成した液状の導電性接着剤６に、突起
電極３の先端部を浸した後、突起電極３を引き上げるこ
とにより塗布する転写方法等が採用できる。塗布した導
電性接着剤６の突起電極３先端部からの厚みは、突起電
極形状により異なるが、通常、３〜１５μｍである。
する。導電性接着剤６の塗布方法としては、例えば、予
め均一な膜厚を形成した液状の導電性接着剤６に、突起
電極３の先端部を浸した後、突起電極３を引き上げるこ
とにより塗布する転写方法等が採用できる。塗布した導
電性接着剤６の突起電極３先端部からの厚みは、突起電
極形状により異なるが、通常、３〜１５μｍである。
【００４２】導電性接着剤６としては、導電性および熱
硬化性を有していれば、特に制限されないが、通常、導
電性金属材料の粒子を含有する樹脂等が使用できる。前
記導電性金属材料としては、例えば、Ａｇ、Ｃｕ、Ｎ
ｉ、Ａｕ、Ｐｄ、ＡｇＰｔ、Ｐｄ等が使用でき、前記樹
脂としては、シリコーン系樹脂、フェノール系樹脂、ポ
リイミド系樹脂等が使用できる。また、これらの樹脂か
らなる粒子の表面を前記導電性金属材料で被覆したもの
を、前記導電性金属材料の粒子として使用することもで
きる。
硬化性を有していれば、特に制限されないが、通常、導
電性金属材料の粒子を含有する樹脂等が使用できる。前
記導電性金属材料としては、例えば、Ａｇ、Ｃｕ、Ｎ
ｉ、Ａｕ、Ｐｄ、ＡｇＰｔ、Ｐｄ等が使用でき、前記樹
脂としては、シリコーン系樹脂、フェノール系樹脂、ポ
リイミド系樹脂等が使用できる。また、これらの樹脂か
らなる粒子の表面を前記導電性金属材料で被覆したもの
を、前記導電性金属材料の粒子として使用することもで
きる。
【００４３】一方、回路基板４上には、所望の薄膜１０
および電極端子５等を形成する。回路基板４としては、
通常、樹脂、セラミクス、ガラス等の絶縁物が使用でき
る。また、電極端子５としては、通常、Ａｕ、Ｃｕ等の
導電性金属材料が使用でき、その形成方法としては、例
えば、前記導電性金属箔のエッチング、導体厚膜印刷等
の方法が採用できる。
および電極端子５等を形成する。回路基板４としては、
通常、樹脂、セラミクス、ガラス等の絶縁物が使用でき
る。また、電極端子５としては、通常、Ａｕ、Ｃｕ等の
導電性金属材料が使用でき、その形成方法としては、例
えば、前記導電性金属箔のエッチング、導体厚膜印刷等
の方法が採用できる。
【００４４】薄膜１０は、先に述べたように、例えば、
回路基板４上の形成物を構成する材料等を使用すること
ができる。通常、回路基板４上には、例えば、配線パタ
ーン形成、電極端子形成、レジスト形成、部品名や銘板
のシルク印刷形成等が施されるため、これらの形成工程
に伴い、同一材料を用いて、同時に薄膜１０を形成する
ことができる。これらの他にも、例えば、前述のような
ポリイミド樹脂、シリコーン樹脂、アクリル樹脂、ポリ
ウレタン樹脂、ユリア樹脂およびエポキシ樹脂等を用い
て、スクリーン印刷、タンポ印刷、転写、塗布等の方法
により、別途、薄膜１０を形成してもよい。なお、前記
各種樹脂は、いずれか一種類とは限らず、二種類以上を
併用してもよい。また、薄膜１０は、前述のように、単
層でもよいし、積層構造でもよい。
回路基板４上の形成物を構成する材料等を使用すること
ができる。通常、回路基板４上には、例えば、配線パタ
ーン形成、電極端子形成、レジスト形成、部品名や銘板
のシルク印刷形成等が施されるため、これらの形成工程
に伴い、同一材料を用いて、同時に薄膜１０を形成する
ことができる。これらの他にも、例えば、前述のような
ポリイミド樹脂、シリコーン樹脂、アクリル樹脂、ポリ
ウレタン樹脂、ユリア樹脂およびエポキシ樹脂等を用い
て、スクリーン印刷、タンポ印刷、転写、塗布等の方法
により、別途、薄膜１０を形成してもよい。なお、前記
各種樹脂は、いずれか一種類とは限らず、二種類以上を
併用してもよい。また、薄膜１０は、前述のように、単
層でもよいし、積層構造でもよい。
【００４５】なお、薄膜１０の形成部位は、図１および
図２に示すように、回路基板４上の中心部の一か所に制
限されず、例えば、第１の絶縁樹脂を介在させたい箇所
に複数点在するように形成してもよい。
図２に示すように、回路基板４上の中心部の一か所に制
限されず、例えば、第１の絶縁樹脂を介在させたい箇所
に複数点在するように形成してもよい。
【００４６】次に、薄膜１０上に、未硬化の第１の絶縁
樹脂８を、例えば、ディスペンス等により供給する。第
１の絶縁樹脂８としては、例えば、カチオン系、フェノ
ール系または酸無水物系のエポキシ樹脂、ビスマレイミ
ドトリアジン樹脂（ＢＴ樹脂）、シリコーン樹脂等が使
用でき、特に好ましくは、熱硬化性エポキシ樹脂であ
る。なお、前記樹脂は、一種類とは限らず、二種類以上
を併用してもよい。第１の絶縁樹脂８を塗布する際、薄
膜１０上の第１の絶縁樹脂８の塗布径は、０．５〜５ｍ
ｍの範囲が好ましく、より好ましくは、０．５〜２ｍｍ
の範囲である。
樹脂８を、例えば、ディスペンス等により供給する。第
１の絶縁樹脂８としては、例えば、カチオン系、フェノ
ール系または酸無水物系のエポキシ樹脂、ビスマレイミ
ドトリアジン樹脂（ＢＴ樹脂）、シリコーン樹脂等が使
用でき、特に好ましくは、熱硬化性エポキシ樹脂であ
る。なお、前記樹脂は、一種類とは限らず、二種類以上
を併用してもよい。第１の絶縁樹脂８を塗布する際、薄
膜１０上の第１の絶縁樹脂８の塗布径は、０．５〜５ｍ
ｍの範囲が好ましく、より好ましくは、０．５〜２ｍｍ
の範囲である。
【００４７】次に、所定の突起電極３と電極端子５と
が、導電性接着剤６を介して当接し、電気的接続が行え
るように、フェースダウンにより、半導体素子１を回路
基板４上に配置する。これにより、薄膜１０上の第１の
絶縁樹脂８が半導体素子１に接触し、押し広げられ、ま
た、突起電極３と導電性接着剤６とが電気的結合層７を
形成する。本実施形態においては、図１および図２に示
すように、薄膜１０は回路基板４の中心部に形成され、
第１の絶縁樹脂が、電気的結合層７に接触しない領域で
押し広げられる。前記フェースダウン後の、半導体素子
１と回路基板４との隙間の距離は、通常、５〜１００μ
ｍの範囲であり、より好ましくは、３０〜７０μｍの範
囲である。
が、導電性接着剤６を介して当接し、電気的接続が行え
るように、フェースダウンにより、半導体素子１を回路
基板４上に配置する。これにより、薄膜１０上の第１の
絶縁樹脂８が半導体素子１に接触し、押し広げられ、ま
た、突起電極３と導電性接着剤６とが電気的結合層７を
形成する。本実施形態においては、図１および図２に示
すように、薄膜１０は回路基板４の中心部に形成され、
第１の絶縁樹脂が、電気的結合層７に接触しない領域で
押し広げられる。前記フェースダウン後の、半導体素子
１と回路基板４との隙間の距離は、通常、５〜１００μ
ｍの範囲であり、より好ましくは、３０〜７０μｍの範
囲である。
【００４８】次に、導電性接着剤６および未硬化の第１
の絶縁樹脂８を硬化させ、半導体素子１と回路基板４と
の接続を固定する。前記硬化の方法としては、例えば、
半導体素子１の素子形成面の裏から加圧加熱ヘッドによ
り圧力を加え、同時に前記加圧加熱ヘッドにより加熱す
る方法がある。この処理条件は、導電性接着剤６や第１
の絶縁樹脂８の種類等により適宜決定されるが、通常、
圧力１〜２０ｇ／Ｂｕｍｐ、温度１００〜４００℃、時
間１〜１８０秒である。なお、前記加熱加圧ヘッドを用
いた方法の他にも、例えば、半導体素子１を回路基板４
上に配置した後、乾燥機、リフロー炉等を用いて加熱硬
化する方法等も採用できる。
の絶縁樹脂８を硬化させ、半導体素子１と回路基板４と
の接続を固定する。前記硬化の方法としては、例えば、
半導体素子１の素子形成面の裏から加圧加熱ヘッドによ
り圧力を加え、同時に前記加圧加熱ヘッドにより加熱す
る方法がある。この処理条件は、導電性接着剤６や第１
の絶縁樹脂８の種類等により適宜決定されるが、通常、
圧力１〜２０ｇ／Ｂｕｍｐ、温度１００〜４００℃、時
間１〜１８０秒である。なお、前記加熱加圧ヘッドを用
いた方法の他にも、例えば、半導体素子１を回路基板４
上に配置した後、乾燥機、リフロー炉等を用いて加熱硬
化する方法等も採用できる。
【００４９】最後に、回路基板４と半導体素子１との隙
間部に未硬化の第２の絶縁樹脂９を注入し、この第２の
絶縁樹脂９を硬化させる。第２の絶縁樹脂９の硬化収縮
により、半導体素子１と回路基板４とが強力にひきつけ
られ、全体が接着固定される。このため、半導体素子１
と回路基板４との接着の機械的強度が向上する。
間部に未硬化の第２の絶縁樹脂９を注入し、この第２の
絶縁樹脂９を硬化させる。第２の絶縁樹脂９の硬化収縮
により、半導体素子１と回路基板４とが強力にひきつけ
られ、全体が接着固定される。このため、半導体素子１
と回路基板４との接着の機械的強度が向上する。
【００５０】第２の絶縁樹脂９としては、例えば、カチ
オン系、フェノール系または酸無水物系のエポキシ樹
脂、ＢＴ樹脂、シリコーン樹脂等が使用でき、特に好ま
しくは、エポキシ樹脂である。なお、前記樹脂は、一種
類とは限らず、二種類以上を併用してもよい。前記注入
の方法としては、通常、第２の絶縁樹脂９を、ディスペ
ンサー等により半導体素子１と回路基板４との間に塗布
し、これを毛細管現象によって前記隙間部に充填させる
方法があげられる。また、前記硬化処理は、例えば、オ
ーブン、リフロー炉、ホットプレート等を用いて熱処理
する方法があげられ、その処理条件は、第２の絶縁樹脂
９および第１の絶縁樹脂８の種類等により適宜決定され
るが、通常、温度１００〜２００℃、時間１〜３００分
である。以上のようにして、本実施形態の半導体装置が
製造できる。
オン系、フェノール系または酸無水物系のエポキシ樹
脂、ＢＴ樹脂、シリコーン樹脂等が使用でき、特に好ま
しくは、エポキシ樹脂である。なお、前記樹脂は、一種
類とは限らず、二種類以上を併用してもよい。前記注入
の方法としては、通常、第２の絶縁樹脂９を、ディスペ
ンサー等により半導体素子１と回路基板４との間に塗布
し、これを毛細管現象によって前記隙間部に充填させる
方法があげられる。また、前記硬化処理は、例えば、オ
ーブン、リフロー炉、ホットプレート等を用いて熱処理
する方法があげられ、その処理条件は、第２の絶縁樹脂
９および第１の絶縁樹脂８の種類等により適宜決定され
るが、通常、温度１００〜２００℃、時間１〜３００分
である。以上のようにして、本実施形態の半導体装置が
製造できる。
【００５１】本実施形態において、第１の絶縁樹脂８の
種類、塗布量、塗布する箇所等を最適化することによ
り、半導体素子１と回路基板４との接着強度を自由に設
定でき、第２の絶縁樹脂９を充填するまでに必要な接着
強度を保つことができる。このため、例えば、第２の絶
縁樹脂９を硬化するための加熱による回路基板４の反り
や歪み、絶縁樹脂の硬化収縮による突起電極３と電極端
子５との接続部への負担等が生じることを防ぐことがで
きる。また、第２の絶縁樹脂９を充填する前の電気検査
に耐えうる接着強度を確保することもできる。
種類、塗布量、塗布する箇所等を最適化することによ
り、半導体素子１と回路基板４との接着強度を自由に設
定でき、第２の絶縁樹脂９を充填するまでに必要な接着
強度を保つことができる。このため、例えば、第２の絶
縁樹脂９を硬化するための加熱による回路基板４の反り
や歪み、絶縁樹脂の硬化収縮による突起電極３と電極端
子５との接続部への負担等が生じることを防ぐことがで
きる。また、第２の絶縁樹脂９を充填する前の電気検査
に耐えうる接着強度を確保することもできる。
【００５２】また、このように電気的結合層７に接触し
ないように第１の絶縁樹脂８を介在させれば、導電性接
着剤６に第１の絶縁樹脂８が混入することもない。さら
に、第１の絶縁樹脂８により接続固定されるため、導電
性接着剤６による突起電極３と電極端子５との電気的接
続も確実に行うことができる。したがって、第２の絶縁
樹脂９の充填により、導電性接着剤６が押し流された
り、第２の絶縁樹脂９が混入するおそれもない。
ないように第１の絶縁樹脂８を介在させれば、導電性接
着剤６に第１の絶縁樹脂８が混入することもない。さら
に、第１の絶縁樹脂８により接続固定されるため、導電
性接着剤６による突起電極３と電極端子５との電気的接
続も確実に行うことができる。したがって、第２の絶縁
樹脂９の充填により、導電性接着剤６が押し流された
り、第２の絶縁樹脂９が混入するおそれもない。
【００５３】なお、半導体装置の品質に対する絶縁樹脂
の影響は、前記第２の絶縁樹脂が前記隙間部全体に充填
されることから、前記第２の絶縁樹脂の性能に依存す
る。したがって、第１の絶縁樹脂の接着力等が不十分で
あっても、前記第２の絶縁樹脂による接着が行われるま
での半導体素子と回路基板との接着強度が保持できれば
問題ない。
の影響は、前記第２の絶縁樹脂が前記隙間部全体に充填
されることから、前記第２の絶縁樹脂の性能に依存す
る。したがって、第１の絶縁樹脂の接着力等が不十分で
あっても、前記第２の絶縁樹脂による接着が行われるま
での半導体素子と回路基板との接着強度が保持できれば
問題ない。
【００５４】（第２の実施の形態）本実施形態における
半導体装置について、下記に説明する。本実施形態の半
導体装置は、以下に示す以外は、前記第１の実施形態の
半導体装置と同様の構成である。
半導体装置について、下記に説明する。本実施形態の半
導体装置は、以下に示す以外は、前記第１の実施形態の
半導体装置と同様の構成である。
【００５５】本実施形態において、第１の絶縁樹脂８
は、その弾性率が、第２の絶縁樹脂の弾性率よりも低い
絶縁樹脂である。この場合、第１の絶縁樹脂８の弾性率
（ヤング率）は、例えば、０．１〜５０ＧＰａの範囲が
好ましく、特に好ましくは、１〜２０ＧＰａの範囲であ
る。これに対し、第２の絶縁樹脂９の弾性率（ヤング
率）は、例えば、１〜１００ＧＰａの範囲が好ましく、
特に好ましくは、５〜３０ＧＰａの範囲である。なお、
前記両絶縁樹脂の弾性率には重複部分があるが、実質的
に第１の絶縁樹脂の弾性率が、他方よりも低ければよ
い。
は、その弾性率が、第２の絶縁樹脂の弾性率よりも低い
絶縁樹脂である。この場合、第１の絶縁樹脂８の弾性率
（ヤング率）は、例えば、０．１〜５０ＧＰａの範囲が
好ましく、特に好ましくは、１〜２０ＧＰａの範囲であ
る。これに対し、第２の絶縁樹脂９の弾性率（ヤング
率）は、例えば、１〜１００ＧＰａの範囲が好ましく、
特に好ましくは、５〜３０ＧＰａの範囲である。なお、
前記両絶縁樹脂の弾性率には重複部分があるが、実質的
に第１の絶縁樹脂の弾性率が、他方よりも低ければよ
い。
【００５６】第１の絶縁樹脂の弾性率が第２の絶縁樹脂
の弾性率よりも高すぎると、第２の絶縁樹脂が硬化収縮
する際に、予め硬化させた第１の絶縁樹脂が支柱とな
り、前記硬化収縮を部分的に妨げるおそれがある。した
がって、本実施形態によれば、第２の絶縁樹脂を硬化す
るまで、第１の絶縁樹脂により前記半導体素子と回路基
板との接続が保持でき、かつ、第１の絶縁樹脂に妨げら
れることなく、第２の絶縁樹脂が硬化収縮でき、この硬
化収縮により半導体装置全体の接続の安定性も向上す
る。
の弾性率よりも高すぎると、第２の絶縁樹脂が硬化収縮
する際に、予め硬化させた第１の絶縁樹脂が支柱とな
り、前記硬化収縮を部分的に妨げるおそれがある。した
がって、本実施形態によれば、第２の絶縁樹脂を硬化す
るまで、第１の絶縁樹脂により前記半導体素子と回路基
板との接続が保持でき、かつ、第１の絶縁樹脂に妨げら
れることなく、第２の絶縁樹脂が硬化収縮でき、この硬
化収縮により半導体装置全体の接続の安定性も向上す
る。
【００５７】（第３の実施の形態）本実施形態における
半導体装置について、下記に説明する。本実施形態の半
導体装置は、以下に示す以外は、前記第１の実施形態の
半導体装置と同様の構成である。
半導体装置について、下記に説明する。本実施形態の半
導体装置は、以下に示す以外は、前記第１の実施形態の
半導体装置と同様の構成である。
【００５８】本実施形態において、第１の絶縁樹脂８
は、そのガラス転移温度（Ｔｇ）が、第２の絶縁樹脂の
ガラス転移温度よりも低い絶縁樹脂である。この場合、
第１の絶縁樹脂８のガラス転移温度は、例えば、５０〜
２５０℃の範囲が好ましく、特に好ましくは、８０〜１
２０℃の範囲である。これに対し、第２の絶縁樹脂のガ
ラス転移温度は、例えば、５０〜２５０℃の範囲が好ま
しく、特に好ましくは、１００〜１６０℃の範囲であ
る。なお、前記両絶縁樹脂のガラス転移温度には重複部
分があるが、実質的に第１の絶縁樹脂のガラス転移温度
が、他方よりも低ければよい。なお、前記ガラス転移温
度は、ＤＭＡ法、またはＪＩＳ Ｋ ７２３４にしたが
って求めることができる。
は、そのガラス転移温度（Ｔｇ）が、第２の絶縁樹脂の
ガラス転移温度よりも低い絶縁樹脂である。この場合、
第１の絶縁樹脂８のガラス転移温度は、例えば、５０〜
２５０℃の範囲が好ましく、特に好ましくは、８０〜１
２０℃の範囲である。これに対し、第２の絶縁樹脂のガ
ラス転移温度は、例えば、５０〜２５０℃の範囲が好ま
しく、特に好ましくは、１００〜１６０℃の範囲であ
る。なお、前記両絶縁樹脂のガラス転移温度には重複部
分があるが、実質的に第１の絶縁樹脂のガラス転移温度
が、他方よりも低ければよい。なお、前記ガラス転移温
度は、ＤＭＡ法、またはＪＩＳ Ｋ ７２３４にしたが
って求めることができる。
【００５９】第１の絶縁樹脂のガラス転移温度が第２の
絶縁樹脂のガラス転移温度よりも高すぎると、第２の絶
縁樹脂が硬化収縮する際に、予め硬化させた第１の絶縁
樹脂が支柱となり、前記硬化収縮を部分的に妨げるおそ
れがある。したがって、本実施形態によれば、第２の絶
縁樹脂を硬化するまで、第１の絶縁樹脂により前記半導
体素子と回路基板との接続が保持され、かつ、第１の絶
縁樹脂に妨げられることなく、第２の絶縁樹脂が硬化収
縮でき、この硬化収縮により半導体装置全体の接続の安
定性も向上する。
絶縁樹脂のガラス転移温度よりも高すぎると、第２の絶
縁樹脂が硬化収縮する際に、予め硬化させた第１の絶縁
樹脂が支柱となり、前記硬化収縮を部分的に妨げるおそ
れがある。したがって、本実施形態によれば、第２の絶
縁樹脂を硬化するまで、第１の絶縁樹脂により前記半導
体素子と回路基板との接続が保持され、かつ、第１の絶
縁樹脂に妨げられることなく、第２の絶縁樹脂が硬化収
縮でき、この硬化収縮により半導体装置全体の接続の安
定性も向上する。
【００６０】（第４の実施の形態）本実施形態における
半導体装置について、下記に説明する。本実施形態の半
導体装置は、以下に示す以外は、前記第１の実施形態の
半導体装置と同様の構成である。
半導体装置について、下記に説明する。本実施形態の半
導体装置は、以下に示す以外は、前記第１の実施形態の
半導体装置と同様の構成である。
【００６１】本実施形態において、第１の絶縁樹脂８
は、熱可塑性樹脂であり、その軟化温度が、第２の絶縁
樹脂の硬化温度よりも高い樹脂である。この場合、第１
の絶縁樹脂８の軟化温度は、例えば、１００〜３００℃
の範囲が好ましく、特に好ましくは、１２０〜１８０℃
の範囲である。これに対し、第２の絶縁樹脂の硬化温度
は、例えば、１００〜２００℃の範囲が好ましく、特に
好ましくは、１００〜１５０℃の範囲である。なお、前
記軟化温度と前記硬化温度とに重複部分があるが、実質
的に前記軟化温度が前記硬化温度よりも高ければよい。
第１の絶縁樹脂８と第２の絶縁樹脂９との組み合わせと
しては、例えば、熱可塑性エポキシ樹脂と熱硬化性エポ
キシ樹脂とがある。このように第１の絶縁樹脂が熱可塑
性樹脂の場合、その処理条件は、前記樹脂の種類により
適宜決定されるが、通常、温度１２０〜１８０℃、時間
０．１〜１分で処理後、冷却し、第２の絶縁樹脂の硬化
処理条件は、通常、温度１００〜１５０℃、時間１〜１
８０分である。
は、熱可塑性樹脂であり、その軟化温度が、第２の絶縁
樹脂の硬化温度よりも高い樹脂である。この場合、第１
の絶縁樹脂８の軟化温度は、例えば、１００〜３００℃
の範囲が好ましく、特に好ましくは、１２０〜１８０℃
の範囲である。これに対し、第２の絶縁樹脂の硬化温度
は、例えば、１００〜２００℃の範囲が好ましく、特に
好ましくは、１００〜１５０℃の範囲である。なお、前
記軟化温度と前記硬化温度とに重複部分があるが、実質
的に前記軟化温度が前記硬化温度よりも高ければよい。
第１の絶縁樹脂８と第２の絶縁樹脂９との組み合わせと
しては、例えば、熱可塑性エポキシ樹脂と熱硬化性エポ
キシ樹脂とがある。このように第１の絶縁樹脂が熱可塑
性樹脂の場合、その処理条件は、前記樹脂の種類により
適宜決定されるが、通常、温度１２０〜１８０℃、時間
０．１〜１分で処理後、冷却し、第２の絶縁樹脂の硬化
処理条件は、通常、温度１００〜１５０℃、時間１〜１
８０分である。
【００６２】このような絶縁樹脂を用いれば、第２の絶
縁樹脂の硬化時においても、第１の絶縁樹脂は接着強度
を保持でき、第１の絶縁樹脂による接続部の安定性が保
たれる。つまり、第２の絶縁樹脂を硬化するための熱処
理によって、予め硬化させた第１の絶縁樹脂が軟化し、
半導体素子と回路基板との接続が不十分になるおそれが
ない。また、熱可塑性樹脂であることから、例えば、第
２の絶縁樹脂を充填する前に加熱処理を行い、第１の絶
縁樹脂を軟化させれば、回路基板と接続した半導体素子
を取り外すことが容易になり、例えば、半導体素子の取
り替えや、半導体素子と回路基板との再接続を行うこと
ができる。なお、半導体素子を取り外した後に残る第１
の絶縁樹脂は、物理的もしくは化学的な方法によって除
去できる。
縁樹脂の硬化時においても、第１の絶縁樹脂は接着強度
を保持でき、第１の絶縁樹脂による接続部の安定性が保
たれる。つまり、第２の絶縁樹脂を硬化するための熱処
理によって、予め硬化させた第１の絶縁樹脂が軟化し、
半導体素子と回路基板との接続が不十分になるおそれが
ない。また、熱可塑性樹脂であることから、例えば、第
２の絶縁樹脂を充填する前に加熱処理を行い、第１の絶
縁樹脂を軟化させれば、回路基板と接続した半導体素子
を取り外すことが容易になり、例えば、半導体素子の取
り替えや、半導体素子と回路基板との再接続を行うこと
ができる。なお、半導体素子を取り外した後に残る第１
の絶縁樹脂は、物理的もしくは化学的な方法によって除
去できる。
【００６３】（第５の実施の形態）本実施形態における
半導体装置の製造方法について、下記に説明する。本実
施形態の半導体装置は、前記第１の実施形態の半導体装
置と同様の構成である。なお。特に示さない限りは、前
述の実施形態と同様にして半導体装置を製造できる。
半導体装置の製造方法について、下記に説明する。本実
施形態の半導体装置は、前記第１の実施形態の半導体装
置と同様の構成である。なお。特に示さない限りは、前
述の実施形態と同様にして半導体装置を製造できる。
【００６４】本実施形態において、半導体素子１と回路
基板４との隙間部に、第２の絶縁樹脂９を充填する際
に、減圧雰囲気中で、第２の絶縁樹脂９を、半導体素子
１と回路基板４との間の４辺に塗布し、前記減圧雰囲気
よりも圧力を上昇させることにより、第２の絶縁樹脂９
を充填する。第２の絶縁樹脂９の塗布は、例えば、ディ
スペンサーを用いたり、印刷によって行うことができ
る。また、前記圧力を上昇させる方法としては、前記減
圧雰囲気を大気解放し、常圧に戻す方法等があげられ
る。なお、第２の絶縁樹脂を塗布する箇所は、半導体素
子１と回路基板４との間のギャップであれば特に制限さ
れず、例えば、前記ギャップの全体でもよいし、部分的
であってもよい。
基板４との隙間部に、第２の絶縁樹脂９を充填する際
に、減圧雰囲気中で、第２の絶縁樹脂９を、半導体素子
１と回路基板４との間の４辺に塗布し、前記減圧雰囲気
よりも圧力を上昇させることにより、第２の絶縁樹脂９
を充填する。第２の絶縁樹脂９の塗布は、例えば、ディ
スペンサーを用いたり、印刷によって行うことができ
る。また、前記圧力を上昇させる方法としては、前記減
圧雰囲気を大気解放し、常圧に戻す方法等があげられ
る。なお、第２の絶縁樹脂を塗布する箇所は、半導体素
子１と回路基板４との間のギャップであれば特に制限さ
れず、例えば、前記ギャップの全体でもよいし、部分的
であってもよい。
【００６５】本実施形態によれば、例えば、前記減圧雰
囲気から前記大気解放することにより、回路基板４と半
導体素子１と第２の絶縁樹脂９とで覆われた空間と、そ
の外側との間で圧力差が生じ、一気に第２の絶縁樹脂９
が前記隙間部に充填できるため、より充填時間を短縮で
きる。
囲気から前記大気解放することにより、回路基板４と半
導体素子１と第２の絶縁樹脂９とで覆われた空間と、そ
の外側との間で圧力差が生じ、一気に第２の絶縁樹脂９
が前記隙間部に充填できるため、より充填時間を短縮で
きる。
【００６６】（第６の実施の形態）本実施形態における
半導体装置の製造方法について、図３に基づき、下記に
説明する。図３は、半導体装置の構成を示す断面図であ
り、半導体素子を実装する面に凹上の反りを有している
回路基板上に、半導体素子を接続する工程を示す。図３
において、図２と同一部分には同一符号を付している。
なお、特に示さない限り、前述の実施形態と同様にして
半導体装置を製造できる。
半導体装置の製造方法について、図３に基づき、下記に
説明する。図３は、半導体装置の構成を示す断面図であ
り、半導体素子を実装する面に凹上の反りを有している
回路基板上に、半導体素子を接続する工程を示す。図３
において、図２と同一部分には同一符号を付している。
なお、特に示さない限り、前述の実施形態と同様にして
半導体装置を製造できる。
【００６７】まず、図３（ａ）に示すように、突起電極
３を形成した半導体素子１と、電極端子５および薄膜１
０を形成した回路基板４とを作製する。薄膜１０は、半
導体素子１との距離が離れている回路基板４の中央部に
形成する。そして、薄膜１０上に第１の絶縁樹脂８を、
一方、突起電極３の先端に導電性接着剤６をそれぞれ塗
布し、フェースダウンにより回路基板４上に半導体素子
１を配置する。この状態で、前記第１の実施形態と同様
にして、導電性接着剤６および第１の絶縁樹脂８を硬化
させる。この際、第１の絶縁樹脂８の硬化により生じる
硬化収縮力によって、半導体素子１と回路基板５とが強
力に引っ張られ、図３（ｂ）に示すように、回路基板４
の反りが矯正される。この後、半導体素子１と回路基板
４との隙間部に第２の絶縁樹脂９を充填し、これを硬化
させる。
３を形成した半導体素子１と、電極端子５および薄膜１
０を形成した回路基板４とを作製する。薄膜１０は、半
導体素子１との距離が離れている回路基板４の中央部に
形成する。そして、薄膜１０上に第１の絶縁樹脂８を、
一方、突起電極３の先端に導電性接着剤６をそれぞれ塗
布し、フェースダウンにより回路基板４上に半導体素子
１を配置する。この状態で、前記第１の実施形態と同様
にして、導電性接着剤６および第１の絶縁樹脂８を硬化
させる。この際、第１の絶縁樹脂８の硬化により生じる
硬化収縮力によって、半導体素子１と回路基板５とが強
力に引っ張られ、図３（ｂ）に示すように、回路基板４
の反りが矯正される。この後、半導体素子１と回路基板
４との隙間部に第２の絶縁樹脂９を充填し、これを硬化
させる。
【００６８】本実施形態によれば、前記従来法による半
導体装置のように、部分的に突起電極と電極端子とが接
続されないという問題は解消され、安定した接続状態が
得られる。また、硬化した第１の絶縁樹脂８が、半導体
素子１と回路基板４との接続を保持するため、第２の絶
縁樹脂９を注入し硬化させる際も、安定した接続状態が
得られる。
導体装置のように、部分的に突起電極と電極端子とが接
続されないという問題は解消され、安定した接続状態が
得られる。また、硬化した第１の絶縁樹脂８が、半導体
素子１と回路基板４との接続を保持するため、第２の絶
縁樹脂９を注入し硬化させる際も、安定した接続状態が
得られる。
【００６９】（第７の実施の形態）本実施形態における
半導体装置の製造方法について、図４および図５に基づ
き、下記に説明する。図４は、本実施形態における半導
体装置の構成を示す平面図であり、図５は、前記図４の
II−II方向の断面図であり、半導体素子を実装する面に
凸上の反りを有している回路基板上に、半導体素子を接
続する工程を示す。図４および図５において、図２と同
一部分には同一符号を付している。なお、特に示さない
限り、前述の実施形態と同様にして半導体装置を製造で
きる。
半導体装置の製造方法について、図４および図５に基づ
き、下記に説明する。図４は、本実施形態における半導
体装置の構成を示す平面図であり、図５は、前記図４の
II−II方向の断面図であり、半導体素子を実装する面に
凸上の反りを有している回路基板上に、半導体素子を接
続する工程を示す。図４および図５において、図２と同
一部分には同一符号を付している。なお、特に示さない
限り、前述の実施形態と同様にして半導体装置を製造で
きる。
【００７０】まず、図５（ａ）に示すように、突起電極
３を形成した半導体素子１と、電極端子５および薄膜１
０を形成した回路基板４とを作製する。薄膜１０は、半
導体素子１との距離が離れている回路基板４の端部であ
り、電極端子５形成部の内側に、図５に示すようにし
て、４箇所形成する。そして、薄膜１０上に第１の絶縁
樹脂８を、一方、突起電極３の先端に導電性接着剤６を
それぞれ塗布し、フェースダウンにより回路基板４上に
半導体素子１を配置する。この状態で、前記第１の実施
形態と同様にして、導電性接着剤６および第１の絶縁樹
脂８を硬化させる。この際、第１の絶縁樹脂８の硬化に
より生じる硬化収縮力によって、半導体素子１と回路基
板５とが強力に引っ張られ、図５（ｂ）に示すように、
回路基板４の反りが矯正される。この後、半導体素子１
と回路基板４との隙間部に第２の絶縁樹脂９を充填し、
これを硬化させる。
３を形成した半導体素子１と、電極端子５および薄膜１
０を形成した回路基板４とを作製する。薄膜１０は、半
導体素子１との距離が離れている回路基板４の端部であ
り、電極端子５形成部の内側に、図５に示すようにし
て、４箇所形成する。そして、薄膜１０上に第１の絶縁
樹脂８を、一方、突起電極３の先端に導電性接着剤６を
それぞれ塗布し、フェースダウンにより回路基板４上に
半導体素子１を配置する。この状態で、前記第１の実施
形態と同様にして、導電性接着剤６および第１の絶縁樹
脂８を硬化させる。この際、第１の絶縁樹脂８の硬化に
より生じる硬化収縮力によって、半導体素子１と回路基
板５とが強力に引っ張られ、図５（ｂ）に示すように、
回路基板４の反りが矯正される。この後、半導体素子１
と回路基板４との隙間部に第２の絶縁樹脂９を充填し、
これを硬化させる。
【００７１】本実施形態によれば、前記従来法による半
導体装置のように、部分的に突起電極と電極端子とが接
続されないという問題は解消され、安定した接続状態が
得られる。また、硬化した第１の絶縁樹脂８が、半導体
素子１と回路基板４との接続を保持するため、第２の絶
縁樹脂９を注入し硬化させる際も、安定した接続状態が
得られる。
導体装置のように、部分的に突起電極と電極端子とが接
続されないという問題は解消され、安定した接続状態が
得られる。また、硬化した第１の絶縁樹脂８が、半導体
素子１と回路基板４との接続を保持するため、第２の絶
縁樹脂９を注入し硬化させる際も、安定した接続状態が
得られる。
【００７２】（第８の実施の形態）本実施形態における
半導体装置の製造方法について、図６に基づき、下記に
説明する。図６は、本実施形態における半導体装置の構
成を示す断面図であり、回路基板に接続した半導体素子
を除去し、新たな半導体素子を接続する工程を示す。図
６において、図２と同一部分には同一符号を付してい
る。なお、特に示さない限り、前述の実施形態と同様に
して半導体装置を製造できる。
半導体装置の製造方法について、図６に基づき、下記に
説明する。図６は、本実施形態における半導体装置の構
成を示す断面図であり、回路基板に接続した半導体素子
を除去し、新たな半導体素子を接続する工程を示す。図
６において、図２と同一部分には同一符号を付してい
る。なお、特に示さない限り、前述の実施形態と同様に
して半導体装置を製造できる。
【００７３】まず、図６（ａ）に示すように、突起電極
３ａを形成した半導体素子１ａを作製する。一方、回路
基板４上に、Ｃｕ箔を用いて、フォトリソグラフィー方
法により、電極端子５と薄膜１０とを同時に形成する。
そして、突起電極３ａ先端に導電性接着剤６ａを、一
方、薄膜１０上に第１の絶縁樹脂８ａを塗布する。
３ａを形成した半導体素子１ａを作製する。一方、回路
基板４上に、Ｃｕ箔を用いて、フォトリソグラフィー方
法により、電極端子５と薄膜１０とを同時に形成する。
そして、突起電極３ａ先端に導電性接着剤６ａを、一
方、薄膜１０上に第１の絶縁樹脂８ａを塗布する。
【００７４】次に、図６（ｂ）に示すように、突起電極
３ａと電極端子５とが、導電性接着剤６ａを介して当接
し、電気的接続が行えるように、フェースダウンによ
り、半導体素子１ａを回路基板４上に配置する。そし
て、この状態で、第１の絶縁樹脂８ａと導電性接着剤６
ａとを、チップマウンター装置を用いて、圧力２ｇ／Ｂ
ｕｍｐ、温度１２０℃の条件で熱硬化させる。第１の絶
縁樹脂８ａの硬化収縮力によって、回路基板４と半導体
素子１ａは強力に引っ張りあうため、安定に接続固定さ
れる。
３ａと電極端子５とが、導電性接着剤６ａを介して当接
し、電気的接続が行えるように、フェースダウンによ
り、半導体素子１ａを回路基板４上に配置する。そし
て、この状態で、第１の絶縁樹脂８ａと導電性接着剤６
ａとを、チップマウンター装置を用いて、圧力２ｇ／Ｂ
ｕｍｐ、温度１２０℃の条件で熱硬化させる。第１の絶
縁樹脂８ａの硬化収縮力によって、回路基板４と半導体
素子１ａは強力に引っ張りあうため、安定に接続固定さ
れる。
【００７５】この段階で、電気特性の検査を行い、半導
体素子１ａの良否および接続状態の良否を判定する。例
えば、電気検査の結果に問題がある場合、図６（ｃ）に
示すように、半導体素子１ａに物理的応力を加え回路基
板４から取り外す。導電性接着剤６ａの接続強度は弱い
ため、回路基板４上の電極端子５から簡単にはずれ、そ
の残さも電極端子５側にはほとんど残らない。一方、第
１の絶縁樹脂８ａと半導体素子１ａ、第１の絶縁樹脂８
ａと薄膜１０との接続強度は強いため、回路基板４と薄
膜１０との間で界面剥離が生じる。これにより、回路基
板４から半導体素子１ａを簡単に外すことができる。
体素子１ａの良否および接続状態の良否を判定する。例
えば、電気検査の結果に問題がある場合、図６（ｃ）に
示すように、半導体素子１ａに物理的応力を加え回路基
板４から取り外す。導電性接着剤６ａの接続強度は弱い
ため、回路基板４上の電極端子５から簡単にはずれ、そ
の残さも電極端子５側にはほとんど残らない。一方、第
１の絶縁樹脂８ａと半導体素子１ａ、第１の絶縁樹脂８
ａと薄膜１０との接続強度は強いため、回路基板４と薄
膜１０との間で界面剥離が生じる。これにより、回路基
板４から半導体素子１ａを簡単に外すことができる。
【００７６】半導体素子１ａを除去した後、回路基板４
上に再度第１の絶縁樹脂８ｂを塗布し、一方、前述と同
様にして作製した第２の半導体素子１ｂを準備する。そ
して、図６（ｄ）に示すように、前記第１の半導体素子
１ａが接続していた回路基板４上に、前述と同様にして
第２の半導体素子１ｂを接続固定した後、回路基板４と
半導体素子１との隙間部に第２の絶縁樹脂９を充填し、
これを１５０℃で熱硬化させる。なお、図中の３ｂは、
第２の半導体素子１ｂに形成した突起電極、６ｂは、突
起電極３ｂに塗布した導電性接着剤をそれぞれ示す。
上に再度第１の絶縁樹脂８ｂを塗布し、一方、前述と同
様にして作製した第２の半導体素子１ｂを準備する。そ
して、図６（ｄ）に示すように、前記第１の半導体素子
１ａが接続していた回路基板４上に、前述と同様にして
第２の半導体素子１ｂを接続固定した後、回路基板４と
半導体素子１との隙間部に第２の絶縁樹脂９を充填し、
これを１５０℃で熱硬化させる。なお、図中の３ｂは、
第２の半導体素子１ｂに形成した突起電極、６ｂは、突
起電極３ｂに塗布した導電性接着剤をそれぞれ示す。
【００７７】このように、回路基板４上に第１の絶縁樹
脂８を塗布する際、その塗布部位に予め薄膜１０を形成
しておけば、半導体素子１の交換を容易に行うことがで
きる。また、薄膜１０の構成材料やその積層構造、第１
の絶縁樹脂８の種類等により、薄膜１０と回路基板４と
の接着強度、薄膜１０と第１の絶縁樹脂８との接着強度
等を制御できる。したがって、前記接着強度を制御すれ
ば、半導体素子の取り替えの回数は、特に制限されず行
うことができる。
脂８を塗布する際、その塗布部位に予め薄膜１０を形成
しておけば、半導体素子１の交換を容易に行うことがで
きる。また、薄膜１０の構成材料やその積層構造、第１
の絶縁樹脂８の種類等により、薄膜１０と回路基板４と
の接着強度、薄膜１０と第１の絶縁樹脂８との接着強度
等を制御できる。したがって、前記接着強度を制御すれ
ば、半導体素子の取り替えの回数は、特に制限されず行
うことができる。
【００７８】なお、前述の第１の実施形態から第８の実
施形態において、第１の絶縁樹脂を前記隙間部の中央部
の一か所もしくは４か所に設けた例を示したが、これに
は限定されず、両方に形成してもよいし、複数箇所に点
在させてもよい。また、その形成箇所は、薄膜１０上に
限定されず、薄膜１０を形成していない回路基板４上で
あってもよい。
施形態において、第１の絶縁樹脂を前記隙間部の中央部
の一か所もしくは４か所に設けた例を示したが、これに
は限定されず、両方に形成してもよいし、複数箇所に点
在させてもよい。また、その形成箇所は、薄膜１０上に
限定されず、薄膜１０を形成していない回路基板４上で
あってもよい。
【００７９】
【発明の効果】以上のように、本発明の半導体装置は、
二種類の絶縁樹脂を有し、予め、第１の絶縁樹脂により
半導体素子と回路基板とが接続されているため、第２の
絶縁樹脂を充填し、熱処理によって硬化させても、前記
半導体素子と回路基板とが、確実に、安定して接続され
る。また、本発明の製造方法によれば、例えば、回路基
板等が反りや歪みを有していても、これを矯正すること
ができ、また、不良の半導体素子の取り替えや、半導体
素子と回路基板との再接続を行うことも可能であること
から、高品質の半導体装置を低コストで製造することが
可能となる。
二種類の絶縁樹脂を有し、予め、第１の絶縁樹脂により
半導体素子と回路基板とが接続されているため、第２の
絶縁樹脂を充填し、熱処理によって硬化させても、前記
半導体素子と回路基板とが、確実に、安定して接続され
る。また、本発明の製造方法によれば、例えば、回路基
板等が反りや歪みを有していても、これを矯正すること
ができ、また、不良の半導体素子の取り替えや、半導体
素子と回路基板との再接続を行うことも可能であること
から、高品質の半導体装置を低コストで製造することが
可能となる。
【図１】本発明の第１の実施形態における半導体装置の
構成を示す平面図である。
構成を示す平面図である。
【図２】本発明の第１の実施形態における半導体装置の
構成を示す断面図である。
構成を示す断面図である。
【図３】本発明の第６の実施形態における半導体装置の
構成を示す断面図である。
構成を示す断面図である。
【図４】本発明の第７の実施形態における半導体装置の
構成を示す断面図である。
構成を示す断面図である。
【図５】本発明の第７の実施形態における半導体装置の
製造工程を示す断面図である。
製造工程を示す断面図である。
【図６】本発明の第８の実施形態における半導体装置の
製造工程を示す断面図である。
製造工程を示す断面図である。
【図７】従来の半導体装置の構成を示す平面図である。
【図８】従来の半導体装置の構成を示す断面図である。
【図９】その他の従来の半導体装置の構成を示す断面図
である。
である。
【図１０】その他の従来の半導体装置の構成を示す断面
図である。
図である。
１、１０１ 半導体素子 ３、１０３ 突起電極 ４、１０４ 回路基板 ５、１０５ 電極端子 ６、１０６ 導電性接着剤 ７、１０７ 電気的結合層 ８ 第１の絶縁樹脂 ９ 第２の絶縁樹脂 １０ 薄膜 １１０ 絶縁樹脂
Claims (18)
- 【請求項１】 導電性材料からなる突起電極を有する半
導体素子が、電極端子を有する回路基板上に配置され、
前記突起電極と前記電極端子とが導電性接着剤を介して
電気的に接続した半導体装置であって、前記半導体素子
と前記回路基板との隙間部の少なくとも一か所に第１の
絶縁樹脂が介在し、前記第１の絶縁樹脂が介在しない前
記隙間部に第２の絶縁樹脂が充填されていることを特徴
とする半導体装置。 - 【請求項２】 隙間部のうち、突起電極と電極端子との
接続部に接触しない領域の少なくとも一か所に、第１の
絶縁樹脂が介在している請求項１記載の半導体装置。 - 【請求項３】 第１の絶縁樹脂と回路基板との間に薄膜
を有する請求項１または２記載の半導体装置。 - 【請求項４】 薄膜と回路基板との接触面積が、前記薄
膜と第１の絶縁樹脂との接触面積以上の大きさである請
求項３記載の半導体装置。 - 【請求項５】 薄膜が、回路基板上の形成物を構成する
材料を含む膜である請求項３または４記載の半導体装
置。 - 【請求項６】 薄膜が、ポリイミド樹脂、シリコーン樹
脂、アクリル樹脂、ポリウレタン樹脂、ユリア樹脂およ
びエポキシ樹脂からなる群から選択された少なくともひ
とつの樹脂を含む膜である請求項３または４記載の半導
体装置。 - 【請求項７】 薄膜が積層構造であり、少なくとも一層
が、回路基板上の形成物を構成する材料を含む膜または
ポリイミド樹脂、シリコーン樹脂、アクリル樹脂、ポリ
ウレタン樹脂、ユリア樹脂およびエポキシ樹脂からなる
群から選択された少なくともひとつの樹脂を含む膜であ
る請求項３または４記載の半導体装置。 - 【請求項８】 第１の絶縁樹脂の弾性率が、第２の絶縁
樹脂の弾性率より低い請求項１〜７のいずれか一項に記
載の半導体装置。 - 【請求項９】 第１の絶縁樹脂のガラス転移温度が、第
２の絶縁樹脂のガラス転移温度より低い請求項１〜８の
いずれか一項に記載の半導体装置。 - 【請求項１０】 第１の絶縁樹脂が熱可塑性樹脂であ
り、その軟化温度が第２の絶縁樹脂の硬化温度より高い
請求項１〜９のいずれか一項に記載の半導体装置。 - 【請求項１１】 導電性材料からなる突起電極を有する
半導体素子を、フェースダウンにより電極端子を有する
回路基板上に配置し、前記突起電極と前記電極端子とを
導電性接着剤を介して電気的に接続する半導体装置の製
造方法であって、前記半導体素子と前記回路基板との隙
間部の少なくとも一か所に第１の絶縁樹脂を介在させた
後、前記第１の絶縁樹脂が介在しない前記隙間部に第２
の絶縁樹脂を充填することを特徴とする半導体装置の製
造方法。 - 【請求項１２】 隙間部のうち、突起電極と電極端子と
の接続部に接触しない領域の少なくとも一か所に、第１
の絶縁樹脂を介在させる請求項１１記載の製造方法。 - 【請求項１３】 回路基板上の少なくとも一か所に薄膜
を形成し、半導体素子と前記回路基板との隙間部であっ
て、前記薄膜上に第１の絶縁樹脂を介在させる請求項１
１または１２記載の製造方法。 - 【請求項１４】 薄膜と回路基板との接触面積が、前記
薄膜と第１の絶縁樹脂のと接触面積以上の大きさである
請求項１３記載の製造方法。 - 【請求項１５】 薄膜をスクリーン印刷、タンポ印刷、
転写および塗布からなる群から選択された少なくともひ
とつの方法により形成する請求項１３または１４記載の
製造方法。 - 【請求項１６】 第１の半導体素子と回路基板との隙間
部であって、薄膜上に第１の絶縁樹脂を介在させた後、
前記薄膜と前記回路基板との接触面および前記薄膜と前
記第１の絶縁樹脂との接触面のいずれか一方の接触面の
剥離、および突起電極と電極端子との接続部の分離によ
って、前記第１の半導体素子を除去し、前記回路基板上
に第２の半導体素子を配置する請求項１３〜１５のいず
れか一項に記載の製造方法。 - 【請求項１７】 第１の絶縁樹脂を介在させる工程が、
回路基板上に第１の絶縁樹脂を供給する工程と、フェー
スダウンにより前記第１の絶縁樹脂を半導体素子に接触
させる工程と、前記第１の絶縁樹脂を硬化させる工程と
を有する請求項１１〜１６のいずれか一項に記載の製造
方法。 - 【請求項１８】 隙間部への第２の絶縁樹脂の充填が、
減圧雰囲気中で、前記第２の絶縁樹脂を、半導体素子と
回路基板との間に供給した後、前記減圧雰囲気よりも圧
力を上昇させることにより行われる請求項１１〜１７の
いずれか一項に記載の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24041898A JP2000068321A (ja) | 1998-08-26 | 1998-08-26 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24041898A JP2000068321A (ja) | 1998-08-26 | 1998-08-26 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000068321A true JP2000068321A (ja) | 2000-03-03 |
Family
ID=17059189
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24041898A Pending JP2000068321A (ja) | 1998-08-26 | 1998-08-26 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000068321A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005347635A (ja) * | 2004-06-04 | 2005-12-15 | Hitachi Chem Co Ltd | 半導体装置 |
| US7312533B2 (en) | 2000-03-31 | 2007-12-25 | Infineon Technologies Ag | Electronic component with flexible contacting pads and method for producing the electronic component |
| JP2011018749A (ja) * | 2009-07-08 | 2011-01-27 | Olympus Corp | 電子装置と電子装置の製造方法 |
| JP2013080758A (ja) * | 2011-10-03 | 2013-05-02 | Panasonic Corp | 半導体素子の実装方法 |
| JP2016018912A (ja) * | 2014-07-09 | 2016-02-01 | 日亜化学工業株式会社 | 発光装置及びその製造方法 |
| KR20190060287A (ko) * | 2017-11-24 | 2019-06-03 | 한국기계연구원 | 마이크로 소자 어레이 전사방법 |
-
1998
- 1998-08-26 JP JP24041898A patent/JP2000068321A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7312533B2 (en) | 2000-03-31 | 2007-12-25 | Infineon Technologies Ag | Electronic component with flexible contacting pads and method for producing the electronic component |
| JP2005347635A (ja) * | 2004-06-04 | 2005-12-15 | Hitachi Chem Co Ltd | 半導体装置 |
| JP4626192B2 (ja) * | 2004-06-04 | 2011-02-02 | 日立化成工業株式会社 | 半導体装置 |
| JP2011018749A (ja) * | 2009-07-08 | 2011-01-27 | Olympus Corp | 電子装置と電子装置の製造方法 |
| JP2013080758A (ja) * | 2011-10-03 | 2013-05-02 | Panasonic Corp | 半導体素子の実装方法 |
| JP2016018912A (ja) * | 2014-07-09 | 2016-02-01 | 日亜化学工業株式会社 | 発光装置及びその製造方法 |
| KR20190060287A (ko) * | 2017-11-24 | 2019-06-03 | 한국기계연구원 | 마이크로 소자 어레이 전사방법 |
| KR102012237B1 (ko) | 2017-11-24 | 2019-08-21 | 한국기계연구원 | 마이크로 소자 어레이 전사방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1445995B1 (en) | Method of mounting an electronic component on a circuit board and system for carrying out the method | |
| US6034331A (en) | Connection sheet and electrode connection structure for electrically interconnecting electrodes facing each other, and method using the connection sheet | |
| JP4123998B2 (ja) | 電子回路装置およびその製造方法 | |
| JP5593018B2 (ja) | コンプライアンスを有する超小型電子アセンブリ | |
| US6058021A (en) | Structure of mounting a semiconductor element onto a substrate | |
| JPH10178145A (ja) | 半導体装置及びその製造方法並びに半導体装置用絶縁基板 | |
| US6313533B1 (en) | Function element, substrate for mounting function element thereon, and method of connecting them to each other | |
| US7056129B2 (en) | Anisotropically electroconductive adhesive film, method for the production thereof, and semiconductor devices | |
| JP2001189337A (ja) | 電極バンプおよびそれを用いた半導体素子並びに半導体装置 | |
| JPH09199635A (ja) | 回路基板形成用多層フィルム並びにこれを用いた多層回路基板および半導体装置用パッケージ | |
| JP2003007918A (ja) | 回路装置の製造方法 | |
| KR20020096968A (ko) | 회로 장치의 제조 방법 | |
| JP2003007917A (ja) | 回路装置の製造方法 | |
| JP2003007922A (ja) | 回路装置の製造方法 | |
| JP2000243864A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2000068321A (ja) | 半導体装置およびその製造方法 | |
| JPH05218137A (ja) | 半導体装置の製造方法 | |
| JP3509642B2 (ja) | 半導体装置の実装方法および実装構造 | |
| JP2001068604A (ja) | 固定樹脂、異方性導電樹脂、半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2001135662A (ja) | 半導体素子および半導体装置の製造方法 | |
| JPH0951018A (ja) | 半導体装置およびその製造方法 | |
| JP2004247621A (ja) | 半導体装置およびその製造方法 | |
| JP2002050717A (ja) | 半導体装置およびその製造方法 | |
| JPH11274372A (ja) | 半導体装置及びその半導体パッケージ | |
| JP2002252326A (ja) | 半導体装置の製造方法 |