JPH11284022A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH11284022A
JPH11284022A JP8727898A JP8727898A JPH11284022A JP H11284022 A JPH11284022 A JP H11284022A JP 8727898 A JP8727898 A JP 8727898A JP 8727898 A JP8727898 A JP 8727898A JP H11284022 A JPH11284022 A JP H11284022A
Authority
JP
Japan
Prior art keywords
electrode
wiring board
semiconductor device
semiconductor element
protruding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8727898A
Other languages
English (en)
Inventor
Tsuneo Hamaguchi
恒夫 浜口
Mitsunori Ishizaki
光範 石崎
Masayuki Namatame
雅幸 生田目
Yoichi Kitamura
洋一 北村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP8727898A priority Critical patent/JPH11284022A/ja
Publication of JPH11284022A publication Critical patent/JPH11284022A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers

Abstract

(57)【要約】 【課題】 突起電極を有する半導体素子の配線基板上へ
の搭載において、突起電極と配線基板上の電極との十分
な接触を得て、安定した電気的接続を可能にする。 【解決手段】 配線基板１１の電極１２を、半導体素子
８の突起電極１０よりも外側に延在させて十分大きく、
また突起電極１０の方が軟らかい金属材料で形成し、配
線基板１１上に熱硬化型樹脂からなる接着剤１３を配し
て、半導体素子８を、電極１２を凹状に塑性変形させる
ように圧接し、突起電極１０と電極１２との接触面積を
確保して電気的接続を図る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、半導体素子上に
形成された突起電極と配線基板上の電極とが接触するこ
とによって、電気的導通を得る半導体装置とその製造方
法に関するものである。
【０００２】
【従来の技術】配線基板上に半導体素子を搭載した半導
体装置において、電極数が多くて、電極間隔の狭い半導
体素子を配線基板に実装する従来の技術を以下に説明す
る。図１３は、例えばJohn H.Lau編集、Flipchip Techn
ology,pp301-316.MaGraw-Hillに記載の異方性導電接着
剤を用いて実装した半導体装置の構造を示す断面図であ
る。半導体素子１の電極パッド２には、金属材料から成
る突起電極３が形成される。配線基板４には電極５を含
む配線パターンが形成され、電極５は半導体素子の突起
電極３と相対する位置に配設されている。上記配線基板
４上に上記半導体素子１を実装するには、まず、配線基
板４上に異方性導電接着剤６を配置する。この異方性導
電接着剤６は、接着剤６中に、例えば直径５μｍのプラ
スチック球に金メッキした導電粒子７を含有したもので
ある。次に、半導体素子１の突起電極３と配線基板４上
の電極５との位置あわせを行った後、加熱した半導体素
子１を配線基板４に押しつけて、半導体素子１の突起電
極３と配線基板４の電極５とで、異方性導電接着剤６の
導電粒子７を挟み、押しつぶすことによって、半導体素
子１と配線基板４との導通が得られる。
【０００３】導電粒子７はプラスチックでできており、
押しつぶす力が大きい程、つぶれも大きくなる。その性
質を利用して、配線基板４の表面に凹凸があっても、半
導体素子１と配線基板４との導通が可能になる。配線基
板４表面の凹部４ａの電極５ａ上では導電粒子７のつぶ
れは小さく、配線基板４表面の凸部４ｂの電極５ｂ上で
は導電粒子７のつぶれは大きい。
【０００４】
【発明が解決しようとする課題】従来の半導体装置は以
上のように構成されており、配線基板４表面の凹凸は異
方性導電接着剤６の導電粒子７のつぶれ量で吸収してい
た。導電粒子７のつぶれ変形量は元の直径の半分まで可
能であるが、それ以上押しつぶすと粒子が割れて正常な
導通が得られなくなる。このため、従来の異方性導電接
着剤６を用いた半導体装置では、配線基板４に、比較的
表面の平坦性が良好で凹凸が±１μｍ程度のガラス基板
を用いるのが適している。しかしながら、ガラス基板は
重い上に価格が高いという問題点があり、通常、電子機
器の配線基板４としては、プリント基板、またはプリン
ト基板上にエポキシ樹脂とめっきによる微細な配線とを
形成したビルドアップ基板が用いられる。プリント基板
およびビルドアップ基板は樹脂で構成されているため、
表面の凹凸は±４μｍ程度であり、直径５μｍの異方性
導電接着剤６の導電粒子７のつぶれ量では、完全に吸収
することは困難であった。
【０００５】この発明は、上記のような問題点を解消す
るために成されたものであって、配線基板上への半導体
素子の搭載において、半導体素子の突起電極と配線基板
の電極とが十分な接触を得ることができ、安定的な電気
的接続が可能な半導体装置の構造およびそれに適した製
造方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】この発明の請求項１記載
の半導体装置は、突起電極を有する半導体素子と、表面
を樹脂層で構成し該樹脂層上に上記突起電極に相対する
電極を含む配線を配設した配線基板とを、上記突起電極
と上記電極とを圧接して接続し、上記配線基板と上記半
導体素子との間に介在した熱硬化型樹脂から成る接着剤
により固着された構成であって、上記突起電極を、上記
電極を構成する金属よりも軟らかい金属で構成し、上記
電極が圧接により凹状に塑性変形するものを有し、該塑
性変形時に上記突起電極との接触面積を確保するよう
に、上記電極を上記突起電極より外側に延在させて十分
大きく形成したものである。
【０００７】この発明の請求項２記載の半導体装置は、
請求項１において、突起電極が半導体素子の外周に沿っ
て設けられ、配線基板に設けられた電極が、上記半導体
素子の外周に垂直な方向にのみ、上記突起電極より外側
に延在させて十分大きく形成したものである。
【０００８】この発明の請求項３記載の半導体装置は、
請求項１または２において、突起電極より外側に延在す
る電極の寸法が、上記突起電極の端面位置より外側に少
なくとも３０μｍであるものである。
【０００９】この発明の請求項４記載の半導体装置は、
請求項１〜３のいずれかにおいて、突起電極の先端が電
極と圧接前に凸形状であるものである。
【００１０】この発明の請求項５記載の半導体装置は、
請求項１〜４のいずれかにおいて、突起電極を金で、配
線基板の電極を銅で、それぞれ構成したものである。
【００１１】この発明の請求項６記載の半導体装置は、
請求項１〜５のいずれかにおいて、配線基板の電極直下
位置には、導体層を設けないものである。
【００１２】この発明の請求項７記載の半導体装置は、
請求項１〜６のいずれかにおいて、突起電極がボールボ
ンダにより形成されたものである。
【００１３】この発明の請求項８記載の半導体装置の製
造方法は、配線基板上に熱硬化型樹脂から成る接着剤を
配置し、上記配線基板の電極と半導体素子の突起電極と
が相対した状態で、上記半導体素子を加熱して上記配線
基板に押しつけることにより、上記電極に凹状の塑性変
形を生じさせると共に、上記接着剤を硬化させるもので
ある。
【００１４】この発明の請求項９記載の半導体装置の製
造方法は、請求項８において、配線基板上に配置する熱
硬化型樹脂から成る接着剤に、フィルム状の熱硬化シー
トをＢステージ状態にて配置し、その後硬化させて用い
るものである。
【００１５】
【発明の実施の形態】実施の形態１．以下、この発明の
実施の形態を図について説明する。図１は、この発明の
実施の形態１による半導体装置の構造を示す断面図、お
よび平面図の一部である。図において、８は半導体素
子、９は半導体素子８の電極パッド、１０は電極パッド
９上に形成された突起電極、１１は半導体素子８を搭載
する配線基板で、１１ａおよび１１ｂは凹凸を有する配
線基板１１の凹部および凸部、１２は配線基板１１上の
突起電極１０に相対する位置に、突起電極１０より外側
に延在して大きく形成された電極で、１２ａは凹部１１
ａ上の電極、１２ｂは凸部１１ｂ上の電極である。１３
は接着剤、１４は凸部１１ｂ上の電極１２ｂが配線基板
１１内に沈み込んだ量である塑性変形量、１５は配線基
板１１の凹凸量、この場合、凹部１１ａ上の電極１２ａ
と凸部１１ｂ上の電極１２ｂとの表面の高さの差であ
る。また、１６は電極１２の延在寸法としての突起電極
１０端面から電極１２端面までの距離、１７は配線基板
１１上に形成され、電極１２に接続される配線としての
導体層である。
【００１６】上記の様な半導体装置における、半導体素
子８の配線基板１１への接続方法を、以下に示す。ま
ず、半導体素子８上の例えばアルミから成る電極パッド
９上に、めっきまたは蒸着等により、金、インジュー
ム、またははんだ等の金属材料で、厚さ約３０μｍ程度
の突起電極１０を形成する。一方、配線基板１１上には
突起電極１０の位置に対応させて、突起電極１０のの材
料よりも固い金属材料から成る電極１２を設ける。次
に、配線基板１１表面、または突起電極１０の形成され
た半導体素子８表面に、熱硬化型のエポキシ樹脂から成
る接着剤１３を塗布する。その後、半導体素子８を例え
ば、２００℃に加熱しておき、突起電極１０と配線基板
１１の電極１２との位置合わせをしながら、突起電極１
０の１個あたりの荷重が４０〜１００ｇとなるように、
半導体素子８を配線基板１１に押し当てる。突起電極１
０よりも大きな電極１２は、突起電極１０で押されるこ
とにより、配線基板１１に沈み込むように塑性変形す
る。この状態で、接着剤１３を硬化させ、冷却すると、
接着剤１３と突起電極１０との線膨張係数差により、突
起電極１０と電極１２とに押し付け力が加わり、電気的
接続が維持できる。
【００１７】上記半導体素子８の突起電極１０と配線基
板１１の電極１２との安定した電気的接続およびその維
持について、図２〜図４に基づいて以下に説明する。と
ころで配線基板１１には一般に、ガラス繊維にエポキシ
樹脂を含浸させたガラスエポキシ基板や、ガラス繊維に
ポリイミド樹脂を含浸させたガラスポリイミド基板等、
樹脂で構成されたプリント基板、またはプリント基板上
に、エポキシ樹脂とめっきによる微細な配線とで構成さ
れる配線層を形成したビルドアップ基板が用いられる。
この場合、ビルトアップ基板を配線基板１１に用いた例
について説明する。図２（ａ）において、８〜１２、お
よび１４は上述したものと同じもの、１７（１７ａ、１
７ｂ）は配線としての導体層で、特に上層の導体層１７
ａは配線基板１１上に形成され電極１２に接続される。
１８はプリント基板、１９はエポキシ樹脂、２０はエポ
キシ樹脂１９と導体層１７ａ、１７ｂとで構成される配
線層で、この配線層２０をプリント基板１８上に形成し
て配線基板１１を構成する。
【００１８】図２（ａ）に示すように、半導体素子８を
２００℃に加熱した状態で、荷重を加えて配線基板１１
に押し付けると、電極１２はエポキシ樹脂１９中に沈み
込むように塑性変形するが、どの程度塑性変形するのか
半導体素子８を引き上げて調べた。図２（ｂ）は、半導
体素子８を押し付けた荷重と電極１２の塑性変形量１４
との関係を示したグラフである。図に示すように、荷重
が大きくなるにつれて、塑性変形量１４は大きくなる傾
向にある。つまり、押し付け荷重が大きくなると、電極
１２は配線基板１１のエポキシ樹脂１９中に深く沈み込
むことが判る。従って、図１で示したような凹凸を有す
る配線基板１１に半導体素子８を押し付けると、凸部１
１ｂの電極１２ｂには凹部１１ａの電極１２ａよりも、
大きな力が加わり、樹脂（エポキシ樹脂１９）中に大き
く沈み込む。これにより、所定の荷重を加えることで半
導体素子８の全ての突起電極１０が、配線基板１１の全
ての電極１２と接触することが可能になる。なお、配線
層２０をプリント基板１８上に形成した配線基板１１だ
けでなく、樹脂で構成されたプリント基板のみの場合で
も、表面層が樹脂層で構成され、その樹脂層上に電極１
２が形成されていれば、同様の効果が得られる。
【００１９】一方、配線基板１１の電極１２が塑性変形
時、図３（ａ）に示すように、半導体素子８の突起電極
１０に比べて配線基板１１の電極１２ｃの幅が小さい
と、突起電極１０の端面のみで電極１２と接触する。ま
た図３（ｂ）に示すように、突起電極１０ａが、電極１
２よりも固い金属材料で構成されている場合も、突起電
極１０ａは変形しないため、突起電極１０の端面のみで
電極１２と接触し、接触面積を大きく採ることができ
ず、導通抵抗が大きくなる。この実施の形態では、図４
（ａ）に示すように、電極１２を突起電極１０より外側
に延在して大きく形成し、突起電極１０の端面と電極１
２の端面との距離１６を例えば３５μｍとする。また、
突起電極１０を電極１２より軟らかい金属で形成するこ
とにより、電極１２が塑性変形して下層の樹脂（配線基
板１１）中に沈む時、電極１２と接触している突起電極
１０の端面に、電極１２側から働く力２１により、突起
電極１０の端面が電極１２の形状にならって変形し、突
起電極１０と電極１２との十分な接触面積を確保するこ
とができ、安定した電気的接続が得られる。電極１２が
沈み込んでも、突起電極１０と電極１２との十分な接触
面積を得るためには、突起電極１０の端面と電極１２の
端面との距離１６が少なくとも３０μｍ必要であること
が、実験的に確認された。また、突起電極１０を金で形
成し、電極１２を、金よりも固い銅または銅の表面にニ
ッケルをめっきしたもので形成すると、電極１２の沈み
込み量１４が大きくなっても、突起電極１０は電極１２
の変形に応じて変形し、突起電極１０と電極１２との接
触面積を大きくとることができる。
【００２０】次に、上記のような、突起電極１０と電極
１２との接触を維持する機構を説明する。上記のよう
な、突起電極１０と電極１２との接触は、加熱した半導
体素子８を予め配線基板１１上に配置した接着剤１３に
押し付け、突起電極１０が接着剤１３を突き破って電極
１２と接触することによって得られるが、それと同時
に、接着剤１３が半導体素子８の熱で熱硬化する。突起
電極１０よりも大きな電極１２は、突起電極１０で押さ
れることにより、配線基板１１に沈み込むように塑性変
形する。この状態で、接着剤１３を硬化させ、冷却する
と、図４（ｂ）に示すように、接着剤１３と突起電極１
０との線膨張係数差により、突起電極１０と電極１２と
に押し付け力２２が加わり、電気的接続が維持できる。
【００２１】以上のように、この実施の形態では、半導
体素子の突起電極１０を、配線基板１１の電極１２より
も軟らかい金属で構成し、電極１２の塑性変形時に突起
電極１０との接触面積を確保するように、電極１２を突
起電極１０より外側に延在させて十分大きく形成したた
め、プリント基板およびビルドアップ基板等、軽量で安
価な配線基板１１を用いても、突起電極１０と電極１２
との安定的な電気的接続が得られる。
【００２２】なお、この実施の形態では、接着剤１３と
して熱硬化型のエポキシ樹脂を用いたが、アクリル系等
の樹脂系接着剤でも良く、同様の効果が得られる。
【００２３】また、この実施の形態では、図１に示すよ
うに、配線基板１１の凹部１１ａ上の電極１２ａが沈ま
ないように、半導体素子８に加える荷重を制御したが、
図５に示すように、荷重を増やし、凹部１１ａ上の電極
１２ａも沈み量１４ａで塑性変形するようにして、配線
基板１１上の全ての電極１２を下層の樹脂（配線基板１
１）に沈ませるようにしても良く、上記実施の形態と同
様の効果が得られる。
【００２４】実施の形態２．次に、この発明の実施の形
態２による半導体装置について説明する。図６はこの発
明の実施の形態２による半導体装置の構造を示す平面図
である。なお、断面図は実施の形態１の図１または図５
を参照する。半導体素子８の電極パッド９の間隔は半導
体素子８の高集積化により、ますます縮小する傾向があ
る。その半導体素子８と接続するため、配線基板１１の
電極１２の間隔も、半導体素子８の電極パッド９の間隔
に応じて縮小する必要がある。電極パッド９およびその
上に形成される突起電極１０は、通常、半導体素子８の
外周に沿って配設されており、図６に示すように、配線
基板１１に設けられる電極１２を、半導体素子８の外周
に垂直な方向にのみ、突起電極１０より十分大きく延在
させる。この場合、半導体素子８の突起電極１０の間隔
を１５０μｍ、突起電極１０の幅を８０μｍ、配線基板
１１の電極１２の幅を突起電極１０の幅と同じ８０μ
ｍ、電極１２は半導体素子８の外周に垂直な方向にのみ
突起電極１０より外側に延在して形成され、突起電極１
０の端面と電極１２の端面との距離１６を３０μｍとす
る。
【００２５】この実施の形態においても、電極１２が沈
み込んでも、突起電極１０と電極１２との十分な接触面
積を得るためには、突起電極１０の端面と電極１２の端
面との距離１６が少なくとも３０μｍ必要であり、ま
た、突起電極１０を電極１２より軟らかい金属で形成す
ることにより、電極１２が塑性変形して下層の樹脂（配
線基板１１）中に沈む時、突起電極１０の端面が電極１
２の形状にならって変形し、突起電極１０と電極１２と
の十分な接触面積を確保することができ、突起電極１０
の間隔が狭い半導体素子８においても、配線基板１１と
安定した電気的接続が得られる。
【００２６】実施の形態３．次に、この発明の実施の形
態３による半導体装置について図７および図８に基づい
て説明する。図７は、半導体素子８と配線基板１１との
接続前の状態、図８は接続を終えて半導体装置が完成し
た状態を示す。図７に示すように、例えば厚さ約０．５
ｍｍのプリント基板１８上に、厚さ約５０μｍのエポキ
シ樹脂１９に配線としての導体層１７（１７ａ、１７
ｂ）を幅約５０μｍ、厚さ約１５μｍでめっきにより形
成した配線層２０を形成して配線基板１１を構成する。
また、半導体素子８の電極パッド９上には、幅約７０μ
ｍで先端の曲率半径が約１００μｍの凸形状に加工され
た突起電極１０を、約１００μｍ間隔で設ける。この半
導体素子８を例えば、２００℃に加熱しておき、突起電
極１０と配線基板１１の電極１２との位置合わせをしな
がら、接着剤１３を介して、荷重を加えて半導体素子８
を配線基板１１に押し当てる。この後、接着剤１３を硬
化させ、冷却して図８に示す半導体装置を得る。この
時、電極１２の最大の沈み込み量は約１５μｍであっ
た。
【００２７】半導体素子８の電極パッド９の間隔は、上
記実施の形態２でも述べたように、ますます小さくなる
傾向にある。半導体素子８を直接配線基板１１に接続す
るためには、この実施の形態で用いた、微細な配線を形
成した配線層２０を基板１８上に形成した配線基板１１
が適しており、また、この配線基板１１の配線層２０は
軟質のエポキシ樹脂１９に配線としての導体層１７（１
７ａ、１７ｂ）を形成したもので、電極１２の沈み込み
量を大きくとることができるので、凹凸の大きな配線基
板１１でも突起電極１０と電極１２との接続が可能であ
る。また、電極１２の塑性変形が大きく沈み込み量が大
きくなると、電極１２の曲率半径が小さくなる。この実
施の形態では、予め、突起電極１０の先端を凸形状に加
工しているため、突起電極１０の先端が電極１２の変形
に容易に追従することが可能になる。このため、電極１
２が大きく沈み込んでも、突起電極１０と電極１２との
接触面積が確保できて、安定的な電気的接続が得られ
る。
【００２８】この実施の形態では、プリント基板１８上
に、エポキシ樹脂１９とめっきによる導体層１７とで配
線層２０を形成したが、セラミック基板またはシリコン
基板上に、ポリイミドから成る樹脂１９を用い、めっき
またはスパッタ等により形成した導体層１７から成る、
より微細な配線が可能な配線基板１１を用いても良く、
同様の効果が得られる。
【００２９】実施の形態４．次に、この発明の実施の形
態４による半導体装置について説明する。図９はこの発
明の実施の形態４による半導体装置の構造を示す断面図
である。図に示すように、エポキシ樹脂１９に導体層１
７（１７ａ、１７ｂ）を形成した配線層２０をプリント
基板１８上に形成した配線基板１１を用い、この配線基
板１１の電極直下領域２３には導体層１７ｂを設けない
ものである。半導体素子８を配線基板１１に押し付けて
接続し、半導体装置を形成すると、配線基板１１の電極
１２は沈み込む。これにより電極１２形成領域で、エポ
キシ樹脂１９が薄くなる。絶縁層であるエポキシ樹脂１
９の厚さは、信号の伝送特性を示す特性インピーダンス
とクロストーク雑音に影響を与えるものであるが、電極
直下領域２３、すなわちエポキシ樹脂１９が薄くなった
領域に配線層２０下層の導体層１７ｂを設けないように
したため、特性インピーダンスの変化を抑制することが
でき、高速の信号伝送が可能になる。
【００３０】なお、この実施の形態において、下層の導
体層１７ｂがグランドとして用いられる場合の導体層１
７ｂパターンの例を、図１０に示す。図１０（ａ）は、
電極直下領域２３ａ部分を除いて、それ以外全面を導体
層１７ｂで構成したもの、図１０（ｂ）は、導体層１７
ｂがメッシュ状に形成されて、電極直下領域２３ａに相
当する部分が抜きパターンで導体層１７ｂが形成されな
いものを示す。
【００３１】実施の形態５．次に、この発明の実施の形
態５による半導体装置について説明する。図１１（ａ）
はこの発明の実施の形態５による半導体装置の構造を示
す断面図であり、図１１（ｂ）は配線基板１１の裏面図
である。図に示すように、半導体素子８と接続された配
線基板１１の裏面には入出力用の電極２４が分散配置さ
れ、配線層２０の上層導体層１７ａと下層導体層１７ｂ
との間、また下層導体層１７ｂと配線基板１１裏面の電
極２４との間は、それぞれバイアホール２５ａ、２５ｂ
を介して接続される。配線基板１１裏面にレジスト２６
が形成されるが、電極２４上には、レジスト２６上に突
出する様に、はんだバンプ２７が形成される。この様に
形成された半導体装置は、はんだバンプ２７を用いて、
別の配線基板等に他の部品と同時にはんだ接合される。
【００３２】この実施の形態では、配線基板１１は、上
記実施の形態３または４で用いた配線基板１１と同様
に、エポキシ樹脂１９に導体層１７（１７ａ、１７ｂ）
を形成した配線層２０をプリント基板１８上に形成した
ものであり、通称ＣＳＰ（ChipScale Pockage）と呼ば
れる方法と同様に、表裏の電極１２、２４間を接続する
配線が形成されている。半導体素子８の突起電極１０
は、通常周辺部分に集中して配列されるが、この突起電
極１０に対応して形成された配線基板１１の電極１２
を、表裏の電極１２、２４間を接続する配線により、配
線基板１１の裏面において均一な配置に変換する。この
ため、配線基板１１の裏面において、電極２４上に設け
られたはんだバンプ２７は、比較的均一に配置されてい
るため、半導体素子８の電極パッド９の間隔が微細であ
っても、配線基板１１の裏面の電極２４の間隔を大きく
とることができ、電極２４を大きく形成することができ
る。これにより、半導体素子８のバーンインテスト等を
行う際のテスト用ソケット等、テスト用治具の作成が容
易であり、半導体素子８の動作確認が容易に行える。
【００３３】なお、上記実施の形態において、配線基板
１１をプリント基板１８上に配線層２０を形成したもの
としたが、プリント基板でも良く、また、ポリイミドフ
ィルム上にめっき等で導体層を形成したフレキシブル基
板、またはセラミック等の無機材料基板上に配線層２０
を形成した基板も用いることができる。また、配線基板
１１の裏面の電極２４およびその上のはんだバンプ２７
は、図１１（ｂ）に示すような均一な配置に限らず、必
要に応じて変更可能である。
【００３４】実施の形態６．次に、この発明の実施の形
態６による半導体装置について説明する。図１２はこの
発明の実施の形態６による半導体装置の構造および製造
方法を示す断面図である。図に示すように、半導体素子
８の突起電極２８をボールボンダで形成したものであ
る。以下、製造方法を示す。まず、半導体素子８の電極
パッド９上に、ボールボンダで突起電極２８を形成す
る。突起電極２８の材料は、金、はんだ等の金属材料
で、このボールボンダによる形成は、金属線の先端を放
電により球状にして、それを半導体素子８の電極パッド
９上に、熱と超音波振動により接合した後、金属線を切
断する事によって行う。ボールボンダによる突起電極２
８の形成は、市販の半導体素子８を購入して行うこと
も、容易である（図１２（ａ））。
【００３５】一方、配線基板１１上には、突起電極２８
の先端径よりも十分大きな電極１２とそれに接続される
配線としての導体層１７とを形成し、その上に、熱硬化
型の接着剤、この場合、絶縁性のフィルム状熱硬化シー
ト１３ａをＢステージ状態にて配置する（図１２
（ｂ））。次に、突起電極２８の形成された半導体素子
８を例えば、２００℃に加熱しておき、突起電極２８と
配線基板１１の電極１２との位置合わせをしながら、接
着剤１３を介して、荷重を加えて半導体素子８を配線基
板１１に押し当てる。この後、接着剤１３ａを半導体素
子８の熱で硬化させ、冷却して半導体素子８と配線基板
１１とが接続された半導体装置を得る（図１２
（ｃ））。
【００３６】この実施の形態では、ボールボンダで突起
電極２８を形成しているため、先端が細く形成される。
配線基板１１の電極１２は、この場合も、突起電極２８
の端面よりも外側に少なくとも３０μｍ延在させて大き
く形成するものであるが、突起電極２８の先端が細いた
め、電極１２を小さくすることができ、高密度な配線が
可能である。また、接着剤に用いる熱硬化シート１３ａ
は、配線基板１１上に配置する際フィルム状であるた
め、取り扱いが容易で半導体装置の製造が容易になる。
またこの熱硬化シート１３ａは、所定の温度に加熱され
ることにより、一時的に液状となる特徴を有し、半導体
素子８と配線基板１１との間にあるボイドを効率よく排
出することができるとともに、熱硬化に要する時間が１
０秒程度と極めて短く、他の液状の接着剤と比べ硬化時
間を約１／５に短縮することができる。
【００３７】なお、ボールボンダで突起電極２８を形成
した場合でも、接着剤１３にエポキシ樹脂など、液状の
樹脂系接着剤を用いることができる。
【００３８】
【発明の効果】以上のように、この発明の請求項１記載
の半導体装置は、突起電極を有する半導体素子と、表面
を樹脂層で構成し該樹脂層上に上記突起電極に相対する
電極を含む配線を配設した配線基板とを、上記突起電極
と上記電極とを圧接して接続し、上記配線基板と上記半
導体素子との間に介在した熱硬化型樹脂から成る接着剤
により固着された構成であって、上記突起電極を、上記
電極を構成する金属よりも軟らかい金属で構成し、上記
電極が圧接により凹状に塑性変形するものを有し、該塑
性変形時に上記突起電極との接触面積を確保するよう
に、上記電極を上記突起電極より外側に延在させて十分
大きく形成したため、半導体素子の突起電極と配線基板
の電極との十分な接触が得られ、安定な電気的接続が可
能になり、半導体装置の信頼性が向上する。
【００３９】またこの発明の請求項２記載の半導体装置
は、請求項１において、突起電極が半導体素子の外周に
沿って設けられ、配線基板に設けられた電極が、上記半
導体素子の外周に垂直な方向にのみ、上記突起電極より
外側に延在させて十分大きく形成したため、突起電極の
間隔が狭い半導体素子においても、配線基板と安定した
電気的接続が得られる。
【００４０】またこの発明の請求項３記載の半導体装置
は、請求項１または２において、突起電極より外側に延
在する電極の寸法が、上記突起電極の端面位置より外側
に少なくとも３０μｍであるため、半導体素子の突起電
極と配線基板の電極とのさらに十分な接触が得られ、安
定でさらに信頼性の高い電気的接続が可能になる。
【００４１】またこの発明の請求項４記載の半導体装置
は、請求項１〜３のいずれかにおいて、突起電極の先端
が電極と圧接前に凸形状であるため、電極が大きく沈み
込んでも突起電極の先端が電極の変形に容易に追従する
ことができ、突起電極と電極との接触面積が確保でき
て、安定な電気的接続が得られる。
【００４２】またこの発明の請求項５記載の半導体装置
は、請求項１〜４のいずれかにおいて、突起電極を金
で、配線基板の電極を銅で、それぞれ構成したため、突
起電極が電極の変形に容易に追従することができ、突起
電極と電極との接触面積が確保できて、より安定な電気
的接続が得られる。
【００４３】またこの発明の請求項６記載の半導体装置
は、請求項１〜５のいずれかにおいて、配線基板の電極
直下位置には、導体層を設けないため、特性インピーダ
ンスの変化を抑制することができ、高速の信号伝送が可
能になる。
【００４４】またこの発明の請求項７記載の半導体装置
は、請求項１〜６のいずれかにおいて、突起電極がボー
ルボンダにより形成されたため、突起電極の先端が細く
でき、電極を小さくすることができ、高密度な配線が可
能になる。
【００４５】またこの発明の請求項８記載の半導体装置
の製造方法は、配線基板上に熱硬化型樹脂から成る接着
剤を配置し、上記配線基板の電極と半導体素子の突起電
極とが相対した状態で、上記半導体素子を加熱して上記
配線基板に押しつけることにより、上記電極に凹状の塑
性変形を生じさせると共に、上記接着剤を硬化させるた
め、半導体素子の突起電極と配線基板の電極との十分な
接触が得られ、安定な電気的接続が可能になり、半導体
装置の信頼性が向上する。
【００４６】またこの発明の請求項９記載の半導体装置
の製造方法は、請求項８において、配線基板上に配置す
る熱硬化型樹脂から成る接着剤に、フィルム状の熱硬化
シートをＢステージ状態にて配置し、その後硬化させて
用いるため、配線基板上に容易に配置することができ、
硬化時間も短縮できて、半導体装置の製造を容易にし
て、また生産性を向上できる。
【図面の簡単な説明】
【図１】 この発明の実施の形態１による半導体装置の
構造を示す断面図、および平面図の一部である。
【図２】 この発明の実施の形態１による半導体装置の
電気的接続の作用を説明する図である。
【図３】 この発明の実施の形態１による半導体装置の
電気的接続の作用を説明する断面図である。
【図４】 この発明の実施の形態１による半導体装置の
電気的接続の作用を説明する断面図である。
【図５】 この発明の実施の形態１の変形例による半導
体装置の構造を示す断面図である。
【図６】 この発明の実施の形態２による半導体装置の
構造を示す平面図である。
【図７】 この発明の実施の形態３による半導体装置の
形成途中の構造を示す断面図である。
【図８】 この発明の実施の形態３による半導体装置の
構造を示す断面図である。
【図９】 この発明の実施の形態４による半導体装置の
構造を示す断面図である。
【図１０】 この発明の実施の形態４による半導体装置
における配線基板の導体層パターンを示す平面図であ
る。
【図１１】 この発明の実施の形態５による半導体装置
の構造を示す断面図および裏面図である。
【図１２】 この発明の実施の形態６による半導体装置
の構造および製造方法を示す断面図である。
【図１３】 従来の半導体装置の構造を示す断面図であ
る。
【符号の説明】
８ 半導体素子、１０ 突起電極、１１ 配線基板、１
２ 電極、１３ 接着剤、１３ａ 熱硬化シート、１６
延在寸法としての突起電極端面と電極端面との距離、
１７，１７ａ，１７ｂ 配線としての導体層、１９ エ
ポキシ樹脂、２３ 電極直下領域、２８ 突起電極。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 北村 洋一 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 突起電極を有する半導体素子と、表面を
    樹脂層で構成し該樹脂層上に上記突起電極に相対する電
    極を含む配線を配設した配線基板とを、上記突起電極と
    上記電極とを圧接して接続し、上記配線基板と上記半導
    体素子との間に介在した熱硬化型樹脂から成る接着剤に
    より固着された半導体装置において、上記突起電極を、
    上記電極を構成する金属よりも軟らかい金属で構成し、
    上記電極が圧接により凹状に塑性変形するものを有し、
    該塑性変形時に上記突起電極との接触面積を確保するよ
    うに、上記電極を上記突起電極より外側に延在させて十
    分大きく形成したことを特徴とする半導体装置。
  2. 【請求項２】 突起電極が半導体素子の外周に沿って設
    けられ、配線基板に設けられた電極が、上記半導体素子
    の外周に垂直な方向にのみ、上記突起電極より外側に延
    在させて十分大きく形成したことを特徴とする請求項１
    記載の半導体装置。
  3. 【請求項３】 突起電極より外側に延在する電極の寸法
    が、上記突起電極の端面位置より外側に少なくとも３０
    μｍであることを特徴とする請求項１または２記載の半
    導体装置。
  4. 【請求項４】 突起電極の先端が電極と圧接前に凸形状
    であることを特徴とする請求項１〜３のいずれかに記載
    の半導体装置。
  5. 【請求項５】 突起電極を金で、配線基板の電極を銅
    で、それぞれ構成したことを特徴とする請求項１〜４の
    いずれかに記載の半導体装置。
  6. 【請求項６】 配線基板の電極直下位置には、導体層を
    設けないことを特徴とする請求項１〜５のいずれかに記
    載の半導体装置。
  7. 【請求項７】 突起電極がボールボンダにより形成され
    たものであることを特徴とする請求項１〜６のいずれか
    に記載の半導体装置。
  8. 【請求項８】 配線基板上に熱硬化型樹脂から成る接着
    剤を配置し、上記配線基板の電極と半導体素子の突起電
    極とが相対した状態で、上記半導体素子を加熱して上記
    配線基板に押しつけることにより、上記電極に凹状の塑
    性変形を生じさせると共に、上記接着剤を硬化させるこ
    とを特徴とする請求項１〜７のいずれかに記載の半導体
    装置の製造方法。
  9. 【請求項９】 配線基板上に配置する熱硬化型樹脂から
    成る接着剤に、フィルム状の熱硬化シートをＢステージ
    状態にて配置し、その後硬化させて用いることを特徴と
    する請求項８記載の半導体装置の製造方法。
JP8727898A 1998-03-31 1998-03-31 半導体装置およびその製造方法 Pending JPH11284022A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8727898A JPH11284022A (ja) 1998-03-31 1998-03-31 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8727898A JPH11284022A (ja) 1998-03-31 1998-03-31 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH11284022A true JPH11284022A (ja) 1999-10-15

Family

ID=13910326

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8727898A Pending JPH11284022A (ja) 1998-03-31 1998-03-31 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPH11284022A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6887738B2 (en) 2000-06-28 2005-05-03 Sharp Kabushiki Kaisha Method of making semiconductor device with flip chip mounting
US7053479B2 (en) 2001-03-26 2006-05-30 Citizen Watch Co., Ltd. Package of semiconductor device and its manufacturing method
WO2010007879A1 (ja) * 2008-07-16 2010-01-21 シャープ株式会社 半導体装置の製造方法及び半導体装置
WO2011037185A1 (ja) * 2009-09-24 2011-03-31 京セラ株式会社 実装用基板、発光体、および実装用基板の製造方法
JP4691759B2 (ja) * 2000-07-11 2011-06-01 日立化成工業株式会社 基板の接続方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6887738B2 (en) 2000-06-28 2005-05-03 Sharp Kabushiki Kaisha Method of making semiconductor device with flip chip mounting
JP4691759B2 (ja) * 2000-07-11 2011-06-01 日立化成工業株式会社 基板の接続方法
US7053479B2 (en) 2001-03-26 2006-05-30 Citizen Watch Co., Ltd. Package of semiconductor device and its manufacturing method
WO2010007879A1 (ja) * 2008-07-16 2010-01-21 シャープ株式会社 半導体装置の製造方法及び半導体装置
WO2011037185A1 (ja) * 2009-09-24 2011-03-31 京セラ株式会社 実装用基板、発光体、および実装用基板の製造方法
JPWO2011037185A1 (ja) * 2009-09-24 2013-02-21 京セラ株式会社 実装用基板、発光体、および実装用基板の製造方法

Similar Documents

Publication Publication Date Title
KR101227228B1 (ko) 와이어 본드 배선
US20020084522A1 (en) Semiconductor device using interposer substrate and manufacturing method therefor
JP2002270717A (ja) 半導体装置
US20080185717A1 (en) Semiconductor device including bump electrodes
JP2000277649A (ja) 半導体装置及びその製造方法
JP6242665B2 (ja) 半導体装置
JPH11284022A (ja) 半導体装置およびその製造方法
JP3225800B2 (ja) 半導体装置
JP3743716B2 (ja) フレキシブル配線基板及び半導体素子の実装方法
JPH10189657A (ja) 端子間の接続方法、半導体チップの実装方法、半導体チップのボンディング方法、および端子間の接続構造
JP3274619B2 (ja) 半導体装置およびその製造方法
JP2005340393A (ja) 小型実装モジュール及びその製造方法
JP4085572B2 (ja) 半導体装置及びその製造方法
KR20080052411A (ko) 반도체 장치와 그 제조 방법 및 반도체 장치의 실장 구조
JP3337922B2 (ja) 半導体装置及びその製造方法
JP2004247621A (ja) 半導体装置およびその製造方法
JP3446608B2 (ja) 半導体ユニット
JP4520052B2 (ja) 半導体装置およびその製造方法
JP3598058B2 (ja) 回路基板
JP2002170848A (ja) 回路基板
JPH06275675A (ja) Ｔａｂパッケージとその接続方法
JP2000012613A (ja) 異方性導電接着剤および電子部品の実装方法
JP2000332157A (ja) 電子部品実装部材
JPH1187898A (ja) チップ実装用配線板
JP2002343903A (ja) 半導体装置とその製造方法