JPWO2011037185A1 - 実装用基板、発光体、および実装用基板の製造方法 - Google Patents

実装用基板、発光体、および実装用基板の製造方法 Download PDF

Info

Publication number
JPWO2011037185A1
JPWO2011037185A1 JP2011533044A JP2011533044A JPWO2011037185A1 JP WO2011037185 A1 JPWO2011037185 A1 JP WO2011037185A1 JP 2011533044 A JP2011533044 A JP 2011533044A JP 2011533044 A JP2011533044 A JP 2011533044A JP WO2011037185 A1 JPWO2011037185 A1 JP WO2011037185A1
Authority
JP
Japan
Prior art keywords
mounting substrate
conductor layer
bank
bank portion
flat portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011533044A
Other languages
English (en)
Inventor
渡り 純一
純一 渡り
大川 善裕
善裕 大川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of JPWO2011037185A1 publication Critical patent/JPWO2011037185A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/13Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15153Shape the die mounting substrate comprising a recess for hosting the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483Containers
    • H01L33/486Containers adapted for surface mounting

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)

Abstract

機能素子が実装される実装用基板であって、平面部、および前記平面部から突出して設けられた、前記平面部を複数の領域に区分する堤部を有する絶縁性の基体と、前記機能素子が電気的に接続される導電体層とを有しており、前記導電体層は、前記基体の前記平面部から前記堤部の側面にかけて被着されており、前記堤部で区分された領域内が前記導電体層で満たされていることを特徴とする実装用基板を提供する。【選択図】 図1

Description

本発明は、実装用基板、発光体、および実装用基板の製造方法に関する。
例えば、発光ダイオード(LED(Light Emitting Diode))などの機能素子は、この機能素子に電力を供給するための電極(導電体層)が設けられた実装用基板に実装されて用いられる。特開2005−277380号公報には、発光素子が実装される実装用基板の一例が記載されている。
図9は、特開2005−277380号公報に記載の発光体100の概略斜視図である。なお、図9の発光体100は、実装用基板102に発光素子104が実装されている。実装用基板102は、セラミック材料からなる基体106の表面に電極108が配置されて構成されている。
基体106は、発光素子104が実装された平面部110を囲むように設けられた斜面112を備え、平面部110から斜面112にかけて、表面に電極108が配置されている。この斜面112は、発光素子104からの発光を、平面部110に垂直な方向に向けて効率よく反射する。電極108は、所定のパターンに電極用ペーストを塗布・焼成することでメタライズ層を形成する、いわゆる印刷配線技術によって形成されている。
ところで、例えばLEDなどの発光素子104は、発光の際に比較的大きな熱を発生する。例えば金属材料からなる電極108は、セラミックス材料からなる絶縁性の基体106に比べて熱膨張係数が大きい。このため、発光素子104の発熱に起因した熱応力が、基体106と電極108との界面部分に発生する。従来の実装用基板においては、上記接合界面に発生した熱応力によって、電極108が基体106から剥離し易いという問題があった。
本発明の一実施形態にかかる実装用基板は、平面部、および前記平面部から突出して設けられた、前記平面部を複数の領域に区分する堤部を有する絶縁性の基体と、機能素子が電気的に接続される導電体層とを有している。前記導電体層は、前記基体の前記平面部から前記堤部の側面にかけて被着されており、前記堤部で区分された領域内が前記導電体層で満たされている。
また、本発明の一実施形態にかかる発光体は、上記実装用基板と、前記実装用基板上に配置された機能素子とを備える。前記機能素子は発光素子である。
また、本発明の一実施形態にかかる実装用基板の製造方法は、セラミックスの材料粉末の混合物を加圧成形して、平面部および前記平面部から突出した堤部を備える生成形体を得る工程と、前記生成形体を焼成して焼結体を得る工程とを備える。前記製造方法は、さらに、前記焼結体の前記平面部の前記堤部で区分された領域内を、導電体材料を主成分とするペーストで満たす工程と、前記領域内が前記ペーストで満たされた状態で前記ペーストを加熱して、前記堤部で区分された領域内を満たすように導電体層を形成する工程と
を有する。
前記実装用基板および発光体は、温度変動に起因する電極剥がれが抑制できる。また、前記製造方法では、電極形状を高精度に制御することができる。
図1(a)は、本発明の実装用基板の一実施形態について説明する概略斜視図であり、図1(b)は図1(a)に示す実装用基板を構成する基体の概略斜視図である。図1(a)では、後述の導電体層8および電極体9を着色して示している。 図2(a)は、図1に示す実装用基板の上面図、図2(b)は図2(a)に示すB−B線を含む断面の概略図、図2(c)は図2(a)に示すC−C線を含む断面の概略図である。また、図2(d)は、図2(b)に示す破線部で示す部分を拡大して示す図である。なお、図2(a)では、後述の導電体層8および電極体9を着色して示している。 図3(a)および図3(b)は、基体が備える堤部の他の実施形態を示す図であり、基体の堤部の近傍を拡大して示す図である。 図4(a)は、図1および図2に示す実装用基板を備えて構成される、本発明の発光体の一実施形態について説明する概略上面図、図4(b)は図4(a)に示すB−B線を含む断面の概略図、図4(c)は図4(a)に示すC−C線を含む断面の概略図である。 図5(a)は、図4に示す発光体を備えて構成された発光装置の一例について説明する概略斜視図であり、図5(b)は概略断面図である。 図6(a)は、本発明の実装用基板の他の実施形態について説明する概略斜視図であり、図6(b)は実装用基板を構成する基体の概略斜視図である。 図7(a)は、図6に示す実装用基板を備えて構成される、本発明の発光体の他の実施形態について説明する概略上面図であり、図7(b)は図7(a)に示すB−B線を含む断面の概略図、図7(c)は図7(a)に示すC−C線を含む断面の概略図である。 図8(a)は、図7に示す発光体を備えて構成された発光装置について説明する概略斜視図であり、図8(b)は概略断面図を、それぞれ示している。 従来の実装用基板の一例の、概略斜視図である。
本発明の実装用基板の第1の実施形態について、図面を参照して説明する。図1および図2は、本発明の実装用基板の第1の実施形態である、実装用基板10について説明する概略説明図である。
実装用基板10は、図4(a)〜(c)に示すように、発光素子である後述のLED素子2が実装されて用いられ、LED素子2と実装用基板10とで発光体20を構成する。
実装用基板10は、基体6と、基体6の表面に設けられた導電体層8と、電極体9と、を有して構成されている。
基体6は、平面部4と、平面部4の周囲を囲むように設けられた、斜面16を備えた枠体部18とを有している。枠体部18の頂面19は、平面部4に略平行とされている。
また基体6は、平面部4および斜面16に、各面から突出して設けられた堤部11を有している。堤部11は、平面部4を複数の領域に区分している。本実施形態では、堤部11が、平面部4から斜面16にかけて連続して設けられており、平面部4に垂直な平面視において、図1(b)に示すように、堤部11は環状に連続している。また堤部11は、頂部に近づくにつれて断面積が小さい略三角形状の断面形状を有しており、堤部11の側面14と基体6の平面部4とのなす角αは、鈍角、すなわち90°<αとなっている。
実装用基板10では、連続した堤部11によって囲まれた領域21が2つ隣接配置されている。各領域21内には、導電体層8が設けられている。 隣接する領域21内の導電体層8は、それぞれ離間して電気的に独立している。
基体6は、例えばセラミックスを主成分として構成されている。LED素子2を実装するための実装用基板10では、セラミックスは例えばアルミナを主成分とすることが好ましい。アルミナは、一般的なLED素子からの発光を比較的良好に反射する。また、数mmから1mm以下の微細な構造も、成型によって比較的容易に形成することができる。また、メタライズ技術を用いることで、比較的容易に表面に電極を形成することができる。これらの点でアルミナは、基体6を構成する材質として好ましく用いられるが、その他のセラミック材料や樹脂材料なども、用途に応じて用いることができ、基体6の材質は特に限定されない。
導電体層8は、上記領域21の内部を満たすように設けられており、図2(b)および(c)に示すように、基体6の平面部4から堤部11の側面14にかけて被着されている。導電体層8は、例えばメタライズ層上にメッキ層が積層された、公知の多層金属膜構造で構成されている。導電体層8は、例えば、Mo−Mnメタライズ層上に、Niメッキ層およびAuメッキ層が積層されて構成されている。なお、本実施形態では、堤部11の高さよりも、導電体層8の高さが低く設定されている。導電体層8の表面は、堤部11に近づくにつれて高くなっている。なお、導電体層8は、堤部11の高さに比べて高くてもよい。例えば、表面張力によって堤部11から盛り上がった形状に、導電体層8が形成されていてもよい。導電体層8は、平面部4から斜面16にかけて連続して設けられている。
例えば実装用基板10に実装されたLED素子等の機能素子が発熱した場合など、実装用基板10の温度が上昇し、導電体層8および基体6が発熱に応じて熱膨張する。アルミナ等のセラミックスを主成分とする基体6と、多層金属層からなる導電体層8とでは熱膨張係数が異なり、発光にともなう上記熱膨張の程度が異なる。実装用基板10では、平面部4のみでなく、基体6の堤部11の側面14にかけて導電体層8が被着されており、基体6と導電体層8との被着強度が強い。また、本実施形態では、導電体層8の表面が、堤部11に近づくにつれて高くなっており、導電体層8の高さが一定である場合よりも、基体6と導電体層8との接着面積が大きくなっており、導電体層8の高さが一定である場合よりも、導電体層8と堤部11との接合強度が高い。
また、基体6に比べて導電体層8がより大きく膨張した場合も、導電体層8の平面部4に平行な方向に沿った膨張が、堤部11によって抑制される。このため、実装用基板10では、平面部4と導電体層8との接合界面に発生する、平面部4に平行な方向に沿った熱応力が抑制され、この熱応力による導電体層8の剥がれの発生が低減されている。
また、堤部11は略三角形状の断面を有しており、機械強度が比較的強い。このため、実装される機能素子の発熱にともなう熱応力が発生しても、この堤部11に亀裂や割れ等が比較的生じ難い。
また、本実施形態では、平面部4と側面14とのなす角αは、90°<αとなっている。本実施形態では、上記なす角αが90°≧αとなっている場合と比べ、導電体層8が、平面部4に垂直な方向へ膨張し易い。このため、本実施形態では、導電体層8が膨張した場合、上記なす角αが90°≧αとなっている場合と比べ、平面部4に垂直な方向に熱応力が分散され易く、基体6と導電体層8との接合界面に生じる、平面部4に平行な方向に沿った熱応力が抑制される。
また、実装用基板10では、堤部11の側面14によって、導電体層8の位置および形状が規定されている。このため、実装用基板10では、導電体層8の形状および位置精度が比較的高い。例えば電極幅が1mm以下と微細な電極であっても、位置および形状が高精度に規定されている。基体6および導電体層8の作製方法については、後に詳述する。
電極体9は、枠体部18の頂面19に設けられており、一部が堤部11を乗り越える形で、斜面16に設けられた導電体層8と接続している。図2(d)に示すように、環状に連なる堤部11のうち、頂面19の近傍部分に位置する堤部11aは、頂面19側の側面14aが溝状に凹んでいる。電極体9は、この側面14aに沿って堤部11aを乗り越える形で、導電体層8と接続している。
なお、堤部11の断面形状については、特に限定されない。図3(a)に示すように、堤部11の周縁線が、複数の屈曲部を有する多段形状であってもよい。また、図3(b)に示すように、堤部11の周縁線は、曲率の異なる複数の曲線が連なった形状でもよい。堤部11の形状は、必要な特性に応じて、種々変更することができる。
図4(a)〜(c)に示された発光体20は、上述したように、実装用基板10と、実装用基板10上に配置されたLED素子と、を有する。LED素子2は公知の発光ダイオード素子であり、図4(b)、図4(c)に示すように、実装用基板10の導電体層8に、例えば半田等のフリップチップ接合層29を介して接合されている。発光体2では、LED素子2は、図示しない2つの電極(正極と負極)を備えており、各電極が、それぞれ電気的に独立した2箇所の導電体層8のうちの一方の導電体層と、フリップチップ接続されている。発光体20では、導電体層8を介してLED素子2に電流が供給され、供給された電流に応じてLED素子2が発光する。
上述のように、実装用基板10の導電体層8は、平面部4から斜面16にかけて連続して設けられている。導電体層8はさらに、堤部11aを乗り越えるように形成された電極体9と接続している。発光体20の電極体9は、例えばボンディングワイヤ等を介して外部電源と接続され、この外部電源を介して供給される電力によって、LED素子2が発光する。発光体20では、ボンディングワイヤとLED素子2とを離間させることができるので、ボンディング処理などの配線工程における、LED素子2の損傷等を抑制することができる。
次に、上述の発光体20を備えた発光装置の一実施形態を、図5(a)〜図5(c)を用いて説明する。発光装置30は、発光体20、ヒートシンク36、一対の配線基板32、34、およびワイヤ44を備えて構成されている。
ヒートシンク36は、例えば銅(Cu)など、熱伝導性に優れた金属や合金等を主成分とする。このヒートシンク36の表面に、例えば接着剤等を介して発光体20が実装されている。配線基板32および34は、例えば樹脂等の絶縁性材料からなり、表面に導電性の配線パターン42が設けられている。配線パターン42は、公知のボンディングワイヤであるワイヤ44によって、各発光体20の電極体9と接続されている。発光装置30では、このように、配線パターン42が、ワイヤ44および電極体9を介して導電体層8と電気的に接続されている。発光装置30では、配線パターン42は、図示しない外部電源と接続されており、複数の配線パターン42が各々所定の電位の電源に接続されることで、発光体20の実装用基板10の導電体層8が所定電位とされ、LED素子2に電流が流れてLED素子2が発光する。
LED素子2は、発光にともなって発熱し、LED素子2の配置領域近傍では、導電体層8および基体6が発熱に応じて熱膨張する。発光体20では、上述のように、実装用基板の平面部4のみでなく、基体6の堤部11の斜面16にも、導電体層8が被着されており、基体6と導電体層8との被着強度が強い。また、堤部11によって導電体層8の幅方向の膨張は抑制されており、熱応力にともなう電極剥がれが抑制される。また、LED素子2の発熱にともなう熱応力が基体6に印加されても、この堤部11に亀裂や割れ等が比較的生じ難く、発光装置30は動作信頼性が比較的高い。
かかる発光体20は、例えば以下のように作製することができる。
まず、基体6を作製する。最初に、アルミナ粉末と、焼結助剤粉末とを混合し、水を添加して湿式粉砕する。粉砕後、有機結合材としてポリビニルアルコールなどを添加、混合することによりスラリーを作製する。スラリーを噴霧乾燥し、顆粒を作製する。金型を用いて顆粒を加圧成形し、生成形体をする。この金型の形状は、焼成後に基体の形状が得られるように設計されている。例えば金型には、焼成後に堤部が形成されるように凹部が設けられている。生成形体を1500〜1700℃で焼成して、アルミナを主成分とする基体6を作製する。その後、必要に応じて、バリを除去するために基体表面をバレル研磨し、さらに洗浄、乾燥しても良い。堤部の高さは、例えば0.02〜0.4mmであり、好ましくは0.05〜0.2mmである。堤部の幅は、例えば0.05〜0.6mmであり、好ましくは0.1〜0.4mmである。
次に、基体6に導電体層8を形成する。導電体層8の形成では、まず、作製した基体6の堤部11で囲まれた領域21に、Mo粉末とMn粉末を含有するペーストを塗布する。ペーストの塗布では、公知のポッティング装置を用いて、所定量のペースト液滴を領域21内に滴下する。ペーストは、セラミックスを主成分とする基体6の表面に濡れ広がるが、この濡れ広がりは堤部11によって堰きとめられる。基体6が堤部11を備えることで、ペーストは、この堤部11に囲まれた領域の範囲内に、高精度に規定されて配置される。この後、ペーストが配置された状態で、全体を還元雰囲気で加熱処理する。加熱により、基体6に被着された第1金属層が形成される。この後、第1金属層の上に、第2金属層であるメッキ層を形成する。メッキは、Niメッキ、Auメッキの順に行う。Niメッキの厚みは、例えば1〜10μmとし、Auメッキの厚みは例えば0.1〜3μmとされる。実装用基板10は、例えばこのように作製することができる。
この後、電極体9を形成する。平坦な頂面19に配置される電極体9は、スクリーン印刷法など、公知の印刷配線技術を用いて作製すればよい。上述の堤部11aの側面14aは、頂面19から平面部4の中央に近づくにつれて鉛直下側に近づくよう傾斜しており、スクリーン印刷等によって電極ペーストを塗布した場合も、この側面14aに沿って堤部11aを乗り越えて電極ペーストが導電体層8と接続する。例えば、スクリーン印刷法を用いて、Mo粉末とMn粉末を含有するペーストを所定形状に塗布して還元雰囲気で加熱処理を行い、所定形状のメタライズ層を形成する。この際、ペーストは堤部11aを乗り越えて、導電体層8と接続する。その後、このメタライズ層表面に、NiメッキおよびAuメッキを順次積層して電極体9を形成する。
次に、作製した実装用基板10に、LED素子2を配置する。LED素子2の図示しない電極を、導電体層8と対向するように配置し、LED素子2の電極と導電体層8とをフリップチップ接合によって接合する。なお、LED素子2の実装方法は、半田付け方法、金属ワイヤを介して接続するワイヤボンディング等を用いても構わない。
次に、本発明の第2の実施形態の発光体60について、図6(a)〜(c)および図7(a)〜(c)を参照して説明する。なお、図6および図7では、第1の実施形態と同様の構成要素については、第1の実施形態と同じ符号を用いている。また、第1の実施形態と同様の構成については、説明を省略することがある。
第2の実施形態の実装用基板50は、絶縁性の基体6と、基体6の表面に設けられた導電体層8とを有し、平面部4に平面部4から突出した堤部11設けられている点で、第1の実施形態と共通しているが、堤部11による平面部4の区分けが第1の実施形態と相違している。第2の実施形態では、堤部11によって、平面部4が3つの領域(領域21A、領域21B、および領域21C)に区分けされており、各領域には第1の実施形態と同様、導電体層8A〜8Cが設けられている。
また、第2の実施形態の実装用基板50では、第1の実施形態と異なり、基体6に複数の貫通孔52A〜52Cが設けられている。第2の実施形態では、この貫通孔52A〜52C内に、導電体層8A〜8Cにそれぞれ接続した導体部材(ビア導体)54A〜54Cが配置されている。 導体部材54A〜54Cは、例えばCu−W合金を主成分とする金属材料からなり、基体6に比べて熱伝導率が高くなっている。導体部材54A〜54Cのうち54Cが最も径が大きく、熱の伝導効率は54A〜54Cのうち54Cが最も大きくなっている。
また、図7に示すように、第2の実施形態の発光体60も、実装用基板50に、例えば半田等のフリップチップ接合層69を介してLED素子62が接合されている。LED素子62は、一方の主面に正極E1と負極E2の2つの電極を備え、正極E1が接合層69Aを介して導電体層8Aと接合し、負極E2が接合層69Bを介して導電体層8Bと接合している。第2の実施形態では、LED素子62はさらに、一方の主面に金属層E3が設けられており、この金属層E3は、接合層69Cを介して導電体層8Cと接合されている。
実装用基板50では、基体6よりも熱伝導率の高い導体部材54A〜54Cを備えており、この導体部材54A〜54Cから高い効率で熱が放出されるので、基体6と各導電体層との界面部分における熱応力が比較的低減されている。また、導体部材54Aおよび54Bを介してLED素子62に電力を供給するので、基体6の斜面16に導電体パターンを形成する必要がなく、斜面16からの反射光強度の空間的ばらつきが、比較的小さくされている。また、実装用基板50では、LED素子62が、正極E1と負極E2のみでなく、比較的面積の大きい電極E3を備えており、この電極E3が熱の伝導効率が高い導体部材54Cと接続している。このたま、LED素子62で発生した熱が、電極E3と導体部材54Cを介して、外部に放出され易くなっている。
次に、上述の発光体60を複数備えて構成された発光装置70について、図8(a)および図8(b)を用いて説明する。発光装置70は、ヒートシンク66、配線基板72を備えて構成されている。第2の実施形態では、配線基板72は1つである。配線基板72は、例えば樹脂やセラミックス等の絶縁性材料からなり、表面に導電性の配線パターン82が設けられている。配線パターン82は、半田等からなる接合層84Bおよび84Cを介して、各発光体60の導体部材54Aおよび54Bと、それぞれ接続されている。配線パターン82は、図示しない外部電源と接続されており、複数の配線パターン82が各々所定の電位の電源に接続されることで、発光体60の実装用基板50の導電体層8Aおよび導電体層8Bがそれぞれ所定電位とされ、LED素子62に電流が流れてLED素子62が発光する。
ヒートシンク66は、例えば銅(Cu)など、熱伝導性に優れた金属や合金等を主成分とする。第2の実施形態では、ヒートシンク66が、半田等の接合層84Cを介して、LED素子62と接合した導体部材54Cと接続されている。
LED素子62は発光にともなって比較的大きな熱を発する。発光装置70では、発光体60の導体部材54A〜54Cから高い効率で熱が放出されるので、基体6と各導電体層との界面部分における熱応力が比較的低減されている。特に、導体部材54A〜54Cのうち最も径が大きい導体部材54Cが、熱伝導率の高いヒートシンク66と接合されており、LED素子62の発光にともなう熱を、導体部材54Cを介してから高い効率で放出することができる。
実装用基板50は、基体6に設けられた導体部材54Bおよび54Cから電力を供給しており、例えば第1の実施形態のように、基体6の頂面19に電極等を設け、ワイヤボンディングを施す必要がない。第2の実施形態では、複数の実装用基板50を、図8に示すように近接して配置した場合でも、各実装用基板50間の導電体層8A〜8Cが電気的に接触する虞が少なく、複数個の実装用基板50を高密度に配置することができる。また、実装用基板50を高密度に配置した場合も、導体部材54A〜54Cから高い効率で熱を放出させることができる。
第2の実施形態に係る発光体60も、導電体層8の剥離等、LED素子62の発光にともなう故障が発生し難い。発光体60も、電気的性能および発光効率が比較的高く、動作信頼性も比較的高い。
第2の実施形態の発光体60は、基本的に第1の実施形態の発光体20と同様の工程を経て作製することができる。 基体6の貫通孔52は、基体6の成型時に、貫通孔52に対応する凸状部を備える金型を用いて成型することで形成してもよい。また、貫通孔のない成型体を作製した後に、レーザー加工等によって貫通孔52を形成してもよい。導体部材54A〜54Cは、公知のメッキ工程によって貫通孔52A〜52C内部に形成してもよい。また、例えば銅(Cu)粉末とタングステン(W)粉末とを混合したペーストを、加圧印刷によって貫通孔52A〜52Cに埋め込んだ後に焼成して、導体部材54A〜54Cを形成してもよい。発光体60の作製方法など、特に限定されない。
本発明の発光体は、例えば、家庭用照明や、紫外線照射装置等の工業用照明、液晶ディスプレイのバックライトなどに、好適に用いることができる。また、素子載置体には、LEDなどの発光素子のみでなく、例えば半導体素子等を実装してもよい。
以上、本発明の第1および第2の実施形態について説明したが、本発明は上記の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更が可能である。
2 LED素子
6 基体
8 導電体層
9 電極体
10、50 実装用基板
11、11a 堤部
14 堤部の側面
16 枠体部の斜面
18 枠体部
19 枠体部の頂面
20 発光体
21 領域
30、70 発光装置
32、34 配線基板
36 ヒートシンク
42 配線パターン
44 ワイヤ
52A〜52C 貫通孔
54A〜54C 導体部材(ビア導体)
69 フリップチップ接合層

Claims (11)

  1. 機能素子が実装される実装用基板であって、
    平面部、および前記平面部から突出して設けられた、前記平面部を複数の領域に区分する堤部を有する絶縁性の基体と、
    前記機能素子が電気的に接続される導電体層とを有しており、
    前記導電体層は、前記基体の前記平面部から前記堤部の側面にかけて被着されており、前記堤部で区分された領域内が前記導電体層で満たされていることを特徴とする実装用基板。
  2. 前記基体は、前記平面部の周縁と連続した斜面を備えており、
    前記堤部および前記導電体層が、前記平面部から前記斜面にかけて連続して設けられていることを特徴とする請求項1に記載の実装用基板。
  3. 前記堤部によって区分された領域の少なくとも1つにおいて、
    前記領域内に満たされた前記導電体層の高さが、前記堤部の高さよりも低いことを特徴とする請求項1に記載の実装用基板。
  4. 前記堤部の側面と前記平面部とのなす角が鈍角であることを特徴とする請求項1に記載の実装用基板。
  5. 前記基体には貫通孔が設けられており、
    前記堤部で区分された領域内に、前記貫通孔を有することを特徴とする請求項1に記載の実装用基板。
  6. 前記貫通孔に、前記導電体層と同一材料からなるビア導体が配置されていることを特徴とする請求項5に記載の実装用基板。
  7. 前記基体はセラミックスを主成分とすることを特徴とする請求項1に記載の実装用基板。
  8. 前記セラミックスはアルミナであることを特徴とする請求項7に記載の実装用基板。
  9. 請求項1に記載の実装用基板と、
    前記実装用基板上に配置された機能素子とを備えており、
    前記機能素子は発光素子であることを特徴とする発光体。
  10. 前記発光素子が、前記導電体層にフリップチップ接続されていることを特徴とする請求項9に記載の発光体。
  11. セラミックスの材料粉末の混合物を加圧成形して、平面部および前記平面部から突出した堤部を備える生成形体を得る工程と、
    前記生成形体を焼成して焼結体を得る工程と、
    前記焼結体の前記平面部の前記堤部で区分された領域内を、導電体材料を主成分とするペーストで満たす工程と、
    前記領域内が前記ペーストで満たされた状態で前記ペーストを加熱して、前記堤部で区分された領域内を満たす導電体層を形成する工程と
    を有することを特徴とする実装用基板の製造方法。
JP2011533044A 2009-09-24 2010-09-24 実装用基板、発光体、および実装用基板の製造方法 Pending JPWO2011037185A1 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2009219477 2009-09-24
JP2009219477 2009-09-24
JP2010101715 2010-04-27
JP2010101715 2010-04-27
PCT/JP2010/066551 WO2011037185A1 (ja) 2009-09-24 2010-09-24 実装用基板、発光体、および実装用基板の製造方法

Publications (1)

Publication Number Publication Date
JPWO2011037185A1 true JPWO2011037185A1 (ja) 2013-02-21

Family

ID=43795930

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011533044A Pending JPWO2011037185A1 (ja) 2009-09-24 2010-09-24 実装用基板、発光体、および実装用基板の製造方法

Country Status (3)

Country Link
US (1) US20120267674A1 (ja)
JP (1) JPWO2011037185A1 (ja)
WO (1) WO2011037185A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120268928A1 (en) * 2010-10-26 2012-10-25 Sargent Robert L Large single chip led device for high intensity packing
GB2506861A (en) * 2012-10-09 2014-04-16 Oclaro Technology Ltd Optoelectronic assembly
KR102145769B1 (ko) * 2016-01-25 2020-08-19 교세라 가부시키가이샤 계측 센서용 패키지 및 계측 센서
WO2017183638A1 (ja) * 2016-04-18 2017-10-26 京セラ株式会社 発光素子収納用部材、アレイ部材および発光装置
WO2021039825A1 (ja) * 2019-08-28 2021-03-04 京セラ株式会社 発光素子搭載用パッケージおよび発光装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05175275A (ja) * 1991-12-25 1993-07-13 Nec Corp 半導体チップの実装方法および実装構造
JPH0997816A (ja) * 1995-07-27 1997-04-08 Nec Corp 半導体装置の実装方法および実装構造
JPH10270496A (ja) * 1997-03-27 1998-10-09 Hitachi Ltd 電子装置、情報処理装置、半導体装置並びに半導体チップの実装方法
JPH11284022A (ja) * 1998-03-31 1999-10-15 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2005277380A (ja) * 2004-02-23 2005-10-06 Stanley Electric Co Ltd Led及びその製造方法
JP2006100364A (ja) * 2004-09-28 2006-04-13 Kyocera Corp 発光素子用配線基板および発光装置ならびに発光素子用配線基板の製造方法
JP2008130721A (ja) * 2006-11-20 2008-06-05 Matsushita Electric Ind Co Ltd 発光装置、半導体発光素子および半導体発光素子の製造方法
JP2009059870A (ja) * 2007-08-31 2009-03-19 Sanyo Electric Co Ltd 発光モジュールおよびその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2503074Y2 (ja) * 1991-03-14 1996-06-26 株式会社小糸製作所 チップ型発光ダイオ―ドの取付構造
DE10041686A1 (de) * 2000-08-24 2002-03-14 Osram Opto Semiconductors Gmbh Bauelement mit einer Vielzahl von Lumineszenzdiodenchips
JP4922555B2 (ja) * 2004-09-24 2012-04-25 スタンレー電気株式会社 Led装置
WO2006046221A2 (en) * 2004-10-29 2006-05-04 Peter O'brien An illuminator and manufacturing method
JP5205724B2 (ja) * 2006-08-04 2013-06-05 日亜化学工業株式会社 発光装置
JP2009021426A (ja) * 2007-07-12 2009-01-29 Sharp Corp チップ部品型led及びその製造方法
CN101621101A (zh) * 2008-06-30 2010-01-06 展晶科技(深圳)有限公司 发光二极管及其制造方法
US7871842B2 (en) * 2008-10-03 2011-01-18 E. I. Du Pont De Nemours And Company Production process for surface-mounting ceramic LED package, surface-mounting ceramic LED package produced by said production process, and mold for producing said package
US8901583B2 (en) * 2010-04-12 2014-12-02 Cree Huizhou Opto Limited Surface mount device thin package
KR101039994B1 (ko) * 2010-05-24 2011-06-09 엘지이노텍 주식회사 발광소자 및 이를 구비한 라이트 유닛

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05175275A (ja) * 1991-12-25 1993-07-13 Nec Corp 半導体チップの実装方法および実装構造
JPH0997816A (ja) * 1995-07-27 1997-04-08 Nec Corp 半導体装置の実装方法および実装構造
JPH10270496A (ja) * 1997-03-27 1998-10-09 Hitachi Ltd 電子装置、情報処理装置、半導体装置並びに半導体チップの実装方法
JPH11284022A (ja) * 1998-03-31 1999-10-15 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2005277380A (ja) * 2004-02-23 2005-10-06 Stanley Electric Co Ltd Led及びその製造方法
JP2006100364A (ja) * 2004-09-28 2006-04-13 Kyocera Corp 発光素子用配線基板および発光装置ならびに発光素子用配線基板の製造方法
JP2008130721A (ja) * 2006-11-20 2008-06-05 Matsushita Electric Ind Co Ltd 発光装置、半導体発光素子および半導体発光素子の製造方法
JP2009059870A (ja) * 2007-08-31 2009-03-19 Sanyo Electric Co Ltd 発光モジュールおよびその製造方法

Also Published As

Publication number Publication date
WO2011037185A1 (ja) 2011-03-31
US20120267674A1 (en) 2012-10-25

Similar Documents

Publication Publication Date Title
JP4915052B2 (ja) Led部品およびその製造方法
JP4062358B2 (ja) Led装置
JP5848976B2 (ja) 配線基板、発光装置及び配線基板の製造方法
JP4915058B2 (ja) Led部品およびその製造方法
KR100735310B1 (ko) 다층 반사 면 구조를 갖는 엘이디 패키지 및 그 제조방법
US9848491B2 (en) Wiring board, electronic device, and electronic module
WO2011037185A1 (ja) 実装用基板、発光体、および実装用基板の製造方法
JP2014127678A (ja) 配線基板および電子装置
JP4072084B2 (ja) 発光素子収納用パッケージおよび発光装置
JP2004319939A (ja) 発光素子収納用パッケージおよび発光装置
JP2014086630A (ja) 発光素子搭載用部品および発光装置
JP2011044612A (ja) 発光装置
JP2004259893A (ja) 発光素子収納用パッケージおよび発光装置
JP4164006B2 (ja) 発光素子収納用パッケージおよび発光装置
JP5173903B2 (ja) 発光素子収納用パッケージおよび発光装置
JP4336153B2 (ja) 発光素子収納用パッケージおよび発光装置
JP5855822B2 (ja) 多数個取り配線基板
JP2006261286A (ja) 発光素子収納用パッケージ及びその製造方法
JP4132039B2 (ja) 発光素子収納用パッケージおよび発光装置
JP4160916B2 (ja) 発光素子収納用パッケージの製造方法
JP4336137B2 (ja) 発光素子収納用パッケージおよび発光装置
JP4183175B2 (ja) 発光素子収納用パッケージおよび発光装置
JP2005216962A (ja) 発光素子収納用パッケージおよび発光装置
JP4081394B2 (ja) 発光素子収納用パッケージおよび発光装置
JP4177679B2 (ja) 発光素子収納用パッケージおよび発光装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131001

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140401