JP5173903B2 - 発光素子収納用パッケージおよび発光装置 - Google Patents

発光素子収納用パッケージおよび発光装置 Download PDF

Info

Publication number
JP5173903B2
JP5173903B2 JP2009062964A JP2009062964A JP5173903B2 JP 5173903 B2 JP5173903 B2 JP 5173903B2 JP 2009062964 A JP2009062964 A JP 2009062964A JP 2009062964 A JP2009062964 A JP 2009062964A JP 5173903 B2 JP5173903 B2 JP 5173903B2
Authority
JP
Japan
Prior art keywords
layer
light emitting
emitting element
plating layer
mounting portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009062964A
Other languages
English (en)
Other versions
JP2009135536A (ja
Inventor
義道 桑田
雄一 古本
日出和 田丸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2009062964A priority Critical patent/JP5173903B2/ja
Publication of JP2009135536A publication Critical patent/JP2009135536A/ja
Application granted granted Critical
Publication of JP5173903B2 publication Critical patent/JP5173903B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Description

本発明は、発光ダイオード等の発光素子を用いた表示装置等に用いられる、発光素子を収納するための発光素子収納用パッケージおよび発光装置に関する。
従来、発光ダイオード等の発光素子を収納するための発光素子収納用パッケージ（以下、パッケージともいう）として、セラミック製のパッケージが用いられており、その一例を図１０に示す（例えば、下記の特許文献１参照）。同図に示すように、従来のパッケージは、複数のセラミック層が積層されているとともに上面に凹部２４が形成されている直方体状の絶縁基体の凹部２４の底面の発光素子２３搭載される部位に導体層から成る搭載部導体層（以下、搭載部ともいう）２２が設けられた基体２１と、基体２１の搭載部２２およびその周辺から基体２１の下面に形成され、搭載部２２に一方が電気的に接続された一対の配線層２５とから主に構成されている。
そして、搭載部２２上に発光素子２３を導電性接着剤、半田等を介して載置固定するとともに、発光素子２３の電極と一対の配線層２５の他方とをボンディングワイヤ２６を介して電気的に接続し、しかる後、基体２１の凹部２４内に樹脂（透明樹脂）を充填して発光素子２３を封止することによって、発光装置が作製される。
また、凹部２４の内周面で発光素子２３の光を反射させてパッケージの上方に光を放射させるために、凹部２４の内周面にニッケル（Ｎｉ）めっき層や金（Ａｕ）めっき層を表面に有するメタライズ金属層からなる金属層２７を被着させていることもある。
また、上記のパッケージはセラミックグリーンシート積層法により以下のようにして製作される。まず、基体２１の搭載部２２（搭載部２２から下側）を形成するためのセラミックグリーンシート（以下、グリーンシートともいう）と、基体２１の凹部２４を形成するためのグリーンシートとを準備し、これらのグリーンシートに配線層２５を導出させるための貫通孔や凹部２４となる貫通穴を打ち抜き法で形成する。
次に、搭載部２２を形成するためのグリーンシートの積層体Ａの貫通孔および所定の部位にメタライズ層から成る配線層を形成するための導体ペーストをスクリーン印刷法等で印刷塗布し、また凹部２４の内周面にメタライズ金属層を被着する場合、凹部２４を形成するためのグリーンシートの積層体Ｂの貫通穴内周面にメタライズ金属層形成用の導体ペーストをスクリーン印刷法等で印刷塗布する。
次に、積層体Ａ，Ｂを重ねて接着して基体２１を形成するための積層体とし、これを所定寸法に切断して成形体となし、高温（１６００℃程度）で焼成して焼結体となす。その後、搭載部２２および配線層２５、メタライズ金属層の露出表面にニッケル，金，パラジウム，白金等の金属から成るめっき金属層を無電解めっき法や電解めっき法により被着させることによって、パッケージが製作される。
特開２００２−２３２０１７号公報
しかしながら、上記従来のパッケージにおいては、凹部２４の内周面に被着されるニッケル，金等のめっき層を表面に有する金属層２７は、光の波長に対する反射率の変動が大きく、発光素子２３が発光する光を効率よく反射しにくいという問題点を有していた。
また、発光素子２３の光の反射率を高くするために、搭載部２２および配線層２５の露出する表面、凹部２４の内周面に銀めっき層を被着すると、マイグレーションや酸化腐食等の不具合が発生しやすく、搭載部２２および配線層２５と、発光素子２３やボンディングワイヤ２６との接続性が劣化して、結果的に発光素子２３と外部電気回路との電気的な接続性が劣化するという問題点を有していた。
従って、本発明は上記従来技術の問題点に鑑み完成されたものであり、その目的は、発光素子の光を効率よく反射し、均一かつ良好に外部に放射することができるとともに、各部材との接合を強固にすることができる発光素子収納用パッケージおよび発光装置を提供することにある。
本願発明は、セラミックスからなる絶縁基体の上面に発光素子の搭載部が設けられ、該搭載部に前記発光素子の電極が電気的に接続されるメタライズ配線層が形成されており、前記メタライズ配線層は、その表面に金めっき層が露出するように被着され、前記搭載部の周囲にメタライズ金属層が形成されており、前記メタライズ金属層は、その表面に銀め
っき層が露出するように被着されており、前記絶縁基体の下面に前記メタライズ配線層に電気的に接続された配線導体が形成されており、前記絶縁基体が、前記搭載部を有する下部絶縁層と、該下部絶縁層上に設けられており前記発光素子が収容される凹部を囲む内周面を有する上部絶縁層とを含んでおり、前記メタライズ金属層に電気的に接続された銀めっき層用導体が、前記絶縁基体において、前記配線導体、および前記メタライズ配線層に電気的に接続された金めっき層用導体よりも上方に設けられており、前記配線導体および前記金めっき層用導体とは異なる高さ位置において前記絶縁基体の側面に導出されており、前記メタライズ金属層が、前記上部絶縁層の前記内周面に形成されており、前記銀めっき層用導体が、前記下部絶縁層と前記上部絶縁層との間に設けられており、前記金めっき層用導体が、前記下部絶縁層の内部に形成されており、前記銀めっき層用導体とは異なる高さ位置に設けられている。
本発明は、配線層はその表面に金めっき層が露出するように被着され、凹部の内周面はその表面に銀めっき層が露出するように被着されていることから、配線層の表面に露出するように被着された金めっき層は、発光素子の電極および配線層を接続するためのボンディングワイヤとその配線層とを、強固に接続することができる。また、凹部の内周面に露出するように被着された銀めっき層は、発光素子の発光する光を効率良く反射することができる。
本発明の発光素子収納用パッケージについて実施の形態の一例を示す断面図である。 図１の発光素子収納用パッケージの平面図である。 本発明の発光素子収納用パッケージについて実施の形態の他の例を示す断面図である。 本発明の発光素子収納用パッケージについて実施の形態の他の例を示す断面図である。 本発明の発光素子収納用パッケージについて実施の形態の他の例を示す断面図である。 図１の発光素子収納用パッケージを作製するための多数個取り用の基板を示し、（ａ）は基板の平面図、（ｂ）は金めっき用導体層が形成された基板の下層側の絶縁層の平面図、（ｃ）は銀めっき用導体層が形成された基板の上層側の絶縁層の平面図、（ｄ）は金めっき層および銀めっき層を被着した後の基板の平面図である。 本発明の発光素子収納用パッケージを作製するための多数個取り用の基板の一例の要部拡大断面図である。 本発明の発光素子収納用パッケージを作製するための多数個取り用の基板の他の例の要部拡大断面図である。 本発明の発光素子収納用パッケージを作製するための多数個取り用の基板の他の例の平面図である。 従来の発光素子収納用パッケージの断面図である。 本発明の発光素子収納用パッケージについて実施の形態の他の例を示す断面図である。
本発明の発光素子収納用パッケージを以下に詳細に説明する。図１は、本発明のパッケージの実施の形態の一例を示す断面図、図２は図１のパッケージの平面図である。これらの図において、１は絶縁基体、２は発光素子３が搭載される搭載部、３は発光素子、４は発光素子３を収容するための凹部である。
本発明のパッケージは、絶縁基体１の上面に発光素子３を収容するための凹部４が設けられ、凹部４の底面に発光素子３が搭載される搭載部２および発光素子の電極が電気的に接続される配線層５が形成されており、搭載部２および配線層５は、その表面に金めっき層９が露出するように被着され，凹部４の内周面は、その表面に銀めっき層１０が露出するように被着されている。
本発明における絶縁基体１はセラミックスや樹脂から成り、セラミックスからなる場合、例えば酸化アルミニウム質焼結体（アルミナセラミックス），窒化アルミニウム質焼結体，ムライト質焼結体，ガラスセラミックス質焼結体等のセラミックスから成る絶縁層を複数層積層してなる直方体状の箱状であり、この上面の中央部に発光素子３を収容するための凹部４が形成されている。
絶縁基体１が酸化アルミニウム質焼結体から成る場合、酸化アルミニウム，酸化珪素，酸化マグネシウム，酸化カルシウム等の原料粉末に適当な有機バインダー，溶剤等を添加混合して泥漿状となし、これを従来周知のドクターブレード法やカレンダーロール法等によりシート状に成形してセラミックグリーンシート（セラミック生シートで、以下、グリーンシートともいう）を得、しかる後、グリーンシートに凹部４形成用の貫通孔を打ち抜き加工で形成し、発光素子３を搭載するためのグリーンシートと凹部４形成用のグリーンシートとを複数枚積層し、高温（約１６００℃）で焼成し一体化することで形成される。
また、凹部４の底面には発光素子３を搭載するための導体層から成る搭載部２および、その周囲の部位に配線層５が形成されており、搭載部２および配線層５はタングステン（Ｗ），モリブデン（Ｍｏ），銅（Ｃｕ），銀（Ａｇ）等の金属粉末のメタライズ層から成っている。
そして、搭載部２には発光ダイオード（ＬＥＤ），半導体レーザ（ＬＤ）等の発光素子３が金（Ａｕ）−シリコン（Ｓｉ）合金やＡｇ−エポキシ樹脂等の導電性接合材により固着されるとともに、配線層５には発光素子３の電極がボンディングワイヤ６を介して電気的に接続されている。また、発光素子３は搭載部２および配線層５にフリップチップ実装により接続されても構わない。
また、搭載部２を、発光素子３が絶縁基体１上に直接搭載される、絶縁基体１上の搭載領域とし、凹部４の底面の搭載部２の周囲の部位に配線層５を形成しても良い。例えば、図１１のパッケージの断面図に示すように、搭載部２には発光素子３が樹脂接着剤により固着されるとともに、搭載部２の周囲の部位に形成された配線層５ａ，５ｂには発光素子３の電極がボンディングワイヤ６ａ，６ｂを介して電気的に接続される。
搭載部２および配線層５は、例えばＷやＭｏ等の金属粉末に適当な有機溶剤、溶媒を添加混合して得た導体ペーストを絶縁基体１となるグリーンシートに予めスクリーン印刷法により所定パターンに印刷塗布しておくことによって、絶縁基体１の所定位置に被着形成される。
また、配線層５の露出する表面には、金めっき層９が露出するように被着されている。これにより、配線層５が酸化腐蝕するのを有効に防止できるとともに、配線層５とボンディングワイヤ６との接続を強固にすることができる。よって、配線層５の露出する表面に、厚さ１〜１０μｍ程度のニッケルめっき層と厚さ０．１〜３μｍ程度の金めっき層９とが、電解めっき法や無電解めっき法により順次被着されていることがより好ましい。
また、搭載部２は導体層から成るとともに表面に金めっき層が露出するように被着されているのが好ましく、この場合、搭載部２が酸化腐食するのを有効に防止できるとともに、搭載部２と発光素子３との接合を強固にすることができる。
また、金めっき層は発光素子３が発光する光を反射するので、搭載部２より発光素子３が発光する光が絶縁基体１下面側に漏れるのを防止できる。よって、導体層から成る搭載部２の露出する表面に、厚さ１〜１０μｍ程度のニッケルめっき層と厚さ０．１〜３μｍ程度の金めっき層９とが、電解めっき法や無電解めっき法により順次被着されていることがより好ましい。
また、絶縁基体１には、搭載部２および配線層５に電気的に接続され、絶縁基体１の下面または側面にかけて導出された配線導体８ａ，８ｂが形成されている。配線導体８ａ，８ｂはＷやＭｏ等の金属粉末のメタライズ層から成り、凹部４に収容する発光素子３を、搭載部２および配線層５を介して外部に電気的に接続するための導電路である。
配線導体８ａ，８ｂは、例えばＷやＭｏ等の金属粉末に適当な有機溶剤、溶媒を添加混合して得た導体ペーストを絶縁基体１となるグリーンシートに予めスクリーン印刷法により所定パターンに印刷塗布しておくことによって、絶縁基体１の所定位置に被着される。
また、配線導体８ａ，８ｂの露出する表面に、ニッケル、金、銀等の耐食性に優れる金属を１〜２０μｍ程度の厚みで被着させて、配線導体８ａ，８ｂが酸化防止するのを有効に防止できるとともに、外部電気回路基板の配線導体との接合を強固にすることができる。配線導体８ａ，８ｂの露出する表面には、特に、搭載部２および配線層５と同様に金めっき層９が露出するように被着されているのがより好ましい。これにより、配線導体８ａ，８ｂが酸化腐食するのをより有効に防止できるとともに、外部電気回路基板の配線導体との接合をより強固にできる。よって、配線導体８ａ，８ｂの露出する表面には、厚さ１〜１０μｍ程度のＮｉめっき層と厚さ０．１〜３μｍ程度のＡｕめっき層が、電解めっき法や無電解めっき法により順次被着されていることがより好ましい。
また、凹部４の内周面には、ＷやＭｏ等から成るメタライズ金属層７が被着されており、メタライズ金属層７上に銀めっき層１０が露出するように被着されている。これにより、発光素子３の光を銀めっき層１０により効率よく反射することができる。なお、凹部４の内周面に被着されているメタライズ金属層７上には、厚さ１〜１０μｍ程度のニッケルめっき層と厚さ０．１〜４μｍ程度の銀めっき層１０が、電解めっき法や無電解めっき法により順次被着されているのがより好ましい。
また、凹部４の内周面は、凹部４の底面から絶縁基体１の上面にかけて３５〜７０°の角度θで外側に広がるように傾斜面になっているのが好ましい。角度θが７０°を超えると、凹部４内に収容された発光素子３の光を外部に対して良好に反射するのが困難となる傾向にある。一方、角度θが３５°未満であると、凹部４の内周面をそのような角度で安定かつ効率良く形成することが困難になる傾向にあるとともに、パッケージが大型化してしまう。
また、凹部４の内周面の銀めっき層１０の表面の算術平均粗さはＲａは１〜３μｍが好ましい。１μｍ未満であると、凹部４内に収容された発光素子３の光を均一に反射させることが難しくなり、反射する光の強さに偏りが発生し易くなる。
３μｍを超えると、凹部４内に収容された発光素子３の光が散乱し、反射光を高い反射率で外部に均一に放射することが困難になる。
本発明において、金めっき層９は搭載部２の発光素子３が直接搭載される部位に形成され、搭載部２のその部位の周囲に銀めっき層１０を形成してもよい。この場合、金よりも広い光波長帯域で反射率が高い銀を凹部４内の広い範囲に形成することで、より高い効率で光を反射させることができる。たとえば、銀の分光反射率は光波長が約３５０〜４００ｎｍ以上で８０％以上であるのに対して、金は約５５０〜６００ｎｍ以上で８０％以上であり、銀の方がより広い光波長帯域で反射率が高いものである。また、金よりも銀の方が低コストであるため、パッケージのコストを下げることができるという利点がある。
さらに、絶縁基体１の上面の凹部４の周囲に、銀めっき層１０を延出させてもよいが、その代わりにアルミニウムめっき層や銅めっき層を形成してもよい。アルミニウムは、銀と同程度の反射率を有するとともに銀よりも酸化されにくく、さらには低コストに形成できるという利点を有する。また、銅は金と同程度の反射率を有するとともに低コストに形成できるという利点を有する。
また、このようなアルミニウムめっき層や銅めっき層を、銀めっき層１０の発光素子３の上面よりも低い部位に形成してもよい。この場合、発光素子３の光が直接照射されにくい部位に、低コストに形成できるアルミニウムめっき層や銅めっき層を被着することで、パッケージ全体を低コストに作製できる。
また凹部４は、その横断面形状は円形状、楕円形状、長円形状、四角形状等の種々の形状とし得るが、円形状が好ましい。この場合、凹部４に収容された発光素子３の光を、凹部４の内周面に被着された銀めっき層１０表面でパッケージの上方に満遍なく反射させて外部に極めて均一に放射することができる。
このようなパッケージは、金めっき層９を被着する際は、凹部４の内周面にマスクとしての粘着フィルム等を貼付し、銀めっき層１０を被着する際は、搭載部２、配線層５、配線導体８ａ，８ｂの露出する表面にマスクとしての粘着フィルム等を貼付して、無電解めっき法により、搭載部２および配線層５、配線導体８ａ，８ｂに金めっき層９が露出するように被着するとともに、凹部４の内周面に銀めっき層１０が露出するように被着することができる。
また、絶縁基体１に、搭載部２、配線層５、配線導体８ａ，８ｂに電気的に接続された金めっき層用導体１１を形成するとともに、凹部４の内周面のメタライズ金属層７に電気的に接続された銀めっき層用導体１２を形成することによって、電解めっき法で搭載部２、配線層５および配線導体８ａ，８ｂに金めっき層９が被着されるとともに凹部４の内周面に銀めっき層１０が被着されるようにしてもよい。
この場合、例えば図３のパッケージの断面図に示すように、金めっき層用導体１１および銀めっき層用導体１２を絶縁基体１の内部に形成したり、図４のパッケージの断面図に示すように、金めっき層用導体層１１を絶縁基体１の内部に形成し、銀めっき層用導体１２を絶縁基体１の上面に形成してもよい。
また、凹部４を形成するためのグリーンシートの凹部４となる貫通穴の内周面にメタライズ金属層７形成用の導体ペーストを印刷塗布するとともに、搭載部２（搭載部２より下側）を形成するためのグリーンシートに搭載部２、配線層５、配線導体８ａ，８ｂ形成用の導体ペーストを印刷塗布した後、これらのグリーンシートを個別に焼成する。その焼成により、凹部４が形成された絶縁層１ｂと、メタライズ金属層７、搭載部２が形成された絶縁層１ａと、搭載部２、配線層５、配線導体８ａ，８ｂとが構成される。そして、電解めっき法や無電解めっき法により、絶縁層１ａの搭載部２、配線層５、配線導体８ａ，８ｂに金めっき層９を被着するとともに、絶縁層１ｂのメタライズ金属層７に銀めっき層１０を被着した後、これらの絶縁層１ａ，１ｂを樹脂接着剤やろう材等の接合材で接合することにより、パッケージを作製することができる。
図５のパッケージの断面図は、接合材１３により接合されて作製されたものを示しており、接合材１３としてのろう材により接合する場合、凹部４用の絶縁層１ａおよび搭載部２用の絶縁層１ｂのそれらの接合面に接合用のメタライズ層を形成しておく必要がある。
また、パッケージが非常に小型な場合に、取り扱いを容易とし、多数のパッケージを同時に効率よく製造するために、複数のパッケージが縦横に配列した多数個取り用の基板を用いて作製することができる。この場合を、例えば図１のパッケージを製作する場合について図６に示す。
図６（ａ）は、搭載部２、配線層５、メタライズ金属層７、配線導体８ａ，８ｂが形成された多数個取り用の基板の平面図である。図６（ｂ）は、搭載部２、配線層５および配線導体８ａ，８ｂに電気的に接続された金めっき用導体層１１が形成された下層側の絶縁層１ａの平面図である。図６（ｃ）は、凹部４の内周面のメタライズ金属層７に電気的に接続された銀めっき用導体層１２が形成された上層側の絶縁層１ｂの平面図である。図６（ｄ）は、多数個取り用の基板の搭載部２、配線層５、メタライズ金属層７、配線導体８ａ，８ｂに、金めっき層９および銀めっき層１０を露出するように被着させたものの平面図である。
まず、パッケージの搭載部２および配線層５の金めっき層９、凹部４の内周面の銀めっき層１０において、それらの下層側にニッケルめっき層が露出せずに被着される場合、まず、絶縁基体１の金めっき用導体層１１および銀めっき用導体層１２を介して、搭載部２、配線層５、凹部４の内周面のメタライズ金属層７、配線導体８ａ，８ｂ上に、電解めっき法によりニッケルめっき層を被着する。
次に、絶縁基体１の金めっき用導体層１１を介して、搭載部２、配線層５および配線導体８ａ，８ｂのニッケルめっき層上に、電解めっき法により金めっき層９を被着する。
次に、絶縁基体１の銀めっき用導体層１２を介して、凹部４の内周面のメタライズ金属層７に被着したニッケルめっき層上に、電解めっき法により銀めっき層１０を被着する。
これにより、搭載部２および配線層５は、その表面に金めっき層９が露出するように被着され、凹部４の内周面は、その表面に銀めっき層１０が露出するように被着されているパッケージを縦横に複数配列させた多数個取り用の基板を得ることができる。そして、多数個取り用の基板に縦横に配列されたパッケージを分割線１４に沿って分割することで、図１のパッケージを得ることができる。分割する方法としては、多数個取り用の基板の生成形体に分割線１４となる分割溝を形成しておき、これに沿って分割したり、スライシング法等により分割線１４に沿って切断することにより、個々のパッケージを得ることができる。
例えば、図７の多数個取り用の基板の要部拡大断面図に示すように、縦横に配列されたパッケージを分割線１４に沿って分割することで、図３のパッケージを得ることができる。また、図８の多数個取り用の基板の要部拡大断面図に示すように、縦横に配列されたパッケージを分割線１４に沿って分割することで、図４のパッケージを得ることができる。
また、銀めっき層１０を被着した後に金めっき層９を被着しても構わない。
また、金めっき層用導体１１と銀めっき用導体１２は、図６のような一方向だけでなく、形成面においてその一方向と直交する方向にも延びるように形成しても良い。
また、図９に示すように、金めっき層用導体１１と銀めっき層用導体１２を、多数個取り用の基板の異なる側面に延出させて形成してもよい。この場合、電解めっき法により、めっき層を被着する際に、配線長を短くし、めっき層の厚みばらつきを小さくすることができるという利点がある。
本発明の発光装置は、本発明のパッケージと、搭載部２に搭載されるとともに配線層５に電極が電気的に接続された発光素子３と、発光素子３を覆うシリコーン樹脂やエポキシ樹脂等の透明樹脂とを具備している。発光素子３を覆う透明樹脂は、発光素子３およびその周囲のみを覆っていてもよいし、凹部４に充填されて発光素子３を覆っていてもよい。
なお、本発明は上述の実施の形態に限定されず、本発明の要旨を逸脱しない範囲内で種々の変更を施すことは何ら差し支えない。
１：絶縁基体
２：搭載部
３：発光素子
４：凹部
５ａ，５ｂ：配線層
９：金めっき層
１０：銀めっき層

Claims (2)

  1. セラミックスからなる絶縁基体の上面に発光素子の搭載部が設けられ、
    該搭載部に前記発光素子の電極が電気的に接続されるメタライズ配線層が形成されており、前記メタライズ配線層は、その表面に金めっき層が露出するように被着され、
    前記搭載部の周囲にメタライズ金属層が形成されており、前記メタライズ金属層は、その表面に銀めっき層が露出するように被着されており、
    前記絶縁基体の下面に前記メタライズ配線層に電気的に接続された配線導体が形成されており、
    前記絶縁基体が、前記搭載部を有する下部絶縁層と、該下部絶縁層上に設けられており、前記発光素子が収容される凹部を囲む内周面を有する上部絶縁層とを含んでおり、
    前記メタライズ金属層に電気的に接続された銀めっき層用導体が、前記絶縁基体において、前記配線導体、および前記メタライズ配線層に電気的に接続された金めっき層用導体よりも上方に設けられており、前記配線導体および前記金めっき層用導体とは異なる高さ位置において前記絶縁基体の側面に導出されており、
    前記メタライズ金属層が、前記上部絶縁層の前記内周面に形成されており、
    前記銀めっき層用導体が、前記下部絶縁層と前記上部絶縁層との間に設けられており、
    前記金めっき層用導体が、前記下部絶縁層の内部に形成されており、前記銀めっき層用導体とは異なる高さ位置に設けられていることを特徴とする発光素子搭載用パッケージ。
  2. 請求項１に記載の発光素子搭載用パッケージと、
    前記搭載部に搭載されるとともに前記メタライズ配線層に電極が電気的に接続された発光素子と、
    該発光素子を覆う透明樹脂とを具備していることを特徴とする発光装置。
JP2009062964A 2003-02-25 2009-03-16 発光素子収納用パッケージおよび発光装置 Expired - Fee Related JP5173903B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009062964A JP5173903B2 (ja) 2003-02-25 2009-03-16 発光素子収納用パッケージおよび発光装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003048084 2003-02-25
JP2003048084 2003-02-25
JP2009062964A JP5173903B2 (ja) 2003-02-25 2009-03-16 発光素子収納用パッケージおよび発光装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2003116401A Division JP2004319939A (ja) 2003-02-25 2003-04-21 発光素子収納用パッケージおよび発光装置

Publications (2)

Publication Number Publication Date
JP2009135536A JP2009135536A (ja) 2009-06-18
JP5173903B2 true JP5173903B2 (ja) 2013-04-03

Family

ID=40867042

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2009062963A Pending JP2009135535A (ja) 2003-02-25 2009-03-16 多数個取り基板、パッケージおよび発光装置
JP2009062964A Expired - Fee Related JP5173903B2 (ja) 2003-02-25 2009-03-16 発光素子収納用パッケージおよび発光装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2009062963A Pending JP2009135535A (ja) 2003-02-25 2009-03-16 多数個取り基板、パッケージおよび発光装置

Country Status (1)

Country Link
JP (2) JP2009135535A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012074483A (ja) 2010-09-28 2012-04-12 Toyoda Gosei Co Ltd 発光素子収納用パッケージ
CN102569540B (zh) * 2010-12-25 2014-08-27 展晶科技(深圳)有限公司 发光二极管封装结构的制造方法
KR101764108B1 (ko) * 2011-03-25 2017-08-02 엘지이노텍 주식회사 발광소자 패키지 및 조명시스템
BR102015027316B1 (pt) 2014-10-31 2021-07-27 Nichia Corporation Dispositivo emissor de luz e sistema de lâmpada frontal de farol de acionamento adaptativo

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2574388B2 (ja) * 1988-05-10 1997-01-22 松下電器産業株式会社 発光ダイオードおよびその電極の形成方法
JP2001144333A (ja) * 1999-11-10 2001-05-25 Sharp Corp 発光装置とその製造方法
JP4432275B2 (ja) * 2000-07-13 2010-03-17 パナソニック電工株式会社 光源装置
JP4737842B2 (ja) * 2001-01-30 2011-08-03 京セラ株式会社 発光素子収納用パッケージの製造方法
JP2003046137A (ja) * 2001-07-27 2003-02-14 Matsushita Electric Ind Co Ltd 半導体発光装置

Also Published As

Publication number Publication date
JP2009135535A (ja) 2009-06-18
JP2009135536A (ja) 2009-06-18

Similar Documents

Publication Publication Date Title
JP6483800B2 (ja) 発光素子搭載用パッケージ、発光装置および発光モジュール
JP4070208B2 (ja) 発光素子収納用パッケージおよび発光装置
JP2004319939A (ja) 発光素子収納用パッケージおよび発光装置
JP2004207621A (ja) 発光素子収納用パッケージおよび発光装置
JP4072084B2 (ja) 発光素子収納用パッケージおよび発光装置
JP4307090B2 (ja) 発光素子収納用パッケージおよび発光装置
JP2004281994A (ja) 発光素子収納用パッケージおよび発光装置
JP4132038B2 (ja) 発光装置
JP5173903B2 (ja) 発光素子収納用パッケージおよび発光装置
JP2005191111A (ja) 発光素子収納用パッケージおよび発光装置
JP4295519B2 (ja) 発光素子収納用パッケージおよび発光装置
JP4150245B2 (ja) 発光素子収納用パッケージおよび発光装置
JP4163932B2 (ja) 発光素子収納用パッケージおよび発光装置
JP4164006B2 (ja) 発光素子収納用パッケージおよび発光装置
JP2004259893A (ja) 発光素子収納用パッケージおよび発光装置
JP4132043B2 (ja) 発光素子収納用パッケージおよび発光装置
JP2004207542A (ja) 発光素子収納用パッケージおよび発光装置
JP2005019688A (ja) 発光素子収納用パッケージおよび発光装置
JP4336136B2 (ja) 発光素子収納用パッケージおよび発光装置
JP4336153B2 (ja) 発光素子収納用パッケージおよび発光装置
JP4132039B2 (ja) 発光素子収納用パッケージおよび発光装置
JP4183175B2 (ja) 発光素子収納用パッケージおよび発光装置
JP4336137B2 (ja) 発光素子収納用パッケージおよび発光装置
JP2004200410A (ja) 発光素子収納用パッケージおよび発光装置
JP3838935B2 (ja) 多数個取り配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090318

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120508

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120709

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120724

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120920

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121227

R150 Certificate of patent or registration of utility model

Ref document number: 5173903

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees