JP2015056657A - 印刷回路基板及びその製造方法 - Google Patents
印刷回路基板及びその製造方法 Download PDFInfo
- Publication number
- JP2015056657A JP2015056657A JP2014038050A JP2014038050A JP2015056657A JP 2015056657 A JP2015056657 A JP 2015056657A JP 2014038050 A JP2014038050 A JP 2014038050A JP 2014038050 A JP2014038050 A JP 2014038050A JP 2015056657 A JP2015056657 A JP 2015056657A
- Authority
- JP
- Japan
- Prior art keywords
- printed circuit
- circuit board
- pattern
- plating layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Abstract
【課題】印刷回路基板の反りを制御する構成要素から半田レジストを除外させ、この半田レジストの除外により発生し得る半田ボールの接合力の弱化を防止することができる印刷回路基板及びその製造方法の提供。【解決手段】本発明の印刷回路基板100は、絶縁層110と、絶縁層110の両面に形成されたパターン部120と、パターン部120の間に配置され、段差部が備えられた接続パッド130と、パターン部120上に形成された第1めっき層122と、第1めっき層122形成領域以外の領域に形成された酸化膜121と、接続パッド130上に形成された第2めっき層132と、接続パッド130を覆う半田ボール140と、を含む。【選択図】図9
Description
本発明は、印刷回路基板及びその製造方法に関し、より詳細には、半田ボールの接合信頼性を改善し、製作工数を短縮させることができる印刷回路基板及びその製造方法に関する。
最近、電子産業の飛躍的な発展に伴い、電子部品が高集積化及び高性能化しており、IC、CPU及び各種素子などの電子部品が実装されてメインボードとの電気的な連結のための印刷回路基板も高機能化する傾向にある。また、この印刷回路基板を用いたパッケージも小型化している。
特に、メモリパッケージの場合、パッケージの容量増加のために多数の電子部品を積層して設けており、パッケージが装着されるモバイル機器の全体厚さが益々薄型化することにより、パッケージの厚さも薄くなっている。
このメモリパッケージは、主にパッケージ上にパッケージが積層されるPOP(Package of Package)形態に製作されるが、下部パッケージ上に上部パッケージが実装されるため、パッケージの反り(warpage)の変化量が小さくなければならない。
本発明は、従来の印刷回路基板における上記の諸短所及び問題点を解決するためになされたものであって、印刷回路基板の反りを制御する構成要素から半田レジストを除外させ、この半田レジストの除外により発生し得る半田ボールの接合力の弱化を防止することができる印刷回路基板及びその製造方法を提供することをその目的とする。
本発明の上記の目的は、絶縁層と、前記絶縁層の両面に形成されたパターン部と、前記パターン部と同一層上に形成され、段差部が備えられた接続パッドと、前記パターン部上に形成された第1めっき層と、前記第1めっき層形成領域以外の領域に形成された酸化膜と、前記接続パッド上に形成された第2めっき層と、前記接続パッドを覆う半田ボールと、を含む印刷回路基板を提供することにより達成される。
前記絶縁層にはスルーホールが備えられており、前記スルーホールに層間めっき層が充填されて前記パターン部が電気的に導通することができる。
前記接続パッドは、前記絶縁層の下面に備えられた前記パターン部の間にバンプ形態に突出形成され、周縁部に前記段差部が形成されて、段差部により前記半田ボールの横断面応力に対する抵抗力を有することができる。
前記酸化膜は、ブラウンオキサイド(Brown oxide)、ブラックオキサイド(Black oxide)、または有機表面保護剤であるOSP処理により形成されることができる。
一方、本発明の他の目的は、ベース基板を準備する段階と、前記ベース基板にスルーホールを形成する段階と、前記ベース基板の両面にめっきパターン形成位置が開口されるように第1ドライフィルムレジストパターンを形成する段階と、前記第1ドライフィルムレジストパターンの開口領域にめっき層を成長させてパターン部及び接続パッドを形成する段階と、前記パターン部上に第2ドライフィルムレジストパターンを形成する段階と、前記第2ドライフィルムレジストパターンの開口領域に第1めっき層及び第2めっき層を形成する段階と、前記第2ドライフィルムレジストパターンを除去する段階と、前記パターン部の前記第1めっき層形成領域以外の領域に酸化膜を形成する段階と、を含む印刷回路基板の製造方法を提供することにより達成される。
上述したように、本発明による印刷回路基板及びその製造方法は、パターン部に形成された酸化膜が半田レジストの役割をすることにより、半田ペーストの塗布及び硬化によって形成される半田レジスト層を別に構成する必要がないため、印刷回路基板の厚さを減少させることができ、印刷回路基板を製作する際に熱及び圧力によって反りが主に発生する半田レジスト層を除外させることにより、反りの発生を減少させることができる利点がある。
また、半田ボールが接続パッドの段差部を含んで覆うことにより、半田ボールの側部に外力が加えられる際に、段差部によって半田ボールの横断面応力に対する抵抗力が確保されるため、半田ボールの接合信頼性が向上されることができる。
本発明による印刷回路基板及びその製造方法の前記目的に対する技術的構成を含めた作用効果に関する事項は、本発明の好ましい実施形態が図示された図面を参照した以下の詳細な説明によって明確に理解されるであろう。
先ず、図9は本発明による印刷回路基板の断面図である。
図示されたように、本発明による印刷回路基板100は、絶縁層110と、絶縁層110の両面に形成されたパターン部120と、パターン部120と同一層上に形成された接続パッド130と、で構成されることができる。この際、図9は印刷回路基板100の一部分が切断された状態であって、基板全体にわたって接続パッド130はパターン部120の間に位置されることができる。
この際、パターン部120の表面には酸化膜121が形成され、パターン部120の間の絶縁層110上に形成された接続パッド130の表面にはNi/Auめっき層132が形成されることができる。また、前記接続パッド130は段差部131が形成されたバンプ形態に構成されており、半田ボール140が接続パッド130を覆うように結合されることができる。この際、接続パッド130及び段差部131により、半田ボール140の接合信頼性が向上されることができる。
前記絶縁層110は、本発明による印刷回路基板のコアとして機能し、樹脂またはABF材質の絶縁材からなることができる。また、樹脂にガラスクロースまたはガラスファブリックなどのガラス織物を含浸させることにより、前記絶縁層110に剛性を付与することができ、基板の製造工程中における熱及び圧力による反りに対して抵抗力を有するようにすることができる。
また、絶縁層110には、ビアまたはスルーホール111が形成されることができる。スルーホール111は、機械的穿孔加工またはレーザー加工により絶縁層110に貫通形成され、その内部に層間めっき層123が充填されて、絶縁層110の上、下部を電気的に連結する手段として用いられることができる。
前記絶縁層110上にはパターン部120及び接続パッド130が形成されることができる。パターン部120及び接続パッド130は絶縁層110上にめっきにより形成される。具体的に、シード層(不図示)を先に形成した後、シード層上に電解めっきまたは無電解めっきによるめっき層を成長させることにより、パターン部120及び接続パッド130が形成されることができる。この際、接続パッド130は、絶縁層110の上面及び下面に同時に形成されてもよく、上面または下面の何れか一方の面にバンプ形態に突出形成されてもよい。また、接続パッド130は、パターン部120の間の空間に、パターン部120と同一または低い高さに形成されることが好ましい。
また、接続パッド130は中央部が突出された形態となるように段差部131が形成されることができる。段差部131は、上述のシード層上にめっき層を成長させることで形成されるものであって、シード層を除去する際に、めっき層の周辺のシード層の一部を除去しないことにより、めっき層よりシード層の幅を大きくすることで、段差部131が形成されることができる。
また、接続パッド130は、段差部131を含むその上面に、第2めっき層132がさらに形成されることができる。第2めっき層132はNi/Auめっき層からなり、第2めっき層132により半田ボール140の接合性能が向上されることができる。具体的に、半田ボールの接合のためのリフロー工程を行う際に、半田ボール140と接続パッド130との接合界面に形成された第2めっき層132、すなわち、Ni/Auめっきによる第2めっき層132でニッケルが酸化しながら発生するIMC(Inter Metallic Compound)によって粗さ層が生成され、これによって接続パッド130の表面と第2めっき層132との間の接合力が向上されることができる。
一方、パターン部120は、接続パッド130と同時に同一の高さに形成されており、その表面に酸化膜121が形成されることができる。酸化膜121は、パターン部上に形成される半田レジスト層に代えて絶縁層として機能するものであって、パターン部を外部から保護する役割をすることができる。また、シード層上にめっきを行って形成されたパターン部120が銅(Cu)めっきにより形成され、パターン部120の表面にブラウンオキサイド(Brown oxide)、ブラックオキサイド(Black oxide)または有機表面保護剤であるOSP処理を行うことにより、酸化膜121が形成されることができる。
また、パターン部120上の酸化膜121が塗布されていない部分には、第1めっき層122が形成されることができる。第1めっき層122は、パターン部120上に形成され、パターン部120上にビルドアップ(build‐up)される絶縁層に形成可能なビアなどと電気的に接続されるパッドまたはパターンの機能をすることができる。
このように構成された本発明による印刷回路基板100は、パターン部120に形成された酸化膜121が半田レジストの役割をすることにより、半田ペーストの塗布及び硬化により形成される半田レジスト層を別に構成する必要がないため、印刷回路基板の厚さを減少させることができ、印刷回路基板を製作する際に熱及び圧力によって反りが主に発生する半田レジスト層を除外させることにより、反りの発生を減少させることができる。
上記の構成を有する本発明の印刷回路基板の製造方法について、その製造工程を順に図示した図面を参照して説明すれば次のとおりである。
図1から図9は本発明による印刷回路基板の製造方法を示した工程図であって、図1はベース基板の断面図であり、図2はベース基板にスルーホールを形成した状態の断面図であり、図3はスルーホールが形成されたベース基板に第1ドライフィルムレジストパターンを形成した状態の断面図であり、図4は第1ドライフィルムレジストパターンの開口領域にめっきを行った状態の断面図である。
図示されたように、本発明による印刷回路基板の製造方法は、先ず、ベース基板を準備する。ベース基板115としては、両面に銅箔層112が形成された銅張積層板(CCL)が用いられることができ、絶縁層110の両面に数μm以下の銅箔層112を別に形成して銅張積層板を構成することもできる。次に、銅箔層112が形成されたベース基板115に、図2のようにスルーホール111を形成することができる。スルーホール111は、機械的穿孔加工またはレーザー加工により加工することができ、ビアホールをベース基板の上、下部に成形することにより形成することができる。また、スルーホール111は、ビアホールを形成した後、傾斜した壁面を過マンガン酸ナトリウムなどのデスミア薬品を用いて平坦化処理することで、その内壁面を平坦に形成することができる。
ベース基板115にスルーホール111を形成した後、ベース基板115上に感光性フィルムまたは感光性樹脂を塗布し、感光性フィルムを露光及び現像することで、パターン形成位置が開口された第1ドライフィルムレジストパターン113を形成することができる。
第1ドライフィルムレジストパターン113の外側領域はパターン部120が形成されるべき位置である。第1ドライフィルムレジストパターン113の外側領域に、銅箔層112をシード層として電解めっきまたは無電解めっきによりめっき層を成長させることで、パターン部120を形成することができる。この際、第1ドライフィルムレジストパターン113の外側領域及びスルーホール111の内部を同時に銅めっきして、ベース基板115の上、下部が電気的に導通されるようにすることができる。また、ベース基板115の下面のパターン部120の間には、めっき層の成長による接続パッド130が形成されることができる。
次に、図5はパターン部上に第2ドライフィルムレジストパターンを形成した状態の断面図であり、図6は第2ドライフィルムレジストパターンの開口領域にNi/Auめっき層を形成した状態の断面図であり、図7は第2ドライフィルムレジストパターンを除去した状態の断面図である。
図5から図7に図示されたように、パターン部120が形成されたベース基板115の両面に感光性フィルムまたは感光性樹脂を塗布し、感光性フィルムまたは感光性樹脂を露光及び現像することで、めっき層122形成位置が開口された第2ドライフィルムレジストパターン125を形成することができる。この際、ベース基板115の下面に形成された第2ドライフィルムレジストパターン125には、接続パッド130の周辺の銅箔層112が所定部分露出するように、開口領域が形成されることができる。この印刷回路基板の下面の第2ドライフィルムレジストパターン125の開口領域は、半田ボール接続領域を成すことになる。
第2ドライフィルムレジストパターン125の開口領域に、Ni/Auめっきによる第1めっき層122を電解めっきにより形成することができる。この際、印刷回路基板の下面に形成された接続パッド130及びその周辺の銅箔層112上にもNi/Auめっきによる第2めっき層132を形成することができる。
第2ドライフィルムレジストパターン125の開口領域にNi/Auめっき層122、132を形成するための電解めっき工程が終了すると、第2ドライフィルムレジストパターン125を除去することにより、パターン部120及び接続パッド130上にめっきされためっき層122、132及びパターン部120の間の銅箔層112が露出されることができる。
次に、図8はパターン部上に酸化膜を形成した状態の断面図であり、図9は下面の接続パッドに半田ボールを結合した状態の断面図である。
図示されたように、第2ドライフィルムレジストパターン125を除去した後、パターン部120を形成するためのシード層として用いられた銅箔層112をエッチングにより除去することができる。銅箔層112が除去される部分は、パターン部120の間の領域と、パターン部120と第2めっき層132が形成された接続パッド130との間の領域の銅箔層112であり、ベース基板として用いられた絶縁層110が露出することにより、パターン部120間を電気的に開放することができる。
次に、パターン部120の第1めっき層122の形成領域を除いた領域に、数μm以下の酸化膜121を形成することができる。酸化膜121は、銅めっき層からなるパターン部120上にブラウンオキサイド、ブラックオキサイドまたはOSP処理により形成することができ、外部に露出されたパターン部120上に最終的な絶縁層として構成されることができる。この際、絶縁層110上に形成されたパターン部120は、酸化膜121の形成と同時に、銅箔層112と銅箔層112上に成長されためっき層が一体をなして一つの銅めっき層を形成することができる。同様に、接続パッド130も、銅箔層112上に成長されためっき層が一体をなしてパターン部120と同一の高さのパターンに形成され、接続パッド130の周辺に除去されていない銅箔層112がランド形態に構成されることで、段差部131を有する接続パッド130で構成されることができる。この際、段差部131を有する接続パッド130の上面にのみNi/Auめっきによる第2めっき層132が形成されることができる。
その後、印刷回路基板の下面に形成された接続パッド130上に、半田ボール140を結合することができる。半田ボール140は、接続パッド130上に形成され、段差部131を含んで覆うことにより、半田ボール140の側部に外力が加えられる際に、接続パッド130に形成された段差部131によって半田ボール140の横断面応力に対する抵抗力が確保されるため、半田ボール140と接続パッド130との接合信頼性が向上されることができる。
一方、本発明による印刷回路基板は、図6に基づいて、パターン部120及び接続パッド130上にNi/Auめっきによる第2めっき層132を形成する際に、Ni/Auめっきのための別のめっきリード線を使用せずにめっき層を形成することができる。したがって、めっきリード線による印刷回路基板のノイズの発生を防止することができる。
以上で説明した本発明の好ましい実施形態は例示の目的のために開示されたものであり、本発明が属する技術分野において通常の知識を有するものにおいて、本発明の技術的思想を外れない範囲内で様々な置換、変形及び変更が可能であり、このような置換、変形及び変更などは添付の特許請求範囲に属するとするべきであろう。
110 絶縁層
120 パターン部
130 接続パッド
140 半田ボール
120 パターン部
130 接続パッド
140 半田ボール
Claims (15)
- 絶縁層と、
前記絶縁層の両面に形成されたパターン部と、
前記パターン部と同一層上に形成され、段差部が備えられた接続パッドと、
前記パターン部上に形成された第1めっき層と、
前記第1めっき層形成領域以外の領域に形成された酸化膜と、
前記接続パッド上に形成された第2めっき層と、
前記接続パッドを覆う半田ボールと、を含む印刷回路基板。 - 前記絶縁層にはスルーホールが備えられており、前記スルーホールに層間めっき層が充填されて前記パターン部が電気的に導通する、請求項1に記載の印刷回路基板。
- 前記接続パッドは、前記絶縁層の下面に備えられた前記パターン部の間にバンプ形態に突出形成される、請求項1に記載の印刷回路基板。
- 前記接続パッドは、周縁部に前記段差部が形成されて中央部が突出形成されており、前記段差部により前記半田ボールの横断面応力に対する抵抗力を有する、請求項3に記載の印刷回路基板。
- 前記第1めっき層及び第2めっき層は、Ni/Auめっきにより形成される、請求項1に記載の印刷回路基板。
- 前記酸化膜は、ブラウンオキサイド(Brown oxide)、ブラックオキサイド(Black oxide)、または有機表面保護剤であるOSP処理により形成される、請求項1に記載の印刷回路基板。
- ベース基板を準備する段階と、
前記ベース基板にスルーホールを形成する段階と、
前記ベース基板の両面にめっきパターン形成位置が開口されるように第1ドライフィルムレジストパターンを形成する段階と、
前記第1ドライフィルムレジストパターンの開口領域にめっき層を成長させてパターン部及び接続パッドを形成する段階と、
前記パターン部上に第2ドライフィルムレジストパターンを形成する段階と、
前記第2ドライフィルムレジストパターンの開口領域に第1めっき層及び第2めっき層を形成する段階と、
前記第2ドライフィルムレジストパターンを除去する段階と、
前記パターン部の前記第1めっき層形成領域以外の領域に酸化膜を形成する段階と、を含む印刷回路基板の製造方法。 - 前記ベース基板は、絶縁層の両面に銅箔層が形成された銅張積層板(CCL)で構成される、請求項7に記載の印刷回路基板の製造方法。
- 前記銅張積層板に備えられた前記銅箔層は、前記めっき層を成長させてパターン部及び接続パッドを形成する段階でシード層として用いられる、請求項8に記載の印刷回路基板の製造方法。
- 前記第2ドライフィルムレジストパターンを形成する段階で、前記第2ドライフィルムレジストパターンの開口領域のうち前記接続パッドの周囲の開口領域は、前記銅箔層の一部が露出するように形成される、請求項8に記載の印刷回路基板の製造方法。
- 前記第1めっき層及び第2めっき層は、それぞれ前記パターン部の一部及び前記接続パッド上に形成される、請求項7に記載の印刷回路基板の製造方法。
- 前記第1めっき層及び第2めっき層は、Ni/Auめっきにより形成される、請求項11に記載の印刷回路基板の製造方法。
- 前記第2ドライフィルムレジストパターンを除去する段階の後に、
前記銅箔層をエッチングにより除去して、前記パターン部を電気的に開放させる段階をさらに含む、請求項9に記載の印刷回路基板の製造方法。 - 前記パターン部に酸化膜を形成する段階で、前記酸化膜は、ブラウンオキサイド、ブラックオキサイド、またはOSP処理により形成される、請求項7に記載の印刷回路基板の製造方法。
- 前記パターン部に酸化膜を形成する段階の後に、
前記接続パッド上に半田ボールを結合する段階をさらに含む、請求項7に記載の印刷回路基板の製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20130109685 | 2013-09-12 | ||
KR10-2013-0109685 | 2013-09-12 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015056657A true JP2015056657A (ja) | 2015-03-23 |
Family
ID=52820775
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014038050A Pending JP2015056657A (ja) | 2013-09-12 | 2014-02-28 | 印刷回路基板及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015056657A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20170120891A (ko) * | 2016-04-22 | 2017-11-01 | 삼성전자주식회사 | 인쇄회로기판 및 반도체 패키지 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0213771U (ja) * | 1988-07-13 | 1990-01-29 | ||
JP2006237151A (ja) * | 2005-02-23 | 2006-09-07 | Shinko Electric Ind Co Ltd | 配線基板および半導体装置 |
-
2014
- 2014-02-28 JP JP2014038050A patent/JP2015056657A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0213771U (ja) * | 1988-07-13 | 1990-01-29 | ||
JP2006237151A (ja) * | 2005-02-23 | 2006-09-07 | Shinko Electric Ind Co Ltd | 配線基板および半導体装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20170120891A (ko) * | 2016-04-22 | 2017-11-01 | 삼성전자주식회사 | 인쇄회로기판 및 반도체 패키지 |
KR102462505B1 (ko) * | 2016-04-22 | 2022-11-02 | 삼성전자주식회사 | 인쇄회로기판 및 반도체 패키지 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6375121B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
JP4361826B2 (ja) | 半導体装置 | |
JP6358431B2 (ja) | 電子部品装置及びその製造方法 | |
JP2010267948A (ja) | コアレス・パッケージ基板およびその製造方法 | |
US20210202361A1 (en) | Wiring board and method of manufacturing the same | |
JP2015122545A (ja) | 多層配線基板及びその製造方法 | |
JP2010135721A (ja) | 金属バンプを持つプリント基板及びその製造方法 | |
JP2017108019A (ja) | 配線基板、半導体パッケージ、半導体装置、配線基板の製造方法及び半導体パッケージの製造方法 | |
TWI543676B (zh) | 印刷電路板及其製造方法 | |
JP2015079795A (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
JP2016063130A (ja) | プリント配線板および半導体パッケージ | |
JP2015028986A (ja) | プリント配線板及びプリント配線板の製造方法 | |
JP2014239218A (ja) | 半導体パッケージ基板及び半導体パッケージ基板の製造方法 | |
JP5762376B2 (ja) | 配線基板及びその製造方法 | |
JP2010226075A (ja) | 配線板及びその製造方法 | |
US9491871B2 (en) | Carrier substrate | |
KR102380834B1 (ko) | 인쇄회로기판, 반도체 패키지 및 이들의 제조방법 | |
JP6185880B2 (ja) | 配線基板の製造方法及び配線基板 | |
US20150156882A1 (en) | Printed circuit board, manufacturing method thereof, and semiconductor package | |
JP5058929B2 (ja) | 配線基板およびその製造方法 | |
KR101300413B1 (ko) | 반도체 패키지용 인쇄회로기판 및 그 제조방법 | |
US20150068793A1 (en) | Printed circuit board and method of manufacturing the same | |
JP2015056657A (ja) | 印刷回路基板及びその製造方法 | |
JP6220799B2 (ja) | 配線基板及びその製造方法 | |
JP4856410B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150331 |