CN111954388B - 线路板及其制作方法 - Google Patents

Abstract

本发明提供一种线路板及其制作方法，线路板包括基板、图案化导电层、图案化绝缘层、导电端子以及虚设端子。图案化导电层，位于基板上。图案化绝缘层，位于基板上且至少覆盖部分的图案化导电层。导电端子，位于图案化导电层上且具有第一顶面。虚设端子，位于图案化导电层上且具有第二顶面。第一顶面与基板之间具有第一高度，第二顶面与基板之间具有第二高度，且第一高度大于第二高度。

Description

线路板及其制作方法

技术领域

本发明涉及一种电子元件及其制作方法，尤其涉及一种线路板及其制作方法。

背景技术

在线路板的制作方法中常会用到电镀制程。然而，在电镀制程中，跳镀或漏镀(skip plating)常会造成线路板的良率降低。

发明内容

本发明提供一种线路板及其制作方法，其具有较佳的良率。

本发明的线路板包括基板、图案化导电层、图案化绝缘层、导电端子以及虚设端子。图案化导电层，位于基板上。图案化绝缘层，位于基板上且至少覆盖部分的图案化导电层。导电端子，位于图案化导电层上且具有第一顶面。虚设端子，位于图案化导电层上且具有第二顶面。第一顶面与基板之间具有第一高度，第二顶面与基板之间具有第二高度，且第一高度大于第二高度。

在本发明的一实施例中，导电端子与虚设端子彼此电性分离。

在本发明的一实施例中，基板具有第一表面。图案化导电层位于基板的第一表面上。导电端子于第一表面上的投影面积与虚设端子于第一表面上的投影面积的总和与第一表面的表面积的比为大于或等于10％且小于100％。

在本发明的一实施例中，导电端子于第一表面上的投影面积与第一表面的表面积的比为大于或等于1％且小于或等于5％。

在本发明的一实施例中，图案化绝缘层具有第三顶面，第三顶面与基板之间具有第三高度，且第三高度大于第二高度。

在本发明的一实施例中，导电端子于第一表面上的投影面积小于虚设端子于第一表面上的投影面积。

在本发明的一实施例中，虚设端子的最大厚度大于图案化导电层的厚度。

在本发明的一实施例中，第一顶面的表面粗糙度小于第二顶面的表面粗糙度。

在本发明的一实施例中，一顶面的表面粗糙度基本上相同于第二顶面的表面粗糙度。

本发明的线路板的制作方法包括以下步骤。提供基板。形成图案化导电层于基板上。图案化导电层包括接点区及陪镀区。形成图案化绝缘层于基板上，以至少覆盖部分的图案化导电层。形成电镀种子层于图案化绝缘层上，且覆盖部分的图案化导电层。形成电镀罩幕层于电镀种子层上。电镀罩幕层具有电镀开口及陪镀开口，电镀开口对应于接点区，且陪镀开口对应于陪镀区。形成电镀层于电镀开口及陪镀开口内。移除电镀罩幕层及部分的电镀种子层，以形成对应于接点区的导电端子及对应于陪镀区的虚设端子。

在本发明的一实施例中，于形成电镀种子层之前，接点区及陪镀区彼此电性分离。于形成电镀种子层的步骤之后且于移除部分的电镀种子层的步骤之前，接点区及陪镀区彼此电性连接。导电端子与虚设端子彼此电性分离。

在本发明的一实施例中，图案化导电层的陪镀区包括多个条状结构。

在本发明的一实施例中，图案化导电层的陪镀区包括块状结构。

在本发明的一实施例中，基板具有第一表面，且图案化导电层形成于基板的第一表面上。电镀开口的开口面积与陪镀开口的开口面积的总和与第一表面的表面积的比为大于或等于10％且小于100％。

在本发明的一实施例中，电镀开口的开口面积与第一表面的表面积的比为大于或等于1％且小于或等于5％。

本发明的线路板的制作方法包括以下步骤。提供基板。形成图案化导电层于基板上。形成图案化绝缘层于基板上，以至少覆盖部分的图案化导电层。形成电镀种子层于图案化绝缘层上，且覆盖部分的图案化导电层。形成电镀罩幕层于电镀种子层上。电镀罩幕层具有电镀开口及陪镀开口，电镀开口对应于接点区，且陪镀开口不重叠于图案化导电层。形成电镀层于电镀开口及陪镀开口内。移除电镀罩幕层及部分的电镀种子层，以形成对应于接点区的导电端子及虚设端子，其中虚设端子不重叠于图案化导电层。

基于上述，在线路板的制作方法中，可以通过陪镀开口以提升在电镀制程中的镀覆面积。如此一来，在电镀制程中可以降低跳镀或漏镀(skip plating)的可能，而可以提升线路板的良率。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1A至图1G是依照本发明的第一实施例的一种线路板的部分制作方法的剖面示意图；

图1H是依照本发明的第一实施例的一种线路板的部分制作方法的上视示意图；

图1I是依照本发明的第一实施例的一种线路板的部分制作方法的上视示意图；

图2A至图2B是依照本发明的第二实施例的一种线路板的部分制作方法的剖面示意图；

图2C是依照本发明的第二实施例的一种线路板的部分制作方法的上视示意图；

图3A至图3C是依照本发明的第三实施例的一种线路板的部分制作方法的剖面示意图；

图3D是依照本发明的第三实施例的一种线路板的部分制作方法的上视示意图。

附图标记说明

100、200、300：线路板

110：基板

110a：第一表面

191：离型层

192：线路层

193：绝缘层

194：导通孔

120、220、320：图案化导电层

121：接点区

122、222：陪镀区

122a：条状结构

222b：块状结构

123：线路区

120t：厚度

130：图案化绝缘层

130a：第三顶面

130h：第三高度

140：电镀种子层

141：第一种子部分

142、242、342：第二种子部分

143：第三种子部分

150：电镀罩幕层

151：电镀开口

152：陪镀开口

160：电镀层

161：第一电镀部分

162、262、362：第二电镀部分

171：导电保护层

172、272、372：导电保护层

181：导电端子

181a：第一顶面

181h：第一高度

182、282、382：虚设端子

182a、282a、382a：第二顶面

182h：第二高度

182t：最大厚度

具体实施方式

有关本发明之前述及其他技术内容、特点与功效，在以下配合参考附图的各实施例的详细说明中，将可清楚的呈现。以下实施例中所提到的方向用语，例如：“上”、“下”、“顶”、“底”等，仅是参考附加附图的方向。因此，使用的方向用语是用来说明，而并非用来限制本发明。

各实施例的详细说明中，“第一”、“第二”、“第三”等术语可以用于描述不同的元素。这些术语仅用于将元素彼此区分，但在结构中，这些元素不应被这些术语限制。例如，第一元素可以被称为第二元素，并且，类似地，第二元素可以被称为第一元素而不背离本发明构思的保护范围。另外，在制造方法中，除了特定的制程流程，这些元件或构件的形成顺续亦不应被这些术语限制。例如，第一元素可以在第二元素之前形成。或是，第一元素可以在第二元素之后形成。亦或是，第一元素与第二元素可以在相同的制程或步骤中形成。

并且，附图中的层与区域的厚度会为了清楚起见而放大。相同或相似的参考号码表示相同或相似的元件，且具有相同或相似的材质、形成方式或配置方式，以下段落将不再一一赘述。

图1A至图1G是依照本发明的第一实施例的一种线路板的部分制作方法的剖面示意图。图1H是依照本发明的第一实施例的一种线路板的部分制作方法的上视示意图。图1I是依照本发明的第一实施例的一种线路板的部分制作方法的上视示意图。举例而言，图1H可以是对应于图1B中的结构的上视示意图，图1I可以是对应于图1F中的结构的上视示意图。并且，为了清楚表示，在图1A至图1I中可能省略示出了部分的膜层。

请参照图1A，提供基板110。本发明对于基板110的材质并不加以限制。举例而言，基板110可以是硬质基板，以适于在后续的制程中支撑形成于其上的膜层或构件。又举例而言，基板110可以是软质基板，且前述的软质基板可以置于载板(未示出)上。

请继续参照图1A，形成图案化导电层120于基板110的第一表面110a上。本发明对于图案化导电层120的导电材质及形成方式并不加以限制。

在本实施例中，图案化导电层120与基板110之间，可以依设计上的需求而具有其他的模层或构件。举例而言，基板110的第一表面110a上可以具有离型层191，且离型层191上可以具有线路层192。线路层192与图案化导电层120之间可以具有绝缘层193。部分的线路层192与部分的图案化导电层120可以通过对应的导通孔194彼此电性连接。导通孔194与图案化导电层120可以通过相同或相似的制程形成，于本发明并不加以限制。

在本实施例中，图案化导电层120可以包括接点区121、陪镀区(dummy platingarea)122以及线路区123。线路区123与接点区121相连接，且陪镀区122与接点区121彼此分离。

在一实施例中，接点区121可以电性分离陪镀区122。

请参照图1B与图1H，在形成图案化导电层120之后，形成图案化绝缘层130于基板110的第一表面110a上。图案化绝缘层130覆盖部分的图案化导电层120。举例而言，图案化绝缘层130可以覆盖图案化导电层120的线路区123。图案化绝缘层130具有第一绝缘开口131及第二绝缘开口132。第一绝缘开口131可以暴露出图案化导电层120的接点区121，第二绝缘开口132可以暴露出图案化导电层120的陪镀区122。另外，图案化绝缘层130可以是单层绝缘结构或多层绝缘结构，本发明对于图案化绝缘层130的材质及形成方式并不加以限制。

在本实施例中，陪镀区122包括多个条状结构122a，但本发明不限于此。

请参照图1C，在形成图案化绝缘层130之后，在基板110的第一表面110a上形成电镀种子层140。电镀种子层140可以覆盖图案化绝缘层130以及未被图案化绝缘层130覆盖的部分图案化导电层120。举例而言，电镀种子层140可以覆盖图案化绝缘层130、图案化导电层120的接点区121以及图案化导电层120的陪镀区122。也就是说，电镀种子层140可以共形覆盖(conformally cover)于图案化绝缘层130及未被图案化绝缘层130覆盖的部分图案化导电层120上。如此一来，接点区121及陪镀区122可以通过电镀种子层140而彼此电性连接。另外，电镀种子层140可以是单层导电结构或多层导电结构，本发明对于电镀种子层140的材质及形成方式并不加以限制。

请参照图1D，在形成电镀种子层140之后，形成电镀罩幕层150于电镀种子层140上。电镀罩幕层150覆盖部分的电镀种子层140。电镀罩幕层150具有电镀开口151及陪镀开口152，电镀开口151对应于接点区121，且陪镀开口152对应于陪镀区122。另外，本发明对于电镀罩幕层150的材质及形成方式并不加以限制。

举例而言，电镀种子层140包括第一种子部分141、第二种子部分142以及第三种子部分143。第一种子部分141至少对应于图案化导电层120的接点区121。第二种子部分142至少对应于图案化导电层120的陪镀区122。第三种子部分143对应于图案化导电层120的线路区123。电镀罩幕层150覆盖电镀种子层140的第三种子部分143，电镀罩幕层150的电镀开口151暴露出电镀种子层140的第一种子部分141，且电镀罩幕层150的陪镀开口152暴露出电镀种子层140的第二种子部分142。在本实施例中，电镀开口151的开口面积与陪镀开口152的开口面积的总和与第一表面110a的表面积的比为大于或等于10％且小于100％。如此一来，在后续的电镀制程中，可以降低跳镀或漏镀(skip plating)的可能。

在本实施例中，电镀开口151的开口面积与第一表面110a的表面积的比为大于或等于1％且小于或等于5％。一般而言，电镀开口151的位置或面积为依据产品的规格配置。因此，在后续的电镀制程中，通过陪镀开口152可以提升整体的电镀镀覆面积，而可以降低电镀开口151跳镀或漏镀的可能。

请参照图1E，在形成电镀罩幕层150之后，形成电镀层160于电镀开口151及陪镀开口152内。电镀层160包括第一电镀部分161以及第二电镀部分162。第一电镀部分161位于电镀开口151内，且第二电镀部分162位于陪镀开口152内。电镀层160是通过电镀制程所形成，且电镀层160可以是单层导电结构或多层导电结构。举例而言，可以将基板110及其上的结构(如：图1D所示出)浸入电镀液(未示出)中，然后电镀电极(未示出)与电镀种子层140电性连接并通电，以将电镀层160镀覆于未被电镀罩幕层150覆盖的部分电镀种子层140上。

在本实施例中，电镀开口151的开口面积可以小于陪镀开口152的开口面积。如此一来，可以使第一电镀部分161的高度大于第二电镀部分162的高度。

请参照图1F，在形成电镀层160之后，移除电镀罩幕层150(示出于图1E)及部分的电镀种子层140(示出于图1E)，而可以形成对应于接点区121的导电端子181及对应于陪镀区122的虚设端子182。

举例而言，可以先移除电镀罩幕层150，以暴露出电镀种子层140的第三种子部分143(示出于图1E)。可以依据电镀罩幕层150的材质而通过适宜的方式移除电镀罩幕层150，于本发明并不加以限制。

然后，在暴露出电镀种子层140的第三种子部分143之后，可以通过电镀层160(示出于图1E)作为罩幕，以移除电镀种子层140的第三种子部分143。可以依据种子层的材质而通过适宜的方式移除种子层的第三种子部分143，于本发明并不加以限制。

在一实施例中，在移除电镀种子层140的第三种子部分143之后，电镀种子层140的第一种子部分141及电镀层160的第一电镀部分161可以电性分离于电镀种子层140的第二种子部分142及电镀层160的第二电镀部分162。

在一实施例中，于移除种子层的第三种子部分143的步骤中，些许的电镀层160、些许的电镀种子层140的第一种子部分141和/或些许的电镀种子层140的第二种子部分142也可能被些微地移除。举例而言，在通过湿蚀刻或其他类似的等向性蚀刻(anisotropicetching)制程中，些许的电镀层160、些许的种子层的第一种子部分141和/或些许的种子层的第二种子部分142也可能被些微地移除。

在移除种子层的第三种子部分143之后，第一种子部分141及第一电镀部分161可以构成导电端子181，且第二种子部分142及第二电镀部分162可以构成虚设端子182。也就是说，导电端子181至少包括第一种子部分141及第一电镀部分161，且虚设端子182至少包括第二种子部分142及第二电镀部分162。

请参照图1G，在一实施例中，于移除种子层的第三种子部分143(示出于图1E)之后，可以在第一种子部分141及第一电镀部分161上形成导电保护层171，且于第二种子部分142及第二电镀部分162上形成导电保护层171。导电保护层171、172例如是化学镀镍钯浸金(ENEPIG，Electroless Nickel Electroless Palladium Immersion Gold)层，但本发明不限于此。导电保护层171可以提升导电端子181与其他电子元件的接合，也可以降低第一种子部分141、第一电镀部分161、第二种子部分142及第二电镀部分162的损伤(如：氧化)。换句话说，第一种子部分141、第一电镀部分161及导电保护层171(若有)可以构成导电端子181，且第二种子部分142、第二电镀部分162及导电保护层172(若有)可以构成虚设端子182。也就是说，导电端子181可以包括第一种子部分141、第一电镀部分161及导电保护层171(若有)，且虚设端子182可以包括第二种子部分142、第二电镀部分162及导电保护层172(若有)。

请参照图1G及图1I，经过上述制程后即可大致上完成本实施例的线路板100的制作。线路板100包括基板110、图案化导电层120、图案化绝缘层130、导电端子181以及虚设端子182。图案化导电层120位于基板110上。图案化绝缘层130位于基板110上且至少覆盖部分的图案化导电层120。导电端子181位于图案化导电层120上。虚设端子182位于图案化导电层120上。导电端子181具有第一顶面181a(即，导电端子181最远离基板110的第一表面110a的表面)，且第一顶面181a与基板110之间具有第一高度181h。虚设端子182具有第二顶面182a(即，虚设端子182最远离基板110的第一表面110a的表面)，且第二顶面182a与基板110之间具有第二高度182h。第一高度181h大于第二高度182h。如此一来，在将其他电子元件(如：芯片)与线路板100接合时(如：将芯片以倒晶接合的方式与线路板100接合)，可以降低前述的电子元件与虚设端子182触碰的可能。

在本实施例中，对于导电端子181的数量和/或虚设端子182的数量并不加以限制。

就制程上而言，导电端子181于第一表面110a上的投影面积基本上相同或相似于电镀罩幕层150(示出于图1E)的电镀开口151(示出于图1E)的开口面积，且虚设端子182于第一表面110a上的投影面积基本上相同或相似于电镀罩幕层150的陪镀开口152(示出于图1E)的开口面积。也就是说，导电端子181于第一表面110a上的投影面积与虚设端子182于第一表面110a上的投影面积的总和与第一表面110a的表面积的比基本上为大于或等于10％且小于100％。也就是说，导电端子181于第一表面110a上的投影面积与第一表面110a的表面积的比基本上为大于或等于1％且小于或等于5％。

在本实施例中，导电端子181于第一表面110a上的投影面积小于虚设端子182于第一表面110a上的投影面积。

在本实施例中，导电端子181可以与虚设端子182彼此电性分离，但本发明不限于此。在一实施例中，线路板100中的虚设端子182可以是隔离电导体(isolated electricalconductor)。也就是说，在一实施例中，虚设端子182可以不与其他电导体电性连接，且多个虚设端子182之间也不彼此电性连接。

在本实施例中，图案化绝缘层130具有第三顶面130a，第三顶面130a与基板110之间具有第三高度130h，且第三高度130h大于第二高度182h，但本发明不限于此。

在本实施例中，虚设端子182的最大厚度182t大于图案化导电层120的厚度120t，但本发明不限于此。

在本实施例中，第一顶面181a的表面粗糙度(surface roughness)小于第二顶面182a的表面粗糙度，但本发明不限于此。

图2A至图2B是依照本发明的第二实施例的一种线路板的部分制作方法的剖面示意图。图2C是依照本发明的第二实施例的一种线路板的部分制作方法的上视示意图。举例而言，图2C可以是对应于图2A中的结构的上视示意图。并且，为了清楚表示，在图2A至图2C中可能省略示出了部分的膜层。

请参照图2A及图1A，类似于图1A所示出的步骤，形成图案化导电层220于基板110上。图案化导电层220可以包括接点区121、陪镀区222以及线路区123。线路区123与接点区121相连接，且陪镀区222与接点区121彼此分离。

请参照图2A、图2C及图1B，在形成图案化导电层220之后，形成图案化绝缘层130于基板110的第一表面110a上。图案化绝缘层130覆盖部分的图案化导电层220。举例而言，图案化绝缘层130可以覆盖图案化导电层220的线路区123。第一绝缘开口131可以暴露出图案化导电层220的接点区121，第二绝缘开口132可以暴露出图案化导电层220的陪镀区222。

本实施例的图案化导电层220与第一实施例的图案化导电层220类似，差别在于：陪镀区222包括多个块状结构222b

请参照图2A至图2B及图1B至图1G，在形成图案化导电层220之后，可以通过类似于图1B至图1G所示出的步骤，以大致上完成本实施例的线路板200的制作。

本实施例的线路板200与第一实施例的线路板100类似。在本实施例中。虚设端子282可以包括第二种子部分242、第二电镀部分262及导电保护层272(若有)。相较于第一实施例的线路板100，在本实施例中，虚设端子282的第二顶面282a的表面粗糙度可以小于虚设端子182的第二顶面182a的表面粗糙度。

在本实施例中，第一顶面181a的表面粗糙度小于第二顶面282a的表面粗糙度，但本发明不限于此。

图3A至图3C是依照本发明的第三实施例的一种线路板的部分制作方法的剖面示意图。图3D是依照本发明的第三实施例的一种线路板的部分制作方法的上视示意图。举例而言，图3D可以是对应于图3B中的结构的上视示意图。并且，为了清楚表示，在图3A至图3D中可能省略示出了部分的膜层。

请参照图3A，类似于图1A的步骤，形成图案化导电层320于基板110的第一表面110a上。图案化导电层320可以包括接点区121以及线路区123。

请参照图3B、图3D与图1B，类似于图1B的步骤，在形成图案化导电层320之后，形成图案化绝缘层130于基板110的第一表面110a上。图案化绝缘层130覆盖部分的图案化导电层320。举例而言，图案化绝缘层130可以覆盖图案化导电层320的线路区123。第一绝缘开口131可以暴露出图案化导电层120的接点区121，第二绝缘开口132所暴露出的范围内可以不具有图案化导电层320。

请参照图3B至图3C及图1B至图1G，在形成图案化绝缘层130，可以通过类似于图1B至图1G所示出的步骤，以大致上完成本实施例的线路板300的制作。举例而言，在类似于图1D的步骤中，可以使陪镀开口152(示出于图1D)不重叠于图案化导电层320。如此一来，所形成的虚设端子382可以不重叠于图案化导电层320。

本实施例的线路板300与第一实施例的线路板100类似。在本实施例中。虚设端子382可以包括第二种子部分342、第二电镀部分362及导电保护层372(若有)。相较于第一实施例的线路板300，在本实施例中，虚设端子382的第二顶面382a的表面粗糙度基本上可以等于虚设端子182的第二顶面182a的表面粗糙度。

在本实施例中，第一顶面181a的表面粗糙度基本上可以等于第二顶面382a的表面粗糙度。

综上所述，在本发明的线路板的制作方法中，可以通过陪镀开口以提升在电镀制程中的镀覆面积。如此一来，在电镀制程中可以降低跳镀或漏镀的可能，而可以提升线路板的良率。

虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的更改与润饰，故本发明的保护范围当视权利要求所界定的为准。

Claims (14)

1.一种线路板，包括：

基板；

图案化导电层，位于所述基板上，且包括接点区及陪镀区；

图案化绝缘层，位于所述基板上且至少覆盖部分的所述图案化导电层；

导电端子，位于所述图案化导电层的所述接点区上且具有第一顶面；以及

虚设端子，位于所述图案化导电层的所述陪镀区上且具有第二顶面，其中：

所述第一顶面与所述基板之间具有第一高度；

所述第二顶面与所述基板之间具有第二高度；

所述第一高度大于所述第二高度；

所述虚设端子完全覆盖所述图案化导电层的所述陪镀区；

所述图案化绝缘层具有第三顶面；

所述第三顶面与所述基板之间具有第三高度；且

所述第三高度大于所述第二高度。

2.根据权利要求1所述的线路板，其中所述导电端子与所述虚设端子彼此电性分离。

3.根据权利要求1所述的线路板，其中：

所述基板具有第一表面，且所述图案化导电层位于所述基板的所述第一表面上；

所述导电端子于所述第一表面上的投影面积与所述虚设端子于所述第一表面上的投影面积的总和与所述第一表面的表面积的比为大于或等于10%且小于100%。

4.根据权利要求3所述的线路板，其中所述导电端子于所述第一表面上的投影面积与所述第一表面的表面积的比为大于或等于1%且小于或等于5%。

5.根据权利要求1所述的线路板，其中所述基板具有第一表面，且所述导电端子于所述第一表面上的投影面积小于所述虚设端子于所述第一表面上的投影面积。

6.根据权利要求1所述的线路板，其中所述虚设端子的最大厚度大于所述图案化导电层的厚度。

7.根据权利要求6所述的线路板，其中所述第一顶面的表面粗糙度小于所述第二顶面的表面粗糙度。

8.根据权利要求1所述的线路板，其中所述第一顶面的表面粗糙度基本上相同于所述第二顶面的表面粗糙度。

9.一种线路板的制作方法，包括：

提供基板；

形成图案化导电层于所述基板上，其中所述图案化导电层包括接点区及陪镀区；

形成图案化绝缘层于所述基板上，以至少覆盖部分的所述图案化导电层；

形成电镀种子层于所述图案化绝缘层上，且覆盖部分的所述图案化导电层；

形成电镀罩幕层于所述电镀种子层上，其中：

所述电镀罩幕层具有电镀开口及陪镀开口；

所述电镀开口对应于所述接点区；且

所述陪镀开口对应于所述陪镀区；

形成电镀层于所述电镀开口及所述陪镀开口内；以及

移除所述电镀罩幕层及部分的所述电镀种子层，以形成对应于所述接点区的导电端子及对应于所述陪镀区的虚设端子，其中：

所述虚设端子完全覆盖所述图案化导电层的所述陪镀区，

所述导电端子具有第一顶面，所述第一顶面与所述基板之间具有第一高度，

所述虚设端子具有第二顶面，所述第二顶面与所述基板之间具有第二高度，

所述第一高度大于所述第二高度，

所述图案化绝缘层具有第三顶面，

所述第三顶面与所述基板之间具有第三高度，且

所述第三高度大于所述第二高度。

10.根据权利要求9所述的线路板的制作方法，其中：

在形成所述电镀种子层之前，所述接点区及所述陪镀区彼此电性分离；

在形成所述电镀种子层的步骤之后且于移除部分的所述电镀种子层的步骤之前，所述接点区及所述陪镀区彼此电性连接；且

所述导电端子与所述虚设端子彼此电性分离。

11.根据权利要求9所述的线路板的制作方法，其中所述图案化导电层的所述陪镀区包括多个条状结构。

12.根据权利要求9所述的线路板的制作方法，其中所述图案化导电层的所述陪镀区包括块状结构。

13.根据权利要求9所述的线路板的制作方法，其中：

所述基板具有第一表面，且所述图案化导电层形成于所述基板的所述第一表面上；

所述电镀开口的开口面积与所述陪镀开口的开口面积的总和与所述第一表面的表面积的比为大于或等于10%且小于100%。

14.根据权利要求13所述的线路板的制作方法，其中所述电镀开口的开口面积与所述第一表面的表面积的比为大于或等于1%且小于或等于5%。

Images