CN103025057A - 布线基板及其制造方法 - Google Patents
布线基板及其制造方法 Download PDFInfo
- Publication number
- CN103025057A CN103025057A CN2012103584725A CN201210358472A CN103025057A CN 103025057 A CN103025057 A CN 103025057A CN 2012103584725 A CN2012103584725 A CN 2012103584725A CN 201210358472 A CN201210358472 A CN 201210358472A CN 103025057 A CN103025057 A CN 103025057A
- Authority
- CN
- China
- Prior art keywords
- layer
- interarea
- side wiring
- substrate metal
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0246—Termination of transmission lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
- H05K3/242—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus characterised by using temporary conductors on the printed circuit for electrically connecting areas which are to be electroplated
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
- H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0302—Properties and characteristics in general
- H05K2201/0317—Thin film conductor layer; Thin film passive component
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
一种布线基板及其制造方法,在制造布线基板时,抑制在蚀刻形成多个布线层时产生胡须,防止这些多个布线层之间的短路,并且防止构成布线层的膜状导体部的凹陷,提高这些多个布线层与基板的密合强度。该布线基板具有:基板主体,具有第1主面和与该第1主面相对的第2主面;多个第1主面侧布线层,包括形成于第1主面上的电阻体、形成于该电阻体上的由电阻值低于电阻体的金属构成的基底金属层、和形成于该基底金属层上的导电层;第2主面侧布线层,形成于第2主面上;以及通孔,形成于基板主体内,使第1主面侧布线层和第2主面侧布线层之间电气导通,所述布线基板具有包覆多个第1主面侧布线层的上表面和侧面的导电性包覆层。
Description
技术领域
本发明涉及具有电阻体的布线基板及其制造方法。
背景技术
近年来,为了使陶瓷多层布线基板中的信号布线的阻抗相匹配,在陶瓷多层布线基板的主面上利用例如溅射法等形成电阻体,在该电阻体中抑制信号的反射,防止噪声的产生和信号的恶化。
另一方面,在所述电阻体上设有包括两个以上的膜状导体部的布线层,用于例如通过陶瓷多层布线基板将信号取出到外部,或者通过陶瓷多层布线基板来施加外部电压。另外,在陶瓷多层布线基板的背面上也形成有包括膜状导体部的布线层,该膜状导体部通过陶瓷多层布线基板与所述两个以上的膜状导体部中的至少一个膜状导体部电连接。
所述布线层通常利用由铜或金等构成的导电性的膜体、或者Cu层/Ni层/Au层等膜状层叠体构成。在后者的膜状层叠体的情况下,位于中间的Ni层主要作为导电性粘接层发挥作用,以便改善位于下方的Cu层与位于上方的Au层的密合性(专利文献1)。
在所述电阻体上均匀地形成膜体或者膜状的层叠体,然后沿厚度方向对它们进行蚀刻,由此形成上述布线层。但是,在这样进行厚度方向上的蚀刻时,在构成所述膜体或者层叠体的Cu层等的侧面上,以向外扩展的方式形成有被称为所谓“胡须”的纤维状的异物,导致形成于电阻体上的相邻的布线层彼此通过“胡须”而接触,并产生这些相邻的布线层彼此短路等问题。
另外,上述蚀刻通常使用无机酸或有机酸进行,尤其在对形成于电阻体上的相邻的布线层进行蚀刻形成的情况下,将导致进行各向异性蚀刻,尤其在利用上述膜状的层叠体构成导体部的情况下,导致膜状层叠体的下部的蚀刻过度进行而产生凹陷(undercut),有时产生所述层叠体即导体部与电阻体的密合强度下降、导致导体部从电阻体剥离等问题。
【现有技术文献】
【专利文献】
【专利文献1】日本特开平4-102385号
发明内容
本发明的目的在于,在制造布线基板时,抑制在蚀刻形成多个布线层时产生胡须,防止这些多个布线层之间的短路,并且防止构成布线层的膜状导体部的凹陷,提高这些多个布线层与基板的密合强度,所述布线基板具有形成于陶瓷多层布线等基板上的电阻体,并且在该电阻体上形成有包括膜状导体部的多个布线层。
为了达到上述目的,本发明涉及布线基板,该布线基板具有:
基板主体,具有第1主面和与该第1主面相对的第2主面;
多个第1主面侧布线层,包括形成于所述第1主面上的电阻体、形成于该电阻体上的由电阻值低于所述电阻体的金属构成的基底金属层、和形成于该基底金属层上的导电层;
第2主面侧布线层,形成于所述第2主面上;以及
通孔,形成于所述基板主体内,使所述第1主面侧布线层和第2主面侧布线层之间电气导通,
所述布线基板的特征在于,所述布线基板具有包覆所述多个第1主面侧布线层的上表面和侧面的导电性包覆层。
并且,本发明涉及布线基板的制造方法,该布线基板具有:
基板主体,具有第1主面和与该第1主面相对的第2主面;
两个第1主面侧布线层,包括形成于所述第1主面上的电阻体、形成于该电阻体上的由电阻值低于所述电阻体的金属构成的基底金属层、和形成于该基底金属层上的导电层;
第2主面侧布线层,形成于所述第2主面上;以及
通孔,形成于所述基板主体内,使所述第1主面侧布线层和第2主面侧布线层之间电气导通,
所述布线基板的制造方法的特征在于,包括以下工序:
在所述第1主面上形成与所述通孔电连接的所述电阻体;
在所述电阻体上利用电阻值低于该电阻体的金属形成第1基底金属层,并且在所述第2主面上形成与所述通孔电连接的第2基底金属层;
在所述第1基底金属层上形成第1掩模层、在所述第2基底金属层上形成第2掩模层,然后在所述第1基底金属层上形成第1导电层,并且在所述第2基底金属层上形成第2导电层,从而形成第1主面侧布线层和第2主面侧布线层;
去除所述第1掩模层和所述第2掩模层,然后在所述两个第1主面侧布线层之间的所述第1基底金属层上形成第3掩模层;
将所述通孔和第1基底金属层用作通电路径,通过电镀形成包覆所述第1主面侧布线层的上表面和侧面的导电性包覆层;以及
去除所述第3掩模层,然后去除所述两个第1主面侧布线层之间的所述第1基底金属层。
根据本发明,布线基板在基板主体的第1主面上形成有电阻体,再在该电阻体上形成包括两个膜状导体部的多个第1主面侧布线层,这两个膜状导体部是指利用电阻值低于所述电阻体的金属构成的第1基底金属层、和形成于该第1基底金属层上的第1导电层,并且在基板主体的与第1主面相对的第2主面上具有第2主面侧布线层,该第2主面侧布线层通过形成于基板主体的通孔与多个第1主面侧布线层中的一个第1主面侧布线层电连接,这种布线基板在划定第1主面侧布线层之前,利用导电性包覆层包覆第1主面侧布线层的上表面和侧面。然后,沿厚度方向对位于相邻的两个第1主面侧布线层之间的第1基底金属层的延伸部分进行蚀刻并剪断去除,从而划定所述第1主面侧布线层。
因此,在划定第1主面侧布线层时,除第1基底金属层的应该剪断去除的部位之外,构成第1主面侧布线层的第1基底金属层和第1导电层不会暴露于例如蚀刻液中,因而在对这些层进行蚀刻时,能够防止现有技术中产生的以向外扩展的方式形成的被称为“胡须”的纤维状的异物。其结果是,能够避免形成于电阻体上的多个第1主面侧布线层通过“胡须”而相互电连接并短路等问题。
并且,如上所述,除第1基底金属层的应该剪断去除的部位之外,第1主面侧布线层不会暴露于蚀刻液中,因而即使是在蚀刻液滞留的情况下,也能够抑制进行各向异性蚀刻,第1主面侧布线层的下部即第1基底金属层的下部的蚀刻不会过度进行而产生凹陷。因此,能够避免第1主面侧布线层与电阻体的密合强度下降、第1主面侧布线层从电阻体剥离等问题。
另外,上述导电性包覆层在蚀刻后可以残留而不需特意去除,因而在所得到的布线基板中包覆第1主面侧布线层的上表面和侧面。
如以上说明的那样,根据本发明,在制造布线基板时,抑制在蚀刻形成多个布线层时产生胡须,防止这些多个布线层间的短路,并且防止构成布线层的膜状导体部的凹陷,提高这些多个布线层与基板的密合强度,所述布线基板具有形成于陶瓷多层布线等基板上的电阻体,并且在该电阻体上形成有包括膜状导体部的多个布线层。
附图说明
图1是表示第1实施方式的布线基板的简要结构的剖视图。
图2是第1实施方式的布线基板的制造方法的工序图。
图3同样是第1实施方式的布线基板的制造方法的工序图。
图4同样是第1实施方式的布线基板的制造方法的工序图。
图5同样是第1实施方式的布线基板的制造方法的工序图。
图6同样是第1实施方式的布线基板的制造方法的工序图。
图7同样是第1实施方式的布线基板的制造方法的工序图。
图8同样是第1实施方式的布线基板的制造方法的工序图。
图9同样是第1实施方式的布线基板的制造方法的工序图。
图10同样是第1实施方式的布线基板的制造方法的工序图。
图11同样是第1实施方式的布线基板的制造方法的工序图。
图12同样是第1实施方式的布线基板的制造方法的工序图。
图13同样是第1实施方式的布线基板的制造方法的工序图。
图14同样是第1实施方式的布线基板的制造方法的工序图。
图15同样是第1实施方式的布线基板的制造方法的工序图。
图16同样是第1实施方式的布线基板的制造方法的工序图。
图17同样是第1实施方式的布线基板的制造方法的工序图。
图18是表示第2实施方式的布线基板的简要结构的剖视图。
图19是第2实施方式的布线基板的制造方法的工序图。
具体实施方式
下面,参照附图说明本发明的实施方式。
(第1实施方式)
(布线基板)
图1是表示本实施方式的布线基板的简要结构的剖视图。
如图1所示,本实施方式的布线基板10具有基板主体11、和利用例如Ta2N构成的膜状的电阻体12,电阻体12形成于基板主体11的第1主面11A上,并与形成于基板主体11内的内部布线层(例如通孔)电连接。基板主体11能够利用例如陶瓷多层布线基板构成。
在电阻体12上依次形成有利用例如Ti构成的具有0.2μm厚度的第1基底金属层的第1部分13A、利用例如Cu构成的具有0.5μm厚度的第1基底金属层的第1部分14A、利用例如Cu构成的第1导电层的第1部分15A、利用例如Ni构成的第1导电性粘接层的第1部分16A,从而构成第1主面侧布线层19A。在本实施例中,第1基底金属层由两层构成,但也可以形成为利用例如Cu构成的层中的任意一层。
同样,在电阻体12上依次形成有利用例如Ti构成的具有0.2μm厚度的第1基底金属层的第2部分13B、利用例如Cu构成的具有0.5μm厚度的第1基底金属层的第2部分14B、利用例如Cu构成的第1导电层的第2部分15B、利用例如Ni构成的第1导电性粘接层的第2部分16B,从而构成与第1主面侧布线层19A相邻的第1主面侧布线层19B。在本实施例中,第1基底金属层由两层构成,但也可以形成为利用例如Cu构成的层中的任意一层。
第1主面侧布线层19A以覆盖其上表面和侧面的方式被导电性包覆层18A包覆,导电性包覆层18A利用例如Ni层及/或Au层构成。具体而言,第1基底金属层的第1部分13A以及14A的除与第1主面侧布线层19B相对的侧面之外的这些部分的侧面、以及第1导电层的第1部分15A的侧面、导电性粘接层的第1部分16A的侧面和上表面,被导电性包覆层18A包覆。另外,导电性包覆层18A的厚度例如为1~3μm。
另外,导电性包覆层18A通过包含Ni层,能够提高与第1主面侧布线层19A的密合性,通过包含Au层,能够提高导电性包覆层18A的导电性、即布线基板10的导电性。但是,导电性包覆层18A不一定需要采取如上所述的两层构造,也可以是1层Ni层或者1层Au层。
同样,第1主面侧布线层19B以覆盖其上表面和侧面的方式被导电性包覆层18B包覆。具体而言,第1基底金属层的第2部分13B以及第1基底金属层的第2部分14B的除与第1主面侧布线层19A相对的侧面之外的这些部分的侧面、以及第1导电层的第2部分15B的侧面、导电性粘接层的第1部分16B的侧面和上表面,被导电性包覆层18B包覆。另外,导电性包覆层18B的厚度例如为1~3μm。
另外,导电性包覆层18B通过包含Ni层,能够提高与第1主面侧布线层19B的密合性,通过包含Au层,能够提高导电性包覆层18B的导电性、即布线基板10的导电性。但是,导电性包覆层18B不一定需要采取如上所述的两层构造,也可以是1层Ni层或者1层Au层。
另外,在基板主体11的与第1主面11A相对的第2主面11B上,以与第1主面侧布线层19A相对的方式即在其正下方,依次形成有由例如Ti层及/或Cu层构成的第2基底金属层23、利用例如Cu构成的第2导电层25、利用例如Ni构成的第2导电性粘接层26、以及利用例如Au构成的第3导电层27,从而构成第2主面侧布线层29。
在基板主体11内,以与其第1主面11A及第2主面11B平行的方式形成有未图示的多个内部布线层,并且形成有通孔导体等层间连接体,以便通过形成于这些主面11A及11B上的电极焊盘,将多个内部布线层之间、以及形成于基板主体11的第1主面11A上的第1主面侧布线层19A与形成于基板主体11的第2主面11B上的第2主面侧布线层29之间电连接。
本实施方式的布线基板10在基板主体11的第1主面11A上具有电阻体12,因而在该电阻体12中能够使基板主体11的内部布线层内的信号布线层的阻抗匹配,抑制信号的反射,防止噪声的产生和信号的恶化。
另一方面,在电阻体12上形成有第1主面侧布线层19A和第1主面侧布线层19B,并且在基板主体11的第2主面11B上、即在第1主面侧布线层19A的正下方,形成有与该第1主面侧布线层19A电连接的第2主面侧布线层29。因此,例如能够通过基板主体11将信号取出到外部,或者通过基板主体11施加外部电压。
并且,如上所述分别利用导电性包覆层18A和18B包覆第1主面侧布线层19A和19B的上表面及侧面,因而如以下说明的那样,在通过例如蚀刻来对这些第1主面侧布线层19A和19B划定形成形状时,能够抑制构成第1主面侧布线层19A和19B的第1导电层产生胡须和形成凹陷。因此,能够避免与相邻的其它第1主面侧布线层电气接触而短路等问题,能够避免与电阻体12的密合强度下降、第1主面侧布线层19A和19B从电阻体12剥离等问题。
另外,在本实施方式中,导电性包覆层18A和18B不形成于第1主面侧布线层19A和19B之间的相对的侧面上,即不形成于第1主面侧布线层19A的作为第1基底金属层的第1部分13A及第1部分14A的与第1主面侧布线层19B相对的一侧的侧面上、以及第1主面侧布线层19B的作为第1基底金属层的第2部分13B及第2部分14B的与第1主面侧布线层19A相对的一侧的侧面上。
但是,如上所述的第1主面侧布线层19A和19B的未被导电性包覆层18A和18B包覆的部分极小(1μm以下),第1主面侧布线层19A的作为第1基底金属层的第1部分13A及第1部分14A的不与第1主面侧布线层19B相对的侧面、以及第1主面侧布线层19B的作为第1基底金属层的第2部分13B及第2部分14B的不与第1主面侧布线层19A相对的侧面,被导电性包覆层18A和18B包覆。
因此,如上所述即使是存在未被导电性包覆层18A和18B包覆的极小区域,也不会影响到这些包覆层18A和18B所产生的、抑制蚀刻时的胡须产生和抑制凹陷的形成等上述作用效果。
另外,通过适当控制第1基底金属层的形成区域,例如通过形成具有与第1导电层的第1部分15A及第2部分15B等相同的面积的第1基底金属层、即第1基底金属层的第1部分13A、14A以及第2部分13B、14B,也能够覆盖第1主面侧布线层19A及19B的整个侧面。在这种情况下,上述作用效果发挥得更加显著。
(布线基板的制造方法)
下面,说明图1所示的布线基板的制造方法。图2~图17是本实施方式的布线基板的制造方法的工序图。
首先,如图2所示,准备基板主体11,在该基板主体11的第1主面11A上利用例如溅射法形成膜状的电阻体12,然后在该电阻体12上同样利用溅射法形成第1基底金属层13和14。同样,在陶瓷多层布线基板11的第2主面11B上利用例如溅射法形成第2基底金属层23。在本实施例中,电阻体12是Ta2N,第1基底金属层13是Ti,第1基底金属层14是Cu。
另外,形成于基板主体11的第1主面11A上的电阻体12、第1基底金属层13和14,与基板主体11内的未图示的通孔导体及内部布线层电连接,形成于基板主体11的第2主面11B上的第2基底金属层23,同样也与基板主体11内的未图示的通孔导体及内部布线层电连接。在本实施例中,第2基底金属层23由Ti层和Cu层这两层构成。
因此,电阻体12、第1基底金属层13和14、以及第2基底金属层23,通过陶瓷多层布线基板11(内的层间连接体)相互电连接,以后,形成于第1基底金属层14上的第1导电层以及形成于第2基底金属层23上的第2导电层也通过基板主体11相互电连接。
其结果是,在最终得到的布线基板中,形成于基板主体11的第1主面11A上的第1主面侧布线层、与形成于基板主体11的第2主面11B上的第2主面侧布线层被电连接,由此在电阻体12上与该第1主面侧布线层相邻地形成的另一个第1主面侧布线层,通过电阻体12与上述第1主面侧布线层及第2主面侧布线层电连接。
然后,在如图2所示形成的层叠体的上下两个表面上,具体地讲是在第1基底金属层14和第2基底金属层23上涂敷如图3所示的抗蚀剂31,通过未图示的掩模进行曝光处理以及后续的显影处理,得到形成有如图4所示的开口部32A和32B和32C的抗蚀剂掩模32(第1掩模层和第2掩模层)。另外,开口部32C形成于与开口部32A相对的位置。
然后,如图5所示,利用例如电镀法,在抗蚀剂掩模32的开口部32A和32B内分别形成第1导电层,在这些开口部内形成第1导电层的第1部分15A和第2部分15B。然后,利用例如电镀法,在抗蚀剂掩模32的开口部32C内形成第2导电层25。在本实施例中,第1导电层和第2导电层25利用Cu构成。
然后,如图6所示,利用例如电镀法,在抗蚀剂掩模32的开口部32A和32B内分别形成第1导电性粘接层,在这些开口部内的第1导电层的第1部分15A和第2部分15B上分别形成第1导电性粘接层的第1部分16A和第2部分16B。然后,利用例如电镀法,在抗蚀剂掩模32的开口部32C内的第2导电层25上形成第2导电性粘接层26。在本实施例中,第1导电性粘接层和第2导电性粘接层26利用Ni构成。
然后,如图7所示,在如图6所示得到的层叠体的上表面形成掩模部件33并进行掩盖,然后如图8所示,在抗蚀剂掩模32的开口部32C内,利用例如电镀法,在第2导电性粘接层26上形成第3导电层27。在本实施例中,第3导电层27利用Au构成。
然后,如图9所示,同样去除通过图7所示的工序而形成的掩模部件33。然后,如图10所示,以覆盖如图9所示得到的构造体的方式再次形成抗蚀剂34,然后如图11所示,通过未图示的掩模部件进行曝光处理和后续的显影处理,形成抗蚀剂掩模35。另外,在进行上述曝光显影处理时,使抗蚀剂掩模35的侧端面与第1导电层的第1部分15A及第2部分15B的侧端面一致,并且与第1导电性粘接层的第1部分16A及16B的侧端面一致。
然后,如图12所示,通过抗蚀剂掩模35进行使用例如无机酸或者有机酸的蚀刻处理,将在电阻体12以及第1基底金属层13和14的在抗蚀剂掩模35外侧露出的部分蚀刻去除,即蚀刻去除在第1导电层的第1部分15A和第2部分15B以及第1导电性粘接层的第1部分16A和第2部分16B的外侧露出的部分,再去除抗蚀剂35,由此如图13所示,使电阻体12以及第1基底金属层13和14的侧端面、与第1导电层的第1部分15A和第2部分15B的侧端面以及第1导电性粘接层的第1部分16A和第2部分16B的侧端面基本一致。
另外,在图13所示的构造体中,如上所述,第1导电层的第1部分15A和第3导电层27通过基板主体11(形成于其内的通孔导体等)电连接,第1导电层的第2部分15B和第2基底金属层23通过基板主体11、以及电阻体12、第1基底金属层13和14而电连接。
然后,如图14所示,以覆盖如图13所示得到的构造体的方式再次形成抗蚀剂37,然后如图15所示,通过未图示的掩模部件进行曝光处理和后续的显影处理,在第1导电层的第1部分15A和第2部分15B之间、以及第1导电性粘接层的第1部分16A和第2部分16B之间形成竖立设置的板状的抗蚀剂掩模38(第3掩模层)。另外,虽然在图15中没有注明,但板状的抗蚀剂掩模38沿着第1导电层的第1部分15A和第2部分15B的与纸面垂直的方向的总体高度、以及第1导电性粘接层的第1部分16A和第2部分16B的与纸面垂直的方向的总体高度而形成。
然后,如图16所示,将在基板主体11的第2主面11B侧形成的第2基底金属层23或者第3导电层27作为通电路径进行电镀,并形成导电性包覆层18A和18B,导电性包覆层18A和18B覆盖在基板主体11的第1主面11A侧形成的电阻体12的侧面、第1基底金属层的第1部分和第2部分13的侧面、第1基底金属层的第1部分14A和第2部分14B的侧面、第1导电层的第1部分15A和15B的侧面、以及第1导电性粘接层的第1部分16A和16B的上表面及侧面。
另外,如上所述,导电性包覆层18A和18B是通过以第2基底金属层23或者第3导电层27作为通电路径的电镀而形成的,然而如上所述,第1导电层的第1部分15A与第2基底金属层23或者第3导电层27通过基板主体11而电连接,第1导电层的第2部分15B与第2基底金属层23或者第3导电层27通过基板主体11以及电阻体12、第1基底金属层13和14而电连接。
因此,施加给第2基底金属层23或者第2导电层27的电流,被高效地施加到应形成导电性包覆层18A和18B的第1导电层的第1部分15A和第2部分15B。因此,导电性包覆层18A和18B能够迅速且均匀地形成于应形成它们的第1导电层的第1部分15A和第2部分15B上。
另外,与图16(图13)所示的结构不同,当在第1导电层的第1部分15A和第1导电层的第2部分15B之间没有第1基底金属层13和14、而只有电阻体12的情况下,存在施加给第2基底金属层23或者第3导电层27的电流被高效地施加到第1导电层的第1部分15A,然而由于通过电阻体12而连接,而不能高效地施加到第1导电层的第2部分15B的情况。因此,在这种情况下,存在导电性包覆层18B未均匀地形成于第1导电层的第2部分15B的情况。
然后,如图17所示,去除掩模部件38,然后使用无机酸或有机酸对导电性包覆层18A和18B之间的第1基底金属层13和14进行蚀刻将其剪断,分别得到如图1所示的第1基底金属层的第1部分13A和第2部分13B、以及第1基底金属层的第1部分14A和第2部分14B。并且,构成依次形成有第1基底金属层的第1部分13A和第1部分14A、第1导电层的第1部分15A、以及第1导电性粘接层的第1部分16A的如图1所示的第1主面侧布线层19A。同样,构成依次形成有第1基底金属层的第2部分13B和第2部分14B、第1导电层的第2部分15B、以及第1导电性粘接层的第2部分16B的如图1所示的第1主面侧布线层19B。
另外,在使用无机酸或有机酸来蚀刻上述第1基底金属层13和14时,导电性包覆层18A和18B作为保护部件发挥作用,它们保护第1主面侧布线层19A和19B的上表面及侧面。
具体而言,第1基底金属层的第1部分13A和第1部分14A的除与第2主面侧布线层19B相对的侧面之外的这些部分的侧面、以及第1导电层的第1部分15A的侧面、导电性粘接层的第1部分16A的侧面和上表面,被导电性包覆层18A保护。同样,第1基底金属层的第2部分13B和第1基底金属层的第2部分14B的除与第1主面侧布线层19A相对的侧面之外的这些部分的侧面、以及第1导电层的第2部分15B的侧面、导电性粘接层的第2部分16B的侧面和上表面,被导电性包覆层18B保护。
因此,在进行上述蚀刻时,能够抑制构成第1主面侧布线层19A和19B的第1导电层的第1部分15A和第2部分15B、以及第1基底金属层的第1部分14A和第2部分14B产生胡须和形成凹陷。其结果是,能够避免与相邻的其它第1主面侧布线层电气接触而短路等问题,能够避免与电阻体12的密合强度下降、第1主面侧布线层19A和19B从电阻体12剥离等问题。
另外,如上所述,第1主面侧布线层19A的第1基底金属层的第1部分13A及第1部分14A的与第2主面侧布线层19B相对的侧面、以及第1主面侧布线层19B的第1基底金属层的第2部分13B及第2部分14B的与第1主面侧布线层19A相对的侧面,没有分别被导电性包覆层18A和18B包覆。但是,这种未包覆盖的部分极小,由于上述其它部分被导电性包覆层18A和18B包覆,因而不会影响到上述作用效果。
另外,形成于基板主体11的第2主面11B上的第2基底金属层23及第2导电层25的、在位于其上方的第3导电层27等的两侧露出的部分,通过利用未图示的掩模部件进行蚀刻而被去除,从而使第2基底金属层23的侧端面与第3导电层27等的侧端面一致。其结果是,能够得到如图1所示的布线基板10。
(第2实施方式)
(布线基板)
图18是表示本实施方式的布线基板的简要结构的剖视图。另外,对于与图1所示的布线基板10的构成要素相似或者相同的构成要素,使用相同的参照数字。
本实施方式的布线基板10’的结构与第1实施方式的布线基板10的不同之处在于,在基板主体11的第1主面11A上,在第1主面侧布线层19A和19B之间的相对的侧面、即第1主面侧布线层19A的作为第1基底布线层的第1部分14A的与第1主面侧布线层19B相对的一侧的侧面、以及第1主面侧布线层19B的作为第1基底布线层的第2部分14B的与第1主面侧布线层19A相对的一侧的侧面,形成有导电性包覆层18A和18B。
但是,如上所述的第1主面侧布线层19A和19B的未被导电性包覆层18A和18B包覆的部分极小(1μm以下),第1主面侧布线层19A和19B的上表面以及侧面的大部分分别被导电性包覆层18A和18B包覆,因而与第1实施方式相同地,在通过例如蚀刻来对这些第1主面侧布线层19A和19B划定形成形状时,能够抑制构成第1主面侧布线层19A和19B的第1导电层产生胡须和形成凹陷。
(布线基板的制造方法)
下面,说明图18所示的布线基板10’的制造方法。
图19是本实施方式的布线基板10’的制造方法的工序图。首先,按照第1实施方式的图2~图8所示的工序得到如图9所示的构造体。然后,如图19所示,利用无机酸或者有机酸来蚀刻去除第1基底金属层14的、从第1导电层的第1部分15A和第2部分15B以及第1导电性粘接层的第1部分16A和16B露出的部分。
然后,通过实施与第1实施方式的图10~图17相同的工序,能够得到如图18所示的布线基板10’。
并且,如上所述,利用无机酸或者有机酸来蚀刻去除第1基底金属层14的、从第1导电层的第1部分15A和第2部分15B以及第1导电性粘接层的第1部分16A和16B露出的部分,因而与第1实施方式的情况不同,在形成第1主面侧布线层19A和19B的一侧,在如图10和图11所示的工序中,抗蚀剂34形成于第1基底金属层13上,在如图14和图15所示的工序中,抗蚀剂37和板状的抗蚀剂掩模38(第3掩模)形成于第1基底金属层13上。
并且,在如图16和图17所示的工序中,导电性包覆层18A和18B形成于电阻体12的侧面,并且形成为包覆第1主面侧布线层19A和19B之间的相对的侧面,即包覆第1主面侧布线层19A的第1基底布线层的第1部分14A的与第1主面侧布线层19B相对的一侧的侧面、以及第1主面侧布线层19B的第1基底布线层的第2部分14B的与第1主面侧布线层19A相对的一侧的侧面。其结果是,能够得到如图18所示的布线基板10’。
以上列举具体示例详细说明了本发明,但本发明不限于上述内容,只要不脱离本发明的范畴,就能够进行各种变形或变更。
Claims (7)
1.一种布线基板,该布线基板具有:
基板主体,具有第1主面和与该第1主面相对的第2主面;
多个第1主面侧布线层,包括形成于所述第1主面上的电阻体、形成于该电阻体上的由电阻值低于所述电阻体的金属构成的基底金属层、和形成于该基底金属层上的导电层;
第2主面侧布线层,形成于所述第2主面上;以及
通孔,形成于所述基板主体内,使所述第1主面侧布线层和第2主面侧布线层之间电气导通,
所述布线基板的特征在于,
所述布线基板具有包覆所述多个第1主面侧布线层的上表面和侧面的导电性包覆层。
2.根据权利要求1所述的布线基板,其特征在于,所述导电性包覆层形成为包覆所述多个第1主面侧布线层的整个侧面。
3.根据权利要求1所述的布线基板,其特征在于,所述导电性包覆层形成为包覆所述第1主面侧布线层的基底金属层彼此不相对的一侧的侧面。
4.根据权利要求1~3中任意一项所述的布线基板,其特征在于,所述基底金属层利用Cu或者Cu和Ti构成。
5.根据权利要求1~4中任意一项所述的布线基板,其特征在于,所述导电层利用Cu和Ni中的至少一种金属构成。
6.根据权利要求1~5中任意一项所述的布线基板,其特征在于,所述导电性包覆层利用Ni和Au中的至少一种金属构成。
7.一种布线基板的制造方法,该布线基板具有:
基板主体,具有第1主面和与该第1主面相对的第2主面;
两个第1主面侧布线层,包括形成于所述第1主面上的电阻体、形成于该电阻体上的由电阻值低于所述电阻体的金属构成的基底金属层、和形成于该基底金属层上的导电层;
第2主面侧布线层,形成于所述第2主面上;以及
通孔,形成于所述基板主体内,使所述第1主面侧布线层和第2主面侧布线层之间电气导通,
所述布线基板的制造方法的特征在于,包括以下工序:
在所述第1主面上形成与所述通孔电连接的所述电阻体;
在所述电阻体上利用电阻值低于该电阻体的金属形成第1基底金属层,并且在所述第2主面上形成与所述通孔电连接的第2基底金属层;
在所述第1基底金属层上形成第1掩模层、在所述第2基底金属层上形成第2掩模层,然后在所述第1基底金属层上形成第1导电层,并且在所述第2基底金属层上形成第2导电层,从而形成第1主面侧布线层和第2主面侧布线层;
去除所述第1掩模层和所述第2掩模层,然后在所述两个第1主面侧布线层之间的所述第1基底金属层上形成第3掩模层;
将所述通孔和第1基底金属层用作通电路径,通过电镀形成包覆所述第1主面侧布线层的上表面和侧面的导电性包覆层;以及
去除所述第3掩模层,然后去除所述两个第1主面侧布线层之间的所述第1基底金属层。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011-207478 | 2011-09-22 | ||
JP2011207478A JP5781877B2 (ja) | 2011-09-22 | 2011-09-22 | 配線基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103025057A true CN103025057A (zh) | 2013-04-03 |
CN103025057B CN103025057B (zh) | 2016-06-08 |
Family
ID=47909994
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210358472.5A Active CN103025057B (zh) | 2011-09-22 | 2012-09-24 | 布线基板及其制造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8933342B2 (zh) |
JP (1) | JP5781877B2 (zh) |
KR (1) | KR101507644B1 (zh) |
CN (1) | CN103025057B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112186103A (zh) * | 2020-10-12 | 2021-01-05 | 北京飞宇微电子电路有限责任公司 | 一种电阻结构及其制作方法 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016213283A (ja) * | 2015-05-01 | 2016-12-15 | ソニー株式会社 | 製造方法、および貫通電極付配線基板 |
JP6989603B2 (ja) | 2017-06-07 | 2022-01-05 | 日本特殊陶業株式会社 | 配線基板、及び配線基板の製造方法 |
KR102277371B1 (ko) | 2019-03-26 | 2021-07-14 | (주)앨트론 | 위스커 성장 방지를 위한 전자빔 조사 방법 |
JP7242491B2 (ja) | 2019-09-20 | 2023-03-20 | 株式会社東芝 | 半導体装置及び半導体回路 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63188903A (ja) * | 1987-01-31 | 1988-08-04 | 住友電気工業株式会社 | 薄膜抵抗素子 |
JPH04102385A (ja) * | 1990-08-21 | 1992-04-03 | Ngk Spark Plug Co Ltd | 膜状抵抗体を備えた電気基板 |
JP2005243861A (ja) * | 2004-02-26 | 2005-09-08 | Sony Corp | 高周波モジュール基板の製造方法 |
US20100039211A1 (en) * | 2008-08-13 | 2010-02-18 | Chung-Hsiung Wang | Resistive component and method of manufacturing the same |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3904461A (en) * | 1972-10-02 | 1975-09-09 | Bendix Corp | Method of manufacturing solderable thin film microcircuit with stabilized resistive films |
JP2008263026A (ja) * | 2007-04-11 | 2008-10-30 | Sumitomo Metal Mining Package Materials Co Ltd | Cof配線基板およびその製造方法 |
US8325007B2 (en) * | 2009-12-28 | 2012-12-04 | Vishay Dale Electronics, Inc. | Surface mount resistor with terminals for high-power dissipation and method for making same |
-
2011
- 2011-09-22 JP JP2011207478A patent/JP5781877B2/ja active Active
-
2012
- 2012-09-21 US US13/624,310 patent/US8933342B2/en active Active
- 2012-09-21 KR KR1020120105258A patent/KR101507644B1/ko active IP Right Grant
- 2012-09-24 CN CN201210358472.5A patent/CN103025057B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63188903A (ja) * | 1987-01-31 | 1988-08-04 | 住友電気工業株式会社 | 薄膜抵抗素子 |
JPH04102385A (ja) * | 1990-08-21 | 1992-04-03 | Ngk Spark Plug Co Ltd | 膜状抵抗体を備えた電気基板 |
JP2005243861A (ja) * | 2004-02-26 | 2005-09-08 | Sony Corp | 高周波モジュール基板の製造方法 |
US20100039211A1 (en) * | 2008-08-13 | 2010-02-18 | Chung-Hsiung Wang | Resistive component and method of manufacturing the same |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112186103A (zh) * | 2020-10-12 | 2021-01-05 | 北京飞宇微电子电路有限责任公司 | 一种电阻结构及其制作方法 |
CN112186103B (zh) * | 2020-10-12 | 2024-03-19 | 北京飞宇微电子电路有限责任公司 | 一种电阻结构及其制作方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2013069876A (ja) | 2013-04-18 |
KR20130032276A (ko) | 2013-04-01 |
KR101507644B1 (ko) | 2015-03-31 |
US8933342B2 (en) | 2015-01-13 |
CN103025057B (zh) | 2016-06-08 |
JP5781877B2 (ja) | 2015-09-24 |
US20130075141A1 (en) | 2013-03-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4178077B2 (ja) | 配線回路基板 | |
KR101161239B1 (ko) | 터치패널용 패드 및 이를 이용한 터치패널 | |
CN106605454B (zh) | 多层柔性印刷线路板及其制造方法 | |
CN1829413B (zh) | 布线电路基板 | |
US7875804B1 (en) | Plated ground features for integrated lead suspensions | |
US8416577B2 (en) | Coreless substrate and method for making the same | |
CN103025057A (zh) | 布线基板及其制造方法 | |
CN1976556B (zh) | 配线电路基板 | |
CN102573278A (zh) | 多层布线基板 | |
US7877873B2 (en) | Method for forming a wire bonding substrate | |
JP2009253294A (ja) | 配線基板及び配線基板の製造方法 | |
KR20060034613A (ko) | 프린트 기판 제조 방법 및 프린트 기판 | |
JP2013070043A (ja) | 片面プリント配線板およびその製造方法 | |
CN102111964A (zh) | 电路板制作方法 | |
JP4110391B2 (ja) | 配線基板及びその製造方法、半導体装置及び電子モジュール並びに電子機器 | |
JP2000208881A (ja) | プリント配線板の導体パタ―ン形成方法およびプリント配線板 | |
TWI385765B (zh) | 內埋式線路結構及其製作方法 | |
JP3721299B2 (ja) | 半導体パッケージの製造方法 | |
US20230240007A1 (en) | Wiring circuit board | |
JP4730071B2 (ja) | 回路基板の製造方法 | |
JP4755454B2 (ja) | プリント基板の製造方法 | |
CN108666293B (zh) | 线路载板及其制造方法 | |
KR101008422B1 (ko) | 인쇄회로기판 제조방법 | |
TW202130233A (zh) | 配線電路基板 | |
TW201422856A (zh) | 電鍍方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |