KR101507644B1 - 배선기판 및 그 제조방법 - Google Patents

배선기판 및 그 제조방법 Download PDF

Info

Publication number
KR101507644B1
KR101507644B1 KR1020120105258A KR20120105258A KR101507644B1 KR 101507644 B1 KR101507644 B1 KR 101507644B1 KR 1020120105258 A KR1020120105258 A KR 1020120105258A KR 20120105258 A KR20120105258 A KR 20120105258A KR 101507644 B1 KR101507644 B1 KR 101507644B1
Authority
KR
South Korea
Prior art keywords
layer
main surface
surface side
side wiring
resistor
Prior art date
Application number
KR1020120105258A
Other languages
English (en)
Other versions
KR20130032276A (ko
Inventor
겐지 스즈키
마사노리 기토
유마 오츠카
히사요시 가미야
츠요시 다나바시
Original Assignee
니혼도꾸슈도교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니혼도꾸슈도교 가부시키가이샤 filed Critical 니혼도꾸슈도교 가부시키가이샤
Publication of KR20130032276A publication Critical patent/KR20130032276A/ko
Application granted granted Critical
Publication of KR101507644B1 publication Critical patent/KR101507644B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0246—Termination of transmission lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • H05K3/242—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus characterised by using temporary conductors on the printed circuit for electrically connecting areas which are to be electroplated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0317—Thin film conductor layer; Thin film passive component

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(과제) 기판 상에 형성된 저항체를 가짐과 아울러, 이 저항체 상에 막상 도체부를 포함하는 복수의 배선층이 형성되는 배선기판을 제조할 때에 있어서, 복수의 배선층을 에칭하여 형성할 때의 위스커의 발생을 억제하여 이들 복수의 배선층 간의 단락을 방지함과 아울러, 배선층을 구성하는 막상 도체부의 언더컷을 방지하여 이들 복수의 배선층의 기판과의 밀착 강도를 향상시킨다.
(해결수단) 제 1 주면과 이 제 1 주면에 대향하는 제 2 주면을 가지는 기판 본체와; 제 1 주면 상에 형성된 저항체와; 상기 저항체 상에 형성되되 저항체보다도 저항값이 낮은 금속으로 이루어지는 하지 금속층과, 이 하지 금속층 상에 형성된 도전층을 포함하는 복수의 제 1 주면측 배선층과; 제 2 주면에 형성된 제 2 주면측 배선층과; 기판 본체 내에 형성되어 제 1 주면측 배선층과 제 2 주면측 배선층의 사이를 전기적으로 도통하는 비아;를 가지는 배선기판으로서, 제 1 주면측 배선층의 상면과 측면을 피복하는 도전성 피복층을 구비하고, 상기 도전성 피복층이 상기 제 1 주면측 배선층의 하지 금속층끼리가 서로 대향하지 않는 측의 측면을 피복하도록 형성되어 있다.

Description

배선기판 및 그 제조방법{Wiring Substrate and Method of Manufacturing the Same}
본 발명은 저항체를 구비한 배선기판 및 그 제조방법에 관한 것이다.
최근에는 세라믹 다층 배선기판에 있어서의 신호배선의 임피던스를 매칭시키기 위해서, 세라믹 다층 배선기판의 주면(主面) 상에 예를 들면 스패터링법 등에 의해서 저항체를 형성하고, 이 저항체에 있어서 신호의 반사를 억제하여 노이즈의 발생이나 신호의 열화를 방지하도록 하고 있다.
한편, 상기 저항체 상에는 예를 들면 세라믹 다층 배선기판을 통해서 신호를 외부로 꺼내거나 세라믹 다층 배선기판을 통해서 외부 전압을 인가하기 위한 2개 이상의 막상(膜狀) 도체부를 포함하는 배선층이 형성되어 있다. 또, 세라믹 다층 배선기판의 이면(裏面) 상에도 상기 2개 이상의 막상 도체부 중 적어도 1개와 세라믹 다층 배선기판을 통해서 전기적으로 접속되는 막상 도체부를 포함하는 배선층이 형성되어 있다.
상기 배선층은 일반적으로 구리나 금 등으로 이루어지는 도전성 막체(膜體), 혹은 Cu층/Ni층/Au층 등의 막상 적층체로 이루어진다. 후자의 막상 적층체의 경우, 중간에 위치하는 Ni층은 주로 하측에 위치하는 Cu층과 상측에 위치하는 Au층의 밀착성을 개선하기 위한 도전성 접착층으로서 기능하는 것이다(특허문헌 1).
상술한 배선층은 막체 혹은 막상 적층체를 상기 저항체 상에 균일하게 형성한 후, 이것들을 두께방향으로 에침함으로써 형성된다. 그러나, 이와 같이 두께방향으로 에칭을 실시하면, 상기 막체 혹은 막상 적층체를 구성하는 Cu층 등의 측면에 이른바 "위스커(whisker)"라 불리우는 섬유상의 이물이 외측으로 퍼지듯이 형성됨으로써, 상기 저항체 상에 형성된 인접하는 배선층끼리가 "위스커"를 통해서 접촉하게 되어, 이들 인접하는 배선층끼리가 단락되는 등의 문제가 발생하여 왔다.
또, 상기 에칭은 일반적으로 무기산이나 유기산을 이용하여 실시하기 때문에, 특히 저항체 상에 형성한 인접하는 배선층을 에칭하여 형성하는 경우에 있어서는 에칭이 이방적으로 실시되게 되고, 특히 도체부를 상기 막상 적층체로 구성하는 경우에 있어서는 막상 적층체의 하부에 에칭이 과도하게 진행되어 언더컷이 생기게 됨으로써, 상기 막상 적층체, 즉 도체부의 저항체와의 밀착 강도가 저하되어 도체부가 저항체로부터 박리되는 등의 문제가 생기는 경우가 있었다.
특허문헌 1 : 일본국 공개특허 평4-102385호
본 발명은 세라믹 다층 배선기판 등의 기판 상에 형성된 저항체를 가짐과 아울러, 이 저항체 상에 막상 도체부를 포함하는 복수의 배선층이 형성되는 배선기판을 제조할 때에 있어서, 복수의 배선층을 에칭하여 형성할 때의 위스커의 발생을 억제하여 이들 복수의 배선층 간의 단락을 방지함과 아울러, 배선층을 구성하는 막상 도체부의 언더컷을 방지하여 이들 복수의 배선층의 기판과의 밀착 강도를 향상시키는 것을 목적으로 한다.
상기 목적을 달성하기 위해서, 본 발명의 배선기판은,
제 1 주면(主面)과 상기 제 1 주면에 대향하는 제 2 주면을 가지는 기판 본체와,
상기 제 1 주면 상에 형성된 저항체와,
상기 저항체 상에 형성되되 상기 저항체보다도 저항값이 낮은 금속으로 이루어지는 하지(下地) 금속층과, 상기 하지 금속층 상에 형성된 도전층을 포함하는 복수의 제 1 주면측 배선층과,
상기 제 2 주면에 형성된 제 2 주면측 배선층과,
상기 기판 본체 내에 형성되어 상기 제 1 주면측 배선층과 제 2 주면측 배선층의 사이를 전기적으로 도통하는 비아를 가지는 배선기판으로서,
상기 복수의 제 1 주면측 배선층의 상면과 측면을 피복하는 도전성 피복층을 구비하고, 상기 도전성 피복층이 상기 제 1 주면측 배선층의 하지 금속층끼리가 서로 대향하지 않는 측의 측면을 피복하도록 형성되어 있는 것을 특징으로 한다.
또, 본 발명의 배선기판의 제조방법은,
제 1 주면과 상기 제 1 주면에 대향하는 제 2 주면을 가지는 기판 본체와,
상기 제 1 주면 상에 형성된 저항체와,
상기 저항체 상에 형성되되 상기 저항체보다도 저항값이 낮은 금속으로 이루어지는 하지 금속층과, 상기 하지 금속층 상에 형성된 도전층을 포함하는 2개의 제 1 주면측 배선층과,
상기 제 2 주면에 형성된 제 2 주면측 배선층과,
상기 기판 본체 내에 형성되어 상기 제 1 주면측 배선층과 제 2 주면측 배선층의 사이를 전기적으로 도통하는 비아를 가지는 배선기판의 제조방법으로서,
상기 제 1 주면 상에 상기 비아와 전기적으로 접속하는 상기 저항체를 형성하는 공정과,
상기 저항체 상에 상기 저항체보다도 저항값이 낮은 금속으로 제 1 하지 금속층을 형성함과 아울러, 상기 제 2 주면 상에 상기 비아와 전기적으로 접속하는 제 2 하지 금속층을 형성하는 공정과,
상기 제 1 하지 금속층 상에 제 1 마스크층을, 상기 제 2 하지 금속층 상에 제 2 마스크층을 형성한 후, 상기 제 1 하지 금속층 상에 제 1 도전층을 형성함과 아울러, 상기 제 2 하지 금속층 상에 제 2 도전층을 형성하여, 제 1 주면측 배선층과 제 2 주면측 배선층을 형성하는 공정과,
상기 제 1 마스크층 및 상기 제 2 마스크층을 제거한 후, 상기 2개의 제 1 주면측 배선층 사이의 상기 제 1 하지 금속층 상에 제 3 마스크층을 형성하는 공정과,
상기 비아 및 제 1 하지 금속층을 통전 경로로서 이용하여 전해 도금에 의해서 상기 제 1 주면측 배선층의 상면과 측면을 피복하는 도전성 피복층을 형성하는 공정과,
상기 제 3 마스크층을 제거한 후, 상기 2개의 제 1 주면측 배선층 사이의 상기 제 1 하지 금속층을 제거하는 공정을 구비하는 것을 특징으로 한다.
본 발명에 의하면, 기판 본체의 제 1 주면 상에 저항체가 형성되고, 또한 상기 저항체 상에 2개의 막상 도체부, 즉 상기 저항체보다도 낮은 저항값의 금속으로 이루어지는 제 1 하지 금속층과 상기 제 1 하지 금속층 상에 형성된 제 1 도전층을 포함하는 복수의 제 1 주면측 배선층이 형성됨과 아울러, 기판 본체의 제 1 주면과 서로 대향하는 제 2 주면 상에 기판 본체 내에 형성된 비아를 통해서 복수의 제 1 주면측 배선층 중 1개와 전기적으로 접속되는 제 2 주면측 배선층을 가지는 배선기판에 있어서, 제 1 주면측 배선층을 획정(劃定)하기 이전에, 제 1 주면측 배선층의 상면과 측면을 도전성 피복층으로 피복한다. 그 후, 인접하는 2개의 제 1 주면측 배선층 사이에 위치하는 제 1 하지 금속층의 연결부분을 두께방향으로 에칭하여 분단 제거함으로써, 상기 제 1 주면측 배선층을 획정하도록 하고 있다.
따라서, 제 1 주면측 배선층을 획정할 때에 있어서, 제 1 하지 금속층의 분단 제거해야 할 부분을 제외하고, 제 1 주면측 배선층을 구성하는 제 1 하지 금속층 및 제 1 도전층이 예를 들면 에칭액에 노출되는 일이 없기 때문에, 이들 제 1 하지 금속층 및 제 1 도전층이 에칭될 때에 종래부터 발생하여 왔던 "위스커"라 불리우는 섬유상의 이물이 외측으로 퍼지도록 형성되는 것을 방지할 수 있다. 이 결과, 저항체 상에 형성된 복수의 제 1 주면측 배선층이 "위스커"를 통해서 서로 전기적으로 접촉하여 단락되는 등의 문제를 회피할 수 있다.
또, 상술한 바와 같이, 제 1 하지 금속층의 분단 제거해야 할 부분을 제외하고, 제 1 주면측 배선층이 에칭액에 노출되는 일이 없기 때문에, 에칭액이 체류한 경우에 있어서도 에칭이 이방적으로 행해지는 것을 억제할 수 있어, 제 1 주면측 배선층의 하부, 즉 제 1 하지 금속층 등의 하부에 에칭이 과도하게 진행되어 언더컷이 생기는 일이 없다. 따라서, 제 1 주면측 배선층의 저항체와의 밀착 강도가 저하되어 제 1 주면측 배선층이 저항체로부터 박리되는 등의 문제를 회피할 수 있다.
또한, 상술한 도전성 피복층은 에칭 후에도 특히 제거하지 않고 잔존시키기 때문에, 얻어지는 배선기판에 있어서, 제 1 주면측 배선층의 상면과 측면을 피복하게 된다.
이상 설명한 바와 같이, 본 발명에 의하면, 세라믹 다층 배선기판 등의 기판 상에 형성된 저항체를 가짐과 아울러, 이 저항체 상에 막상 도체부를 포함하는 복수의 배선층이 형성되는 배선기판을 제조할 때에 있어서, 복수의 배선층을 에칭하여 형성할 때의 위스커의 발생을 억제하여 이들 복수의 배선층 간의 단락을 방지함과 아울러, 배선층을 구성하는 막상 도체부의 언더컷을 방지하여 이들 복수의 배선층의 기판과의 밀착 강도를 향상시킬 수 있다.
도 1은 제 1 실시형태에 있어서의 배선기판의 개략 구성을 나타내는 단면도
도 2는 제 1 실시형태에 있어서의 배선기판의 제조방법에 있어서의 공정도
도 3은 제 1 실시형태에 있어서의 배선기판의 제조방법에 있어서의 공정도
도 4는 제 1 실시형태에 있어서의 배선기판의 제조방법에 있어서의 공정도
도 5는 제 1 실시형태에 있어서의 배선기판의 제조방법에 있어서의 공정도
도 6은 제 1 실시형태에 있어서의 배선기판의 제조방법에 있어서의 공정도
도 7은 제 1 실시형태에 있어서의 배선기판의 제조방법에 있어서의 공정도
도 8은 제 1 실시형태에 있어서의 배선기판의 제조방법에 있어서의 공정도
도 9는 제 1 실시형태에 있어서의 배선기판의 제조방법에 있어서의 공정도
도 10은 제 1 실시형태에 있어서의 배선기판의 제조방법에 있어서의 공정도
도 11은 제 1 실시형태에 있어서의 배선기판의 제조방법에 있어서의 공정도
도 12는 제 1 실시형태에 있어서의 배선기판의 제조방법에 있어서의 공정도
도 13은 제 1 실시형태에 있어서의 배선기판의 제조방법에 있어서의 공정도
도 14는 제 1 실시형태에 있어서의 배선기판의 제조방법에 있어서의 공정도
도 15는 제 1 실시형태에 있어서의 배선기판의 제조방법에 있어서의 공정도
도 16은 제 1 실시형태에 있어서의 배선기판의 제조방법에 있어서의 공정도
도 17은 제 1 실시형태에 있어서의 배선기판의 제조방법에 있어서의 공정도
도 18은 제 2 실시형태에 있어서의 배선기판의 개략 구성을 나타내는 단면도
도 19는 제 2 실시형태에 있어서의 배선기판의 제조방법에 있어서의 공정도
이하, 도면을 참조하면서 본 발명의 실시형태에 대해서 설명한다.
[제 1 실시형태]
(배선기판)
도 1은 본 실시형태에 있어서의 배선기판의 개략 구성을 나타내는 단면도이다.
본 실시형태의 배선기판(10)은 도 1에 나타낸 바와 같이, 기판 본체(11)와; 기판 본체(11)의 제 1 주면(11A) 상에 있어서, 기판 본체(11) 내에 형성되어 있는 내부 배선층(예를 들면, 비아)과 전기적으로 접속하도록 형성되는 예를 들면 Ta2N로 이루어지는 막상(膜狀)의 저항체(12);를 구비하고 있다. 기판 본체(11)는 예를 들면 "세라믹 다층 배선기판"으로 구성할 수 있다.
저항체(12) 상에는, 예를 들면 Ti으로 이루어지는 0.2㎛의 두께를 가지는 제 1 하지 금속층의 제 1 부분(13A), 예를 들면 Cu로 이루어지는 0.5㎛의 두께를 가지는 제 1 하지 금속층의 제 1 부분(14A), 예를 들면 Cu로 이루어지는 제 1 도전층의 제 1 부분(15A), 및 예를 들면 Ni로 이루어지는 제 1 도전성 접착층의 제 1 부분(16A)이 순차적으로 형성되어 제 1 주면측 배선층(19A)을 구성하고 있다. 본 실시예에서는 제 1 하지 금속층이 2층으로 구성되어 있으나, 예를 들면 Cu로 이루어지는 단층으로 형성되어 있어도 좋다.
상기한 바와 마찬가지로, 저항체(12) 상에는, 예를 들면 Ti으로 이루어지는 0.2㎛의 두께를 가지는 제 1 하지 금속층의 제 2 부분(13B), 예를 들면 Cu로 이루어지는 0.5㎛의 두께를 가지는 제 1 하지 금속층의 제 2 부분(14B), 예를 들면 Cu로 이루어지는 제 1 도전층의 제 2 부분(15B), 및 예를 들면 Ni로 이루어지는 제 1 도전성 접착층의 제 2 부분(16B)이 순차적으로 형성되어 상기 제 1 주면측 배선층(19A)에 인접하는 제 1 주면측 배선층(19B)을 구성하고 있다. 본 실시예에서는 제 1 하지 금속층이 2층으로 구성되어 있으나, 예를 들면 Cu로 이루어지는 단층으로 형성되어 있어도 좋다.
제 1 주면측 배선층(19A)은 그 상면과 측면이 덮여지도록, 예를 들면 Ni층 및/또는 Au층으로 이루어지는 도전성 피복층(18A)에 의해서 피복되어 있다. 구체적으로는, 제 1 하지 금속층의 제 1 부분(13A 및 14A)의 상기 제 1 주면측 배선층(19B)과 대향하는 측면을 제외한 측면, 제 1 도전층의 제 1 부분(15A)의 측면, 및 제 1 도전성 접착층의 제 1 부분(16A)의 측면과 상면이 도전성 피복층(18A)에 의해서 피복되어 있다. 또한, 도전성 피복층(18A)의 두께는 예를 들면 1∼3㎛이다.
또한, 도전성 피복층(18A)은 Ni층을 포함함으로써 제 1 주면측 배선층(19A)과의 밀착성을 높일 수 있고, Au층을 포함함으로써 도전성 피복층(18A)의 도전성, 즉 배선기판(10)의 도전성을 높일 수 있다. 다만, 도전성 피복층(18A)은 반드시 상술한 바와 같은 2층 구조를 취할 필요는 없으며, Ni층 혹은 Au층의 단층이어도 좋다.
상기한 바와 마찬가지로, 제 1 주면측 배선층(19B)은 그 상면과 측면이 덮여지도록, 예를 들면 Ni층 및/또는 Au층으로 이루어지는 도전성 피복층(18B)에 의해서 피복되어 있다. 구체적으로는, 제 1 하지 금속층의 제 2 부분(13B 및 14B)의 상기 제 1 주면측 배선층(19A)과 대향하는 측면을 제외한 측면, 제 1 도전층의 제 2 부분(15B)의 측면, 및 제 1 도전성 접착층의 제 2 부분(16B)의 측면과 상면이 도전성 피복층(18B)에 의해서 피복되어 있다. 또한, 도전성 피복층(18B)의 두께는 예를 들면 1∼3㎛이다.
또한, 도전성 피복층(18B)은 Ni층을 포함함으로써 제 1 주면측 배선층(19B)과의 밀착성을 높일 수 있고, Au층을 포함함으로써 도전성 피복층(18B)의 도전성, 즉 배선기판(10)의 도전성을 높일 수 있다. 다만, 도전성 피복층(18B)은 반드시 상술한 바와 같은 2층 구조를 취할 필요는 없으며, Ni층 혹은 Au층의 단층이어도 좋다.
또, 기판 본체(11)의 상기 제 1 주면(11A)과 서로 대향하는 제 2 주면(11B) 상에는 상기 제 1 주면측 배선층(19A)과 서로 대향하도록, 즉 상기 제 1 주면측 배선층(19A)의 직하에 있어서, 예를 들면 Ti층 및/또는 Cu층으로 이루어지는 제 2 하지 금속층(23), 예를 들면 Cu로 이루어지는 제 2 도전층(25), 예를 들면 Ni로 이루어지는 제 2 도전성 접착층(26), 및 예를 들면 Au으로 이루어지는 제 3 도전층(27)이 순차적으로 형성되어 제 2 주면측 배선층(29)을 구성하고 있다.
기판 본체(11) 내에는 도시하지 않은 복수의 내부 배선층이 그 제 1 주면(11A) 및 제 2 주면(11B)과 평행하게 되도록 형성되어 있음과 아울러, 복수의 내부 배선층 사이, 및 기판 본체(11)의 제 1 주면(11A) 상에 형성된 제 1 주면측 배선층(19A)과 기판 본체(11)의 제 2 주면(11B) 상에 형성된 제 2 주면측 배선층(29)의 사이를 이들 제 1 주면(11A) 및 제 2 주면(11B) 상에 형성된 전극 패드를 통해서 전기적으로 접속하기 위한 비아 도체 등의 층간 접속체가 형성되어 있다.
본 실시형태의 배선기판(10)은 기판 본체(11)의 제 1 주면(11A) 상에 저항체(12)를 가지고 있기 때문에, 이 저항체(12)에 있어서, 기판 본체(11)에 있어서의 내부 배선층 내의 신호 배선층의 임피던스를 매칭시키거나 신호의 반사를 억제하여 노이즈의 발생이나 신호의 열화를 방지할 수 있다.
한편, 저항체(12) 상에는 제 1 주면측 배선층(19A)과 제 1 주면측 배선층(19B)이 형성되어 있음과 아울러, 기판 본체(11)의 제 2 주면(11B) 상에는 상기 제 1 주면측 배선층(19A)의 직하에 있어서, 이 제 1 주면측 배선층(19A)과 전기적으로 접속하도록 제 2 주면측 배선층(29)이 형성되어 있다. 따라서, 예를 들면 기판 본체(11)를 통해서 신호를 외부로 꺼내거나 기판 본체(11)를 통해서 외부 전압을 인가할 수 있다.
또, 상술한 바와 같이 제 1 주면측 배선층(19A 및 19B)의 상면과 측면을 각각 도전성 피복층(18A 및 18B)으로 피복하도록 하고 있기 때문에, 이하에 설명하는 바와 같이 상기 제 1 주면측 배선층(19A 및 19B)을 예를 들면 에칭에 의해서 형상을 획정하여 형성할 때의 상기 제 1 주면측 배선층(19A 및 19B)을 구성하는 제 1 도전층의 위스커의 발생이나 언더컷의 생성을 억제할 수 있다. 따라서, 별도의 인접하는 제 1 주면측 배선층과 전기적으로 접촉하여 단락되는 등의 문제를 회피할 수 있고, 저항체(12)와의 밀착 강도가 저하되어 제 1 주면측 배선층(19A 및 19B)이 저항체(12)로부터 박리되는 등의 문제를 회피할 수 있다.
또한, 본 실시형태에서는, 도전성 피복층(18A 및 18B)은 제 1 주면측 배선층(19A 및 19B) 간의 서로 대향하는 측면, 즉 제 1 주면측 배선층(19A)의 제 1 하지 금속층인 제 1 부분(13A 및 14A)의 상기 제 1 주면측 배선층(19B)과 대향하는 측의 측면 및 제 1 주면측 배선층(19B)의 제 1 하지 금속층인 제 2 부분(13B 및 14B)의 상기 제 1 주면측 배선층(19A)과 대향하는 측의 측면에는 형성되어 있지 않다.
그러나, 상술한 바와 같이 제 1 주면측 배선층(19A 및 19B)의 상기 도전성 피복층(18A 및 18B)에 의해서 피복되어 있지 않은 부분은 매우 적고(1㎛ 이하), 제 1 주면측 배선층(19A)의 제 1 하지 금속층인 제 1 부분(13A 및 14A)의 상기 제 1 주면측 배선층(19B)과 대향하지 않는 측면, 및 제 1 주면측 배선층(19B)의 제 1 하지 금속층인 제 2 부분(13B 및 14B)의 상기 제 1 주면측 배선층(19A)과 대향하지 않는 측면은 도전성 피복층(18A 및 18B)에 의해서 피복되어 있다.
따라서, 상술한 바와 같이 제 1 주면측 배선층(19A 및 19B)에 상기 도전성 피복층(18A 및 18B)에 의해서 피복되지 않는 매우 적은 영역이 존재한다 하더라도, 상기 도전성 피복층(18A 및 18B)에 의한 에칭시의 위스커 발생의 억제나 언더컷 생성의 억제 등의 상술한 작용 효과가 손상되는 일은 없다.
또한, 제 1 하지 금속층의 형성 영역을 적절하게 제어함으로써, 즉 예를 들면 제 1 도전층의 제 1 부분(15A) 및 제 2 부분(15B)과 같은 면적을 가지도록 제 1 하지 금속층의 제 1 부분(13A,14A) 및 제 2 부분(13B,14B)을 형성함으로써, 제 1 주면측 배선층(19A 및 19B)의 모든 측면을 덮도록 할 수도 있다. 이 경우, 상술한 작용 효과가 보다 현저하게 얻어지게 된다.
(배선기판의 제조방법)
이어서, 도 1에 나타내는 배선기판의 제조방법에 대해서 설명한다. 도 2∼도 17은 본 실시형태에 있어서의 배선기판의 제조방법의 공정도이다.
도 2에 나타낸 바와 같이 우선 기판 본체(11)를 준비함과 아울러, 상기 기판 본체(11)의 제 1 주면(11A) 상에 예를 들면 스패터링법에 의해서 막상의 저항체(12)를 형성한 후, 상기 저항체(12) 상에 예를 들면 스패터링법에 의해서 제 1 하지 금속층(13 및 14)을 형성한다. 상기한 바와 마찬가지로 기판 본체(11)의 제 2 주면(11B) 상에 예를 들면 스패터링법에 의해서 제 2 하지 금속층(23)을 형성한다. 본 실시예에서는 저항체(12)가 Ta2N이고, 제 1 하지 금속층(13)이 Ti이고, 제 1 하지 금속층(14)이 Cu이다.
또한, 기판 본체(11)의 제 1 주면(11A) 상에 형성된 저항체(12)와 제 1 하지 금속층(13 및 14)은 기판 본체(11) 내의 도시하지 않은 비아 도체 및 내부 배선층과 전기적으로 접속되어 있고, 기판 본체(11)의 제 2 주면(11B) 상에 형성된 제 2 하지 금속층(23)도 기판 본체(11) 내의 도시하지 않은 비아 도체 및 내부 배선층과 전기적으로 접속되어 있다. 본 실시예에서는 제 2 하지 금속층(23)이 Ti층과 Cu층의 2층으로 구성되어 있다.
따라서, 저항체(12)ㆍ제 1 하지 금속층(13 및 14)과 제 2 하지 금속층(23)은 기판 본체(11){즉 기판 본체(11) 내의 층간 접속체}를 통해서 서로 전기적으로 접속되게 되고, 그 후에 있어서, 제 1 하지 금속층(14) 상에 형성되는 제 1 도전층과 제 2 하지 금속층(23) 상에 형성되는 제 2 도전층도 기판 본체(11)를 통해서 서로 전기적으로 접속되게 된다.
이 결과, 최종적으로 얻어지는 배선기판(10)에 있어서, 기판 본체(11)의 제 1 주면(11A) 상에 형성되는 제 1 주면측 배선층과 기판 본체(11)의 제 2 주면(11B) 상에 형성되는 제 2 주면측 배선층이 전기적으로 접속되게 되고, 저항체(12) 상에 있어서 상기 제 1 주면측 배선층과 인접하게 형성되는 다른 제 1 주면측 배선층은 상기 제 1 주면측 배선층 및 제 2 주면측 배선층과 저항체(12)를 통해서 전기적으로 접속되게 된다.
그 다음, 도 2에 나타낸 바와 같이 형성한 적층체의 상하 양면에, 구체적으로는 제 1 하지 금속층(14) 및 제 2 하지 금속층(23) 상에 도 3에 나타낸 바와 같이 레지스트(31)를 도포하고, 도시하지 않은 마스크를 통해서 노광 처리 및 계속해서 현상 처리를 실시하여, 도 4에 나타낸 바와 같은 개구부(32A,32B 및 32C)가 형성되는 레지스트 마스크(32)(제 1 마스크층 및 제 2 마스크층)를 형성한다. 또한, 개구부(32C)는 개구부(32A)와 서로 대향하는 위치에 형성된다.
그 다음, 도 5에 나타낸 바와 같이, 예를 들면 전해 도금법에 의해서 제 1 도전층을 레지스트 마스크(32)의 개구부(32A 및 32B) 내에 각각 형성하여, 상기 개구부(32A 및 32B) 내에 제 1 도전층의 제 1 부분(15A) 및 제 2 부분(15B)을 형성한다. 그 다음, 제 2 도전층(25)을 예를 들면 전해 도금법에 의해서 레지스트 마스크(32)의 개구부(32C) 내에 형성한다. 본 실시예에서는 제 1 도전층 및 제 2 도전층(25)이 Cu로 구성되어 있다.
그 다음, 도 6에 나타낸 바와 같이, 예를 들면 전해 도금법에 의해서 제 1 도전성 접착층을 레지스트 마스크(32)의 개구부(32A 및 32B) 내에 각각 형성하여, 상기 개구부(32A 및 32B) 내에 제 1 도전성 접착층의 제 1 부분(16A) 및 제 2 부분(16B)을 각각 제 1 도전층의 제 1 부분(15A) 및 제 2 부분(15B) 상에 형성한다. 그 다음, 제 2 도전성 접착층(26)을 예를 들면 전해 도금법에 의해서 레지스트 마스크(32)의 개구부(32C) 내에 있어서의 제 2 도전층(25) 상에 형성한다. 본 실시예에서는 제 1 도전성 접착층 및 제 2 도전성 접착층(26)이 Ni로 구성되어 있다.
그 후, 도 7에 나타낸 바와 같이, 도 6에서 얻은 적층체의 상면에 마스크 부재(33)를 형성하여 마스킹한 후, 도 8에 나타낸 바와 같이, 레지스트 마스크(32)의 개구부(32C) 내에 있어서, 예를 들면 전해 도금법에 의해서 제 2 도전성 접착층(26) 상에 제 3 도전층(27)을 형성한다. 본 실시예에서는 제 3 도전층(27)이 Au으로 구성되어 있다.
그 다음, 도 9에 나타낸 바와 같이, 도 7에 나타내는 공정에서 형성한 마스크 부재(33)를 제거함과 아울러, 레지스트 마스크(32)를 제거한다. 그 다음, 도 10에 나타낸 바와 같이, 도 9에서 얻은 구조체를 덮도록 재차 레지스트(34)를 형성한 후, 도 11에 나타낸 바와 같이 도시하지 않은 마스크 부재를 통해서 노광 처리 및 계속해서 현상 처리를 실시하여 레지스트 마스크(35)를 형성한다. 또한, 상술한 노광ㆍ현상 처리는 레지스트 마스크(35)의 측단면이 제 1 도전층의 제 1 부분(15A) 및 제 2 부분(15B)의 측단면과 일치하고, 제 1 도전성 접착층의 제 1 부분(16A) 및 제 2 부분(16B)의 측단면과 일치하도록 실시한다.
그 다음, 도 12에 나타낸 바와 같이 레지스트 마스크(35)를 통해서 예를 들면 무기산 혹은 유기산을 이용한 에칭 처리를 실시하여, 저항체(12) 및 제 1 하지 금속층(13 및 14)의 상기 레지스트 마스크(35)의 외측{즉, 제 1 도전층의 제 1 부분(15A) 및 제 2 부분(15B), 및 제 1 도전성 접착층의 제 1 부분(16A) 및 제 2 부분(16B)의 외측}으로 노출된 부분을 에칭 제거하고, 또한 레지스트 마스크(35)를 제거함으로써, 도 13에 나타낸 바와 같이 저항체(12) 및 제 1 하지 금속층(13 및 14)의 측단면을 제 1 도전층의 제 1 부분(15A) 및 제 2 부분(15B)의 측단면, 및 제 1 도전성 접착층의 제 1 부분(16A) 및 제 2 부분(16B)의 측단면과 거의 일치시킨다.
또한, 도 13에 나타내는 구조체에 있어서, 상술한 바와 같이 제 1 도전층의 제 1 부분(15A)과 제 3 도전층(27)은 기판 본체(11){즉, 기판 본체(11) 내에 형성되어 있는 비아 도체 등}를 통해서 전기적으로 접속되어 있고, 제 1 도전층의 제 2 부분(15B)과 제 2 하지 금속층(23)은 기판 본체(11), 저항체(12), 제 1 하지 금속층(13 및 14)을 통해서 전기적으로 접속되어 있다.
그 다음, 도 14에 나타낸 바와 같이, 도 13에서 얻은 구조체를 덮도록 재차 레지스트(37)를 형성하고, 그 후 도 15에 나타낸 바와 같이 도시하지 않은 마스크 부재를 통해서 노광 처리 및 계속해서 현상 처리를 실시하여, 제 1 도전층의 제 1 부분(15A)과 제 2 부분(15B)의 사이 및 제 1 도전성 접착층의 제 1 부분(16A)과 제 2 부분(16B)의 사이에 판형상의 레지스트 마스크(38)(제 3 마스크층)를 세워지게 형성한다. 또한, 도 15에서는 명시하고 있지 않지만, 판형상의 레지스트 마스크(38)는 제 1 도전층의 제 1 부분(15A) 및 제 2 부분(15B)의 지면에 수직인 방향에 있어서의 폭, 및 제 1 도전성 접착층의 제 1 부분(16A) 및 제 2 부분(16B)의 지면에 수직인 방향에 있어서의 폭의 전체에 걸쳐서 형성되어 있다.
그 다음, 도 16에 나타낸 바와 같이 기판 본체(11)의 제 2 주면(11B) 측에 형성된 제 2 하지 금속층(23) 혹은 제 3 도전층(27)을 통전 경로로 하여 전해 도금을 실시함으로써, 기판 본체(11)의 제 1 주면(11A) 측에 형성된 저항체(12)의 측면, 제 1 하지 금속층(13)의 측면, 제 1 하지 금속층(14)의 측면, 제 1 도전층의 제 1 부분(15A) 및 제 2 부분(15B)의 측면, 및 제 1 도전성 접착층의 제 1 부분(16A) 및 제 2 부분(16B)의 상면과 측면을 덮도록 도전성 피복층(18A 및 18B)을 형성한다.
또한, 상술한 바와 같이 도전성 피복층(18A 및 18B)은 제 2 하지 금속층(23) 혹은 제 3 도전층(27)을 통전 경로로 한 전해 도금에 의해서 형성하는데, 상술한 바와 같이 제 1 도전층의 제 1 부분(15A)과 제 2 하지 금속층(23) 혹은 제 3 도전층(27)은 기판 본체(11)를 통해서 전기적으로 접속되어 있고, 제 1 도전층의 제 2 부분(15B)과 제 2 하지 금속층(23) 혹은 제 3 도전층(27)은 기판 본체(11), 저항체(12), 제 1 하지 금속층(13 및 14)을 통해서 전기적으로 접속되어 있다.
따라서, 제 2 하지 금속층(23) 혹은 제 2 도전층(27)에 인가한 전류는 도전성 피복층(18A 및 18B)을 형성해야 할 제 1 도전층의 제 1 부분(15A) 및 제 2 부분(15B)에 효율적으로 인가되게 된다. 따라서, 도전성 피복층(18A 및 18B)을 이것들을 형성해야 할 제 1 도전층의 제 1 부분(15A) 및 제 2 부분(15B)에 대해서 신속하게 또한 균일하게 형성할 수 있다.
또한, 도 16(도 13)에 나타내는 구성과는 달리, 제 1 도전층의 제 1 부분(15A)과 제 1 도전층의 제 2 부분(15B)의 사이에 제 1 하지 금속층(13 및 14)이 없는, 즉 저항체(12)만이 존재하는 경우는, 제 2 하지 금속층(23) 혹은 제 3 도전층(27)에 인가한 전류는 제 1 도전층의 제 1 부분(15A)에는 효율적으로 부가되지만, 저항체(12)를 통해서 접속되어 있는 제 1 도전층의 제 2 부분(15B)에는 효율적으로 부가되지 않는 경우가 있다. 따라서, 이 경우에 있어서는 제 1 도전층의 제 2 부분(15B)에 대해서 도전성 피복층(18B)이 균일하게 형성되지 않는 경우가 있다.
그 다음, 도 17에 나타낸 바와 같이 마스크 부재(38)를 제거한 후, 도전성 피복층(18A 및 18B) 사이의 제 1 하지 금속층(13 및 14)을 무기산이나 유기산을 이용하여 에칭함으로써, 도 1에 나타낸 바와 같이 제 1 하지 금속층(13)을 제 1 부분(13A)과 제 2 부분(13B)으로, 제 1 하지 금속층(14)을 제 1 부분(14A)과 제 2 부분(14B)으로 각각 분단한다. 그리고, 제 1 하지 금속층의 제 1 부분(13A 및 14A), 제 1 도전층의 제 1 부분(15A), 및 제 1 도전성 접착층의 제 1 부분(16A)이 순차적으로 형성되어 이루어지는 도 1에 나타낸 바와 같은 제 1 주면측 배선층(19A)을 구성한다. 마찬가지로 제 1 하지 금속층의 제 2 부분(13B 및 14B), 제 1 도전층의 제 2 부분(15B), 및 제 1 도전성 접착층의 제 2 부분(16B)이 순차적으로 형성되어 이루어지는 도 1에 나타낸 바와 같은 제 1 주면측 배선층(19B)을 구성한다.
또한, 상기 제 1 하지 금속층(13 및 14)을 무기산이나 유기산을 이용하여 에칭할 때에는 도전성 피복층(18A 및 18B)이 보호부재로서 기능하며, 이것들이 제 1 주면측 배선층(19A 및 19B)의 상면 및 측면을 보호하고 있다.
구체적으로는, 제 1 하지 금속층의 제 1 부분(13A 및 14A)의 상기 제 2 주면측 배선층(19B)과 대향하는 측면을 제외한 측면, 제 1 도전층의 제 1 부분(15A)의 측면, 및 제 1 도전성 접착층의 제 1 부분(16A)의 측면과 상면이 도전성 피복층(18A)에 의해서 보호되어 있다. 마찬가지로, 제 1 하지 금속층의 제 2 부분(13B 및 14B)의 상기 제 1 주면측 배선층(19A)과 대향하는 측면을 제외한 측면, 제 1 도전층의 제 2 부분(15B)의 측면, 및 제 1 도전성 접착층의 제 2 부분(16B)의 측면과 상면이 도전성 피복층(18B)에 의해서 보호되어 있다.
따라서, 상기 에칭시에 있어서의 제 1 주면측 배선층(19A 및 19B)을 구성하는 제 1 도전층의 제 1 부분(15A) 및 제 2 부분(15B), 또는 제 1 하지 금속층의 제 1 부분(14A) 및 제 2 부분(14B)에 있어서의 위스커의 발생이나 언더컷의 생성을 억제할 수 있다. 이 결과, 별도의 인접하는 제 1 주면측 배선층과 전기적으로 접촉하여 단락되는 등의 문제를 회피할 수 있고, 저항체(12)와의 밀착 강도가 저하되어 제 1 주면측 배선층(19A 및 19B)이 저항체(12)로부터 박리되는 등의 문제를 회피할 수 있다.
또한, 상술한 바와 같이 제 1 주면측 배선층(19A)의 제 1 하지 금속층의 제 1 부분(13A 및 14A)의 상기 제 1 주면측 배선층(19B)과 대향하는 측면, 및 제 1 주면측 배선층(19B)의 제 1 하지 금속층의 제 2 부분(13B 및 14B)의 상기 제 1 주면측 배선층(19A)과 대향하는 측면은 각각 도전성 피복층(18A 및 18B)에 의해서 피복되어 있지 않다. 그러나, 이와 같이 피복되어 있지 않은 부분은 매우 적고, 상술한 바와 같이 그 외의 부분은 도전성 피복층(18A 및 18B)에 의해서 피복되어 있기 때문에, 상술한 작용 효과가 손상되는 일은 없다.
또, 기판 본체(11)의 제 2 주면(11B) 상에 형성된 제 2 하지 금속층(23) 및 제 2 도전층(25)도 그 상측에 위치하는 제 3 도전층(27) 등의 양측으로 노출된 부분을 도시하지 않은 마스크 부재를 통해서 에칭 제거함으로써, 제 2 하지 금속층(23)의 측단면 및 제 2 도전층(25)의 측단면이 제 3 도전층(27) 등의 측단면과 일치하도록 한다. 이 결과, 도 1에 나타내는 배선기판(10)을 얻을 수 있다.
[제 2 실시형태]
(배선기판)
도 18은 본 실시형태에 있어서의 배선기판의 개략 구성을 나타내는 단면도이다.또한, 도 1에 나타내는 배선기판(10)의 구성 요소와 유사 혹은 동일한 구성 요소에 대해서는 동일한 참조 부호를 사용하고 있다.
본 실시형태의 배선기판(10')은 기판 본체(11)의 제 1 주면(11A) 상에 있어서, 제 1 주면측 배선층(19A 및 19B) 간의 서로 대향하는 측면, 즉 제 1 주면측 배선층(19A)의 제 1 하지 금속층인 제 1 부분(14A)의 상기 제 1 주면측 배선층(19B)과 대향하는 측의 측면, 및 제 1 주면측 배선층(19B)의 제 1 하지 금속층인 제 2 부분(14B)의 상기 제 1 주면측 배선층(19A)과 대향하는 측의 측면에 도전성 피복층(18A 및 18B)이 형성되어 있는 점에서, 제 1 실시형태의 배선기판(10)과 그 구성을 달리한다.
그러나, 상술한 바와 같이 제 1 주면측 배선층(19A 및 19B)의 상기 도전성 피복층(18A 및 18B)에 의해서 피복되어 있지 않은 부분은 매우 적고(1㎛ 이하), 제 1 주면측 배선층(19A 및 19B)의 상면과 측면의 대부분이 각각 도전성 피복층(18A 및 18B)에 의해서 피복되어 있기 때문에, 제 1 실시형태와 마찬가지로 상기 제 1 주면측 배선층(19A 및 19B)을 예를 들면 에칭에 의해서 형상을 획정하여 형성할 때의 제 1 주면측 배선층(19A 및 19B)을 구성하는 제 1 도전층의 위스커의 발생이나 언더컷의 생성을 억제할 수 있다.
(배선기판의 제조방법)
이어서, 도 18에 나타내는 배선기판(10')의 제조방법에 대해서 설명한다.
도 19는 본 실시형태의 배선기판(10')의 제조방법의 공정도이다. 우선 제 1 실시형태의 도 2∼도 8에 나타내는 공정에 따라서 도 9에 나타낸 바와 같은 구조체를 얻는다. 그 후, 도 19에 나타낸 바와 같이 제 1 하지 금속층(14)의 상기 제 1 도전층의 제 1 부분(15A) 및 제 2 부분(15B) 또한 제 1 도전성 접착층의 제 1 부분(16A) 및 제 2 부분(16B)의 외측으로 노출되는 부분을 무기산 혹은 유기산에 의해서 에칭 제거한다.
그 후, 제 1 실시형태의 도 10∼도 17과 같은 공정을 실시함으로써 도 18에 나타낸 바와 같은 배선기판(10')을 얻을 수 있다.
또, 상술한 바와 같이 제 1 하지 금속층(14)의 상기 제 1 도전층의 제 1 부분(15A) 및 제 2 부분(15B) 또한 제 1 도전성 접착층의 제 1 부분(16A) 및 제 2 부분(16B)의 외측으로 노출되는 부분을 무기산 혹은 유기산에 의해서 에칭 제거하고 있기 때문에, 제 1 실시형태의 경우와는 달리, 제 1 주면측 배선층(19A 및 19B)을 형성하는 측에 있어서, 도 10 및 도 11에 나타내는 공정에서는 레지스트(34)가 제 1 하지 금속층(13) 상에 형성되고, 도 14 및 15에 나타내는 공정에서는 레지스트(37) 및 판형상의 레지스트 마스크(38)(제 3 마스크층)가 제 1 하지 금속층(13) 상에 형성된다.
그리고, 도 16 및 도 17에 나타내는 공정에서는 도전성 피복층(18A 및 18B)이 제 1 주면측 배선층(19A 및 19B) 간의 서로 대향하는 측면, 즉 제 1 주면측 배선층(19A)의 제 1 하지 금속층인 제 1 부분(14A)의 상기 제 1 주면측 배선층(19B)과 대향하는 측의 측면 및 제 1 주면측 배선층(19B)의 제 1 하지 금속층인 제 2 부분(14B)의 상기 제 1 주면측 배선층(19A)과 대향하는 측의 측면을 피복하도록 형성된다. 이 결과, 도 18에 나타내는 배선기판(10')을 얻을 수 있다.
이상, 본 발명을 구체적인 예를 들면서 상세하게 설명하였으나, 본 발명은 상기 내용에 한정되는 것이 아니며, 본 발명의 범주를 일탈하지 않는 한에 있어서 모든 변형이나 변경이 가능하다.
10 - 배선기판 12 - 저항체
11 - 기판 본체(세라믹 다층 배선기판)
13A,14A - 제 1 하지 금속층의 제 1 부분
13B,14B - 제 1 하지 금속층의 제 2 부분
15A - 제 1 도전층의 제 1 부분
15B - 제 1 도전층의 제 2 부분
16A - 제 1 도전성 접착층의 제 1 부분
16B - 제 1 도전성 접착층의 제 2 부분
18A,18B - 도전성 피복층 19A,19B - 제 1 주면측 배선층
23 - 제 2 하지 금속층 25 - 제 2 도전층
26 - 제 2 도전성 접착층 27 - 제 3 도전층
29 - 제 2 주면측 배선층

Claims (7)

  1. 제 1 주면과 상기 제 1 주면에 대향하는 제 2 주면을 가지는 기판 본체와,
    상기 제 1 주면 상에 형성된 저항체와,
    상기 저항체 상에 형성되되 상기 저항체보다도 저항값이 낮은 금속으로 이루어지는 하지 금속층과, 상기 하지 금속층 상에 형성된 도전층을 포함하는 복수의 제 1 주면측 배선층과,
    상기 제 2 주면에 형성된 제 2 주면측 배선층과,
    상기 기판 본체 내에 형성되어 상기 제 1 주면측 배선층과 제 2 주면측 배선층의 사이를 전기적으로 도통하는 비아를 가지는 배선기판으로서,
    상기 복수의 제 1 주면측 배선층의 상면과 측면을 피복하는 도전성 피복층을 구비하고, 상기 제 1 주면측 배선층의 하지 금속층끼리가 서로 대향하는 측의 측면은 노출되고, 상기 도전성 피복층이 상기 제 1 주면측 배선층의 하지 금속층끼리가 서로 대향하지 않는 측의 측면을 피복하도록 형성되어 있는 것을 특징으로 하는 배선기판.
  2. 삭제
  3. 삭제
  4. 청구항 1에 있어서, 상기 하지 금속층은 Cu 혹은 Cu와 Ti으로 구성되어 있는 것을 특징으로 하는 배선기판.
  5. 청구항 1에 있어서, 상기 도전층은 Cu, Ni 중 적어도 1개의 금속으로 구성되어 있는 것을 특징으로 하는 배선기판.
  6. 청구항 1에 있어서, 상기 도전성 피복층은 Ni, Au 중 적어도 1개의 금속으로 구성되어 있는 것을 특징으로 하는 배선기판.
  7. 제 1 주면과 상기 제 1 주면에 대향하는 제 2 주면을 가지는 기판 본체와,
    상기 제 1 주면 상에 형성된 저항체와,
    상기 저항체 상에 형성되되 상기 저항체보다도 저항값이 낮은 금속으로 이루어지는 하지 금속층과, 상기 하지 금속층 상에 형성된 도전층을 포함하는 2개의 제 1 주면측 배선층과,
    상기 제 2 주면에 형성된 제 2 주면측 배선층과,
    상기 기판 본체 내에 형성되어 상기 제 1 주면측 배선층과 제 2 주면측 배선층의 사이를 전기적으로 도통하는 비아를 가지는 배선기판의 제조방법으로서,
    상기 제 1 주면 상에 상기 비아와 전기적으로 접속하는 상기 저항체를 형성하는 공정과,
    상기 저항체 상에 상기 저항체보다도 저항값이 낮은 금속으로 제 1 하지 금속층을 형성함과 아울러, 상기 제 2 주면 상에 상기 비아와 전기적으로 접속하는 제 2 하지 금속층을 형성하는 공정과,
    상기 제 1 하지 금속층 상에 제 1 마스크층을, 상기 제 2 하지 금속층 상에 제 2 마스크층을 형성한 후, 상기 제 1 하지 금속층 상에 제 1 도전층을 형성함과 아울러 상기 제 2 하지 금속층 상에 제 2 도전층을 형성하여, 제 1 주면측 배선층과 제 2 주면측 배선층을 형성하는 공정과,
    상기 제 1 마스크층 및 상기 제 2 마스크층을 제거한 후, 상기 2개의 제 1 주면측 배선층 사이의 상기 제 1 하지 금속층 상에 제 3 마스크층을 형성하는 공정과,
    상기 비아 및 제 1 하지 금속층을 통전 경로로서 이용하여 전해 도금에 의해서 상기 제 1 주면측 배선층의 상면과 측면을 피복하는 도전성 피복층을 형성하는 공정과,
    상기 제 3 마스크층을 제거한 후, 상기 2개의 제 1 주면측 배선층 사이의 상기 제 1 하지 금속층을 제거하는 공정을 구비하는 것을 특징으로 하는 배선기판의 제조방법.
KR1020120105258A 2011-09-22 2012-09-21 배선기판 및 그 제조방법 KR101507644B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011207478A JP5781877B2 (ja) 2011-09-22 2011-09-22 配線基板の製造方法
JPJP-P-2011-207478 2011-09-22

Publications (2)

Publication Number Publication Date
KR20130032276A KR20130032276A (ko) 2013-04-01
KR101507644B1 true KR101507644B1 (ko) 2015-03-31

Family

ID=47909994

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120105258A KR101507644B1 (ko) 2011-09-22 2012-09-21 배선기판 및 그 제조방법

Country Status (4)

Country Link
US (1) US8933342B2 (ko)
JP (1) JP5781877B2 (ko)
KR (1) KR101507644B1 (ko)
CN (1) CN103025057B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200113797A (ko) 2019-03-26 2020-10-07 (주)앨트론 위스커 성장 방지를 위한 전자빔 조사 방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016213283A (ja) * 2015-05-01 2016-12-15 ソニー株式会社 製造方法、および貫通電極付配線基板
KR20190141230A (ko) 2017-06-07 2019-12-23 니뽄 도쿠슈 도교 가부시키가이샤 배선 기판, 및 배선 기판의 제조 방법
JP7242491B2 (ja) 2019-09-20 2023-03-20 株式会社東芝 半導体装置及び半導体回路
CN112186103B (zh) * 2020-10-12 2024-03-19 北京飞宇微电子电路有限责任公司 一种电阻结构及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63188903A (ja) * 1987-01-31 1988-08-04 住友電気工業株式会社 薄膜抵抗素子
JP2005243861A (ja) 2004-02-26 2005-09-08 Sony Corp 高周波モジュール基板の製造方法
KR20080092256A (ko) * 2007-04-11 2008-10-15 스미토모 킨조쿠 고우잔 팩키지 메터리얼즈 가부시키가이샤 칩 온 필름 배선기판 및 그 제조방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3904461A (en) * 1972-10-02 1975-09-09 Bendix Corp Method of manufacturing solderable thin film microcircuit with stabilized resistive films
JPH04102385A (ja) 1990-08-21 1992-04-03 Ngk Spark Plug Co Ltd 膜状抵抗体を備えた電気基板
TWI348716B (en) * 2008-08-13 2011-09-11 Cyntec Co Ltd Resistive component and making method thereof
US8325007B2 (en) * 2009-12-28 2012-12-04 Vishay Dale Electronics, Inc. Surface mount resistor with terminals for high-power dissipation and method for making same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63188903A (ja) * 1987-01-31 1988-08-04 住友電気工業株式会社 薄膜抵抗素子
JP2005243861A (ja) 2004-02-26 2005-09-08 Sony Corp 高周波モジュール基板の製造方法
KR20080092256A (ko) * 2007-04-11 2008-10-15 스미토모 킨조쿠 고우잔 팩키지 메터리얼즈 가부시키가이샤 칩 온 필름 배선기판 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200113797A (ko) 2019-03-26 2020-10-07 (주)앨트론 위스커 성장 방지를 위한 전자빔 조사 방법

Also Published As

Publication number Publication date
CN103025057B (zh) 2016-06-08
US20130075141A1 (en) 2013-03-28
US8933342B2 (en) 2015-01-13
JP2013069876A (ja) 2013-04-18
JP5781877B2 (ja) 2015-09-24
KR20130032276A (ko) 2013-04-01
CN103025057A (zh) 2013-04-03

Similar Documents

Publication Publication Date Title
KR101507644B1 (ko) 배선기판 및 그 제조방법
US8099865B2 (en) Method for manufacturing a circuit board having an embedded component therein
US7363706B2 (en) Method of manufacturing a multilayer printed wiring board
CN102034741B (zh) 制造半导体组件和结构的方法
US9788437B2 (en) Method for manufacturing printed circuit board with etching process to partially remove conductive layer
KR100674458B1 (ko) 프린트 기판 제조 방법 및 프린트 기판
US8604346B2 (en) Flex-rigid wiring board and method for manufacturing the same
JP2009253294A (ja) 配線基板及び配線基板の製造方法
KR20170009046A (ko) 인쇄회로기판 및 그의 제조 방법
CN102111964B (zh) 电路板制作方法
CN105592639A (zh) 电路板及其制作方法
JP2004103911A (ja) 配線形成方法
JP2004221404A (ja) 配線基板及びその製造方法、半導体装置及び電子モジュール並びに電子機器
TWI420992B (zh) 電路板製作方法
TWI385765B (zh) 內埋式線路結構及其製作方法
KR101283164B1 (ko) 인쇄회로기판 및 그의 제조 방법
US20110269307A1 (en) Method for Making Integrated Circuit Device Using Copper Metallization on 1-3 PZT Composite
CN203206584U (zh) 用于生产印制电路板的半成品
US20200091062A1 (en) Integrated circuit cavity formation with multiple interconnection pads
JP2022010969A (ja) 印刷配線板およびその製造方法
JP2013219144A (ja) フレキシブルプリント配線板及びフレキシブルプリント配線板の製造方法
KR20230033484A (ko) 인쇄회로기판의 제조방법
CN113383412A (zh) 印刷配线板
JP2005340476A (ja) 多層プリント配線基板
JP2015012115A (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
FPAY Annual fee payment

Payment date: 20180316

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190318

Year of fee payment: 5