CN113383412A - 印刷配线板 - Google Patents

印刷配线板 Download PDF

Info

Publication number
CN113383412A
CN113383412A CN202080011580.8A CN202080011580A CN113383412A CN 113383412 A CN113383412 A CN 113383412A CN 202080011580 A CN202080011580 A CN 202080011580A CN 113383412 A CN113383412 A CN 113383412A
Authority
CN
China
Prior art keywords
conductive pattern
pattern
base film
wiring board
printed wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080011580.8A
Other languages
English (en)
Inventor
野口航
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Printed Circuits Inc
Original Assignee
Sumitomo Electric Printed Circuits Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Printed Circuits Inc filed Critical Sumitomo Electric Printed Circuits Inc
Publication of CN113383412A publication Critical patent/CN113383412A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明涉及的印刷配线板具有:基膜,其具有绝缘性;导电图案,其层叠于上述基膜的至少一个面侧;以及加强图案,其层叠于上述基膜的与层叠上述导电图案的面相同的面侧,上述导电图案的至少1个端部和上述加强图案相交叉。

Description

印刷配线板
技术领域
本发明涉及一种印刷配线板。
背景技术
已知一种印刷配线板,其具有:基膜,其具有绝缘性;以及导电图案,其层叠于该基膜。
作为形成这样的印刷配线板的导电图案的方法之一,例如采用日本特开2004-6773号公报所记载的半添加法。在该半添加法中,例如在绝缘树脂层的表面形成无电解镀层,在将形成电路的部分以外的部分以镀敷抗蚀剂覆盖之后,通过电镀而仅在电路部分选择性地形成电镀层。接着,将镀敷抗蚀剂剥离,对电路部分以外的无电解镀层进行蚀刻,由此形成印刷配线板的导电图案。
专利文献1:日本特开2004-6773号公报
发明内容
然而,在以上述方式形成的印刷配线板,在对印刷配线板进行操作时,有时导电图案会从基材剥离。特别是,在导电图案的端部露出的情况下,存在容易从其端部产生剥离的倾向。
本发明就是基于上述情况而提出的,其课题在于提供一种印刷配线板,在印刷配线板的导电图案具有端部的情况下,能够抑制从该端部产生的导电图案的剥离。
为了解决上述课题而提出的本发明涉及的印刷配线板具有:基膜,其具有绝缘性;导电图案,其层叠于上述基膜的至少一个面侧;以及加强图案,其层叠于上述基膜的与层叠上述导电图案的面相同的面侧,上述导电图案的至少1个端部和上述加强图案相交叉。
发明的效果
本发明涉及的印刷配线板能够抑制从导电图案的端部产生的导电图案的剥离。
附图说明
图1是表示本发明的一个实施方式涉及的印刷配线板的示意性俯视图。
图2是图1的印刷配线板的A-A线部分剖面图。
图3是表示本发明的一个实施方式涉及的印刷配线板的导电图案的端部和加强图案之间的交叉部分的层构造的示意性斜视图。
图4是表示图1的印刷配线板的制造方法的晶种层层叠工序的示意性斜视图。
图5是表示图1的印刷配线板的制造方法的无电解镀工序的示意性斜视图。
图6是表示图1的印刷配线板的制造方法的抗蚀剂图案形成工序的示意性斜视图。
图7是表示图1的印刷配线板的制造方法的电镀工序的示意性斜视图。
图8是表示图1的印刷配线板的制造方法的去除工序的示意性斜视图。
图9是表示本发明的其他实施方式涉及的印刷配线板的示意性俯视图。
具体实施方式
[本发明的实施方式的说明]
首先,列举本发明的实施方式进行说明。
本发明涉及的印刷配线板具有:基膜,其具有绝缘性;导电图案,其层叠于上述基膜的至少一个面侧;以及加强图案,其层叠于上述基膜的与层叠上述导电图案的面相同的面侧,上述导电图案的至少1个端部和上述加强图案相交叉。
在该印刷配线板,导电图案的至少1个端部和加强图案相交叉,从而能够抑制从导电图案的端部产生的导电图案的剥离。
优选地,上述导电图案的2个以上的端部彼此通过上述加强图案而连接。如上所示,通过加强图案连接导电图案的2个以上的端部彼此,从而能够更可靠地抑制从导电图案的端部产生的导电图案的剥离。
优选地,上述端部与上述导电图案的其他部分相比位于上述基膜的更外缘侧。通常,在对印刷配线板进行操作时,存在随着朝向基膜的外缘而容易受到基膜的挠曲等的影响的倾向。因此,在导电图案的端部与导电图案的其他部分相比位于基膜的更外缘侧的情况下,存在导电图案的端部比导电图案的其他部分容易产生剥离的倾向。但是,在该印刷配线板,即使在如上所示导电图案的端部处于容易产生剥离的位置的情况下,也能够抑制从导电图案的端部产生的导电图案的剥离,因此能够维持上述优点。
优选地,上述端部和上述基膜的外缘之间的距离为大于0μm且0.5μm以下。如上述那样,在对印刷配线板进行操作时,存在随着朝向基膜的外缘而容易受到基膜的挠曲等的影响的倾向。特别是,在导电图案的端部位于基膜的外缘附近的情况下,存在更显著地容易产生导电图案的端部的剥离的倾向。但是,在该印刷配线板,即使在如上所示导电图案的端部处于显著地容易产生剥离的位置的情况下,也能够抑制从导电图案的端部产生的导电图案的剥离,因此能够维持上述优点。
在本说明书中,“基膜的外缘”代表基膜的最外缘部。“(端部和基膜的外缘之间的)距离”代表端部的最外部和基膜的外缘之间的最小距离。
优选地,上述加强图案与上述导电图案相比位于上述基膜的更外缘侧。如上所示,加强图案与导电图案相比位于基膜的更外缘侧,从而加强图案优先于导电图案而受到基膜的挠曲等的影响,因此能够更可靠地抑制从端部产生的导电图案的剥离。
优选地,上述加强图案不具有端部。在加强图案具有端部的情况下,根据与前述的导电图案的情况相同的理由而会产生加强图案的剥离,由此有可能产生导电图案的剥离。因此,加强图案不具有端部,从而能够抑制加强图案的剥离,其结果能够抑制导电图案的剥离。
[本发明的实施方式的详细内容]
以下,根据需要参照附图对本发明的实施方式涉及的印刷配线板进行详述。
[印刷配线板]
图1的印刷配线板1具有:基膜2,其具有绝缘性;导电图案3,其层叠于基膜2的至少一个面侧;以及加强图案4,其层叠于基膜2的与层叠导电图案3的面相同的面侧。导电图案3具有至少1个端部31,至少1个端部31和加强图案4相交叉。另外,虽未图示,但该印刷配线板1也可以具有层叠于基膜2及导电图案3的绝缘层。该绝缘层可以使用例如阻焊剂、覆盖层等而形成。该印刷配线板1通过使导电图案3的至少1个端部31和加强图案4相交叉,从而能够抑制从导电图案3的端部31产生的导电图案3的剥离。
<基膜>
基膜2将合成树脂作为主成分,具有电绝缘性。基膜2是用于形成导电图案3的基材层。基膜2也可以具有挠性。在基膜2具有挠性的情况下,该印刷配线板1被用作柔性印刷配线板。此外,“主成分”是指以质量换算而含有比例最大的成分,例如是指含量为50质量%以上的成分。
作为上述合成树脂,例如举出聚酰亚胺、聚对苯二甲酸乙二醇酯、液晶聚合物、氟树脂等。
在该印刷配线板1是柔性印刷配线板的情况下,基膜2的厚度只要是在能够发挥挠性的范围内,就没有特别限定。具体地,作为基膜2的平均厚度的下限,优选为5μm,更优选为10μm。作为基膜2的平均厚度的上限,优选为50μm,更优选为40μm。如果基膜2的平均厚度小于上述下限,则基膜2的绝缘强度可能不充分。另外,如果基膜2的平均厚度超过上述上限,则该印刷配线板1有可能不必要地变厚、或挠性有可能不充分。此外,在本说明书中,“平均厚度”代表任意10个点的厚度的平均值。
<导电图案>
导电图案3是由具有导电性的材料构成的层。导电图案3的宽度没有特别限定,可以在能够作为印刷配线板的导电图案起作用的范围内适当设定。作为导电图案3的宽度的下限,优选为5μm以上,更优选为10μm以上。作为导电图案3的宽度的上限,优选为50μm以下,更优选为30μm以下。此外,在本说明书中,“(导电图案的)宽度”代表在任意10个点处导电图案的与长度方向垂直的剖面的最大宽度的平均值。
导电图案3也可以如图1所示存在多个。另外,如图1所示,多个导电图案3彼此可以平行地配置。在导电图案3存在多个的情况下,各导电图案3的间隔没有特别限定,可以在能够作为印刷配线板的导电图案起作用的范围内适当设定。作为多个导电图案3的间隔的下限,优选为5μm以上,更优选为10μm以上。作为多个导电图案3的间隔的上限,优选为50μm以下,更优选为30μm以下。此外,在本说明书中,“(导电图案的)间隔”代表在任意10个点处相邻的导电图案的相对的侧缘间的最小距离的平均值。
如图2所示,导电图案3具有:晶种层5,其层叠于基膜2的至少一个面;无电解镀层6,其层叠于晶种层5的一个面(与层叠于基膜2的层叠面相反侧的面);以及电镀层7,其层叠于无电解镀层6的一个面(与层叠于晶种层5的层叠面相反侧的面)。晶种层5、无电解镀层6及电镀层7不隔着其他层而依次直接层叠。换言之,导电图案3是由晶种层5、无电解镀层6及电镀层7构成的3层构造体。
(晶种层)
晶种层5是用于在基膜2的一个面侧实施镀敷的镀层形成用的金属层。将晶种层5层叠于基膜2的一个面的方法没有特别限定,例如可以采用蒸镀法、溅射法等公知的方法。此外,晶种层5也可以是在基膜2的一个面涂敷含有金属颗粒的油墨并使金属颗粒烧结而成的金属颗粒烧结层。作为晶种层5的主成分,例如举出镍、金、银、钨、钼、铜、锡、钴、铬、铁、锌等。其中,优选与基膜2的密接性高且适合作为镀敷开始表面的铜。作为晶种层5的平均厚度,从防止在平面上产生裂缝并提高蚀刻的去除效率的观点出发,例如可以设为10nm以上2μm以下的程度。
(无电解镀层)
无电解镀层6是通过无电解镀形成的层。作为无电解镀层6的主成分,例如举出铜、镍、银等。其中,从导电性高、比较廉价,并且在晶种层5的主成分为铜的情况下能够得到与晶种层5的高密接性的观点出发,优选铜。作为无电解镀层6的平均厚度,从充分覆盖晶种层5的表面并且抑制由于无电解镀所需的时间变长而导致生产率降低的观点出发,例如可以设为50nm以上2μm以下的程度。
(电镀层)
电镀层7是通过电镀形成的层。作为电镀层7的主成分,例如举出铜、镍、银等。其中,从导电性高、比较廉价,并且在无电解镀层6的主成分为铜的情况下能够得到与无电解镀层6的高密接性的观点出发,优选铜。在电镀层7的主成分为铜的情况下,从比较廉价且容易控制膜厚等观点出发,电镀层7优选通过使用含有添加剂的硫酸铜镀浴的电镀来形成。电镀层7的平均厚度可以根据要制作的印刷电路而适当设定,没有特别限定,例如设为1μm以上100μm以下的程度。
<端部>
导电图案3具有至少1个端部31。如图1所示,在存在多个导电图案3的情况下,也可以存在多个端部31。端部31与后述的加强图案4相交叉,在该印刷配线板1,导电图案3在俯视观察时与加强图案4重叠,成为在外观上不具有端部31的构造。端部31和加强图案4优选在俯视观察时以端部31不露出的状态相交叉,更优选端部31和加强图案4以T字状相交叉。
在存在多个端部31的情况下,优选2个以上的端部31彼此通过加强图案4而连接。如上所述,通过利用加强图案4连接2个以上的端部31彼此,从而能够更可靠地抑制从端部31产生的导电图案3的剥离。
端部31优选与导电图案3的其他部分(端部31以外的部分)相比位于基膜2的更外缘侧。通常,随着朝向基膜2的外缘而容易受到基膜的挠曲等的影响,在导电图案3的端部31与导电图案3的其他部分相比位于基膜2的更外缘侧的情况下,端部31具有优先于导电图案3的其他部分而容易产生剥离的倾向。但是,在该印刷配线板1,即使在如上所示地端部31处于容易产生剥离的位置的情况下,也能够更可靠地抑制从端部31产生的导电图案3的剥离,因此能够维持上述优点。
在端部31位于基膜2的外缘附近的情况下,换言之,在端部31和基膜2的外缘之间的距离小的情况下,更显著地具有容易产生端部31的剥离的倾向。作为端部31和基膜2的外缘之间的距离的下限,优选大于0μm,更优选为0.2μm以上。另外,作为端部31和基膜2的外缘之间的距离的上限,优选为0.5μm以下,更优选为0.4μm以下。在该印刷配线板1,即使在如上所示地端部31位于显著地容易产生剥离的位置的情况下,由于端部31与加强图案4相交叉,所以也能够更可靠地抑制从端部31产生的导电图案3的剥离,能够维持上述优点。
<加强图案>
加强图案4与上述的导电图案3相同地,是由具有导电性的材料构成的层。加强图案4的宽度优选与上述的导电图案3相同。
如图3所示,加强图案4具有:晶种层5,其层叠于基膜2的至少一个面;无电解镀层6,其层叠于晶种层6的一个面(与层叠于基膜2的层叠面相反侧的面);以及电镀层7,其层叠于无电解镀层6的一个面(与层叠于晶种层5的层叠面相反侧的面)。晶种层5、无电解镀层6及电镀层7不隔着其他层而依次直接层叠。换言之,加强图案4是晶种层5、无电解镀层6以及电镀层7的3层构造体,具有与导电图案3相同的层构造。
加强图案4如后述那样与导电图案3一体地形成。因此,构成加强图案4的晶种层5、无电解镀层6及电镀层7分别是与上述导电图案3的晶种层5、无电解镀层6及电镀层7相同的材质。另外,根据相同的理由,加强图案4的晶种层5、无电解镀层6以及电镀层7的平均厚度优选如图3所示分别与导电图案3的晶种层5、无电解镀层6以及电镀层7相同。
如上所述,加强图案4在该印刷配线板1上与导电图案3在俯视观察时重叠,成为以在外观上不具有端部31的方式与端部31相交叉的构造。加强图案4优选以在俯视观察时端部31不露出的状态与端部31相交叉,更优选加强图案4和端部31以T字状相交叉。如上所示,成为加强图案4与端部31相交叉的构造,由此能够抑制从端部31产生的导电图案3的剥离。
如图1所示,加强图案4优选与导电图案3相比位于基膜2的更外缘侧。如上所示,加强图案4与导电图案3相比位于基膜2的更外缘侧,由此能够通过加强图案4而缓和施加于导电图案3的端部31的应力等,能够更可靠地抑制导电图案3的剥离。
另外,如图1所示,加强图案4优选沿着基膜2的外缘而形成。换言之,加强图案4优选与基膜2的外缘平行地配置。
并且,如图1所示,加强图案4优选不具有端部。换言之,加强图案4优选其末端在俯视观察时与导电图案3连接,在外观上与导电图案3成为一体。如上所示,在加强图案4不具有端部的情况下,根据与导电图案3具有端部31的情况相同的理由,能够抑制从加强图案4的端部产生的加强图案4的剥离。
[印刷配线板的制造方法]
接着,参照图4~图8,对图1的印刷配线板1的制造方法的一个例子进行说明。
该印刷配线板1的制造方法具有:在具有绝缘性的基膜2的至少一个面侧形成导电图案3及加强图案4的工序(图案形成工序)。在上述图案形成工序,由于导电图案3和加强图案4成为一体而同时形成,所以能够进行与现有的图案形成工序相同的操作,能够通过简便的方法制造抑制了导电图案3的剥离的印刷配线板。
上述图案形成工序具有:在基膜2的至少一个面侧层叠晶种层5的工序(晶种层层叠工序);在上述晶种层5的表面形成无电解镀层6的工序(无电解镀工序);在通过上述无电解镀工序形成的无电解镀层6的表面形成具有导电图案3及加强图案4的反转形状的抗蚀剂图案R的工序(抗蚀剂图案形成工序);在上述无电解镀层6的表面形成电镀层7的工序(电镀工序);以及去除在上述抗蚀剂图案形成工序形成的抗蚀剂图案R、和晶种层5及无电解镀层6的与抗蚀剂图案R在俯视观察时重合的区域的工序(去除工序)。
<晶种层层叠工序>
在上述晶种层层叠工序,如图4所示,在基膜2的至少一个面的大致整个面,层叠用于实施镀敷的镀层形成用的晶种层5(金属层)。在上述晶种层层叠工序层叠晶种层5的方法没有特别限定,例如举出蒸镀法、溅射法等。另外,在上述晶种层层叠工序,也可以在基膜2的至少一个面的大致整个面涂敷包含金属颗粒的油墨,使该金属颗粒烧结,从而在基膜2的至少一个面层叠金属颗粒烧结层。作为晶种层5的主成分,例如举出镍、金、银、钨、钼、铜、锡、钴、铬、铁、锌等。其中,优选与基膜2的密接性高且适合作为镀敷开始表面的铜。
<无电解镀工序>
在上述无电解镀工序,如图5所示,在上述晶种层层叠工序层叠出的晶种层5的表面的大致整个面,层叠无电解镀层6。作为在无电解镀工序使用的金属,例如举出铜、镍、银等。其中,从导电性高、比较廉价,并且在晶种层5的主成分为铜的情况下能够得到与晶种层5的高密接性的观点出发,优选铜。对于无电解镀工序的各条件,没有特别限定,可以根据所使用的金属的种类、无电解镀层6的膜厚而适当决定。
<抗蚀剂图案形成工序>
在上述抗蚀剂图案形成工序,首先,在上述无电解镀工序层叠出的无电解镀层6的表面的大致整个面,层叠光致抗蚀剂膜。该光致抗蚀剂膜由负型抗蚀剂组合物或正型抗蚀剂组合物形成,该负型抗蚀剂组合物是通过感光而强化高分子的结合,对显影液的溶解性降低的抗蚀剂组合物,该正型抗蚀剂组合物是通过感光而弱化高分子的结合,对显影液的溶解性增大的抗蚀剂组合物。
在上述抗蚀剂图案形成工序,通过例如液状抗蚀剂组合物的涂布及干燥、或通过在室温条件下没有流动性的干膜抗蚀剂的热压接,在无电解镀层6的表面形成上述光致抗蚀剂膜。
接着,在上述抗蚀剂图案形成工序,通过使用光掩模等对上述光致抗蚀剂膜选择性地进行曝光,从而在上述光致抗蚀剂膜形成溶解于显影液的部分和不溶解于显影液的部分。接着,使用显影液冲洗上述光致抗蚀剂膜的溶解性高的部分,由此如图6所示,形成具有导电图案3和加强图案4的反转形状的抗蚀剂图案R。换言之,抗蚀剂图案R具有与导电图案3和加强图案4的形成区域对应的开口区域。
<电镀工序>
在上述电镀工序,如图7所示,在无电解镀层6的表面层叠电镀层7。在上述电镀工序,在无电解镀层6的表面中的、抗蚀剂图案R的非形成区域(抗蚀剂图案R所具有的与导电图案3及加强图案4的形成区域对应的开口区域),层叠电镀层7。
作为在上述电镀工序使用的金属,例如举出铜、镍、银等。其中,从导电性高、比较廉价,并且在无电解镀层6的主成分为铜的情况下能够得到与无电解镀层6的高密接性的观点出发,优选铜。在上述电镀工序使用的金属为铜的情况下,在上述电镀工序,从比较廉价且容易控制膜厚等观点出发,优选使用含有添加剂的硫酸铜镀浴。电镀工序的各条件(例如浴温、初始电流密度等)没有特别限定,可以根据所使用的电镀浴的种类、电镀层的膜厚而适当决定。
<去除工序>
在上述去除工序中,如图8所示,在上述电镀工序后,去除抗蚀剂图案R、和晶种层5及无电解镀层6的与抗蚀剂图案R在俯视观察时重合的区域。
在上述去除工序,首先通过从无电解镀层6剥离抗蚀剂图案R而去除抗蚀剂图案R。具体地说,将上述电镀工序后的层叠体浸渍于剥离液,由此通过剥离液使抗蚀剂图案R膨胀。由此,在抗蚀剂图案R和无电解镀层6之间产生斥力,抗蚀剂图案R从无电解镀层6剥离。作为上述剥离液,没有特别限定,可以使用公知的剥离液。
接着,在上述去除工序,通过蚀刻去除因抗蚀剂图案R的剥离而露出的无电解镀层6的露出部分及与该露出部分重合的晶种层5。在进行该蚀刻时,可以使用将形成晶种层5的金属和形成无电解镀层6的金属一同侵蚀的蚀刻液。通过去除该晶种层5和无电解镀层6,在基膜2的至少一面侧形成导电图案3和加强图案4。
[其他实施方式]
应当认为本次公开的实施方式在所有方面都是例示,并不是限制性的内容。本发明的范围并不限定于上述实施方式的结构,而是由权利要求书示出,意在包含与权利要求书等同的含义以及范围内的全部变更。
在上述实施方式中,对在基膜2的一个面侧形成导电图案3及加强图案4的结构进行了说明,但该印刷配线板1也可以在例如基膜2的两个面侧分别形成导电图案3及加强图案4。
导电图案3和加强图案4并非必须具有晶种层5。例如,上述导电图案3及加强图案4也可以具有直接层叠于基膜2的一个面的无电解镀层6、和层叠于该无电解镀层6的电镀层7。另外,即使在上述导电图案3及加强图案4具有晶种层5的情况下,该晶种层5也可以通过粘接剂而层叠于基膜2的一个面侧。
在上述实施方式中,对多个导电图案3平行地配置的结构进行了说明,但在该印刷配线板11,例如,也可以如图9所示,配置成多个导电图案3相交叉。在这种情况下,如图9所示加强图案4配置成与导电图案3的多个端部31相交叉。
工业实用性
如上所述,由于本发明的实施方式涉及的印刷配线板抑制了导电图案的剥离,因此该印刷配线板是具有优异的操作性的印刷配线板。
标号的说明
1 印刷配线板
11 印刷配线板
2 基膜
3 导电图案
31 端部
4 加强图案
5 晶种层
6 无电解镀层
7 电镀层
R 抗蚀剂图案

Claims (6)

1.一种印刷配线板,其具有:
基膜,其具有绝缘性;
导电图案,其层叠于上述基膜的至少一个面侧;以及
加强图案,其层叠于上述基膜的与层叠上述导电图案的面相同的面侧,
上述导电图案的至少1个端部和上述加强图案相交叉。
2.根据权利要求1所述的印刷配线板,其中,
上述导电图案的2个以上的端部彼此通过上述加强图案而连接。
3.根据权利要求1或2所述的印刷配线板,其中,
上述端部与上述导电图案的其他部分相比位于上述基膜的更外缘侧。
4.根据权利要求3所述的印刷配线板,其中,
上述端部和上述基膜的外缘之间的距离为大于0μm且0.5μm以下。
5.根据权利要求1至4中任一项所述的印刷配线板,其中,
上述加强图案与上述导电图案相比位于上述基膜的更外缘侧。
6.根据权利要求1至5中任一项所述的印刷配线板,其中,
上述加强图案不具有端部。
CN202080011580.8A 2019-02-27 2020-02-25 印刷配线板 Pending CN113383412A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019-034030 2019-02-27
JP2019034030 2019-02-27
PCT/JP2020/007485 WO2020175475A1 (ja) 2019-02-27 2020-02-25 プリント配線板

Publications (1)

Publication Number Publication Date
CN113383412A true CN113383412A (zh) 2021-09-10

Family

ID=72239199

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080011580.8A Pending CN113383412A (zh) 2019-02-27 2020-02-25 印刷配线板

Country Status (3)

Country Link
JP (1) JPWO2020175475A1 (zh)
CN (1) CN113383412A (zh)
WO (1) WO2020175475A1 (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06204635A (ja) * 1992-12-28 1994-07-22 Sony Corp Fpcにおけるコネクター用端子部構造とその製造方法
JP2003204128A (ja) * 2002-01-10 2003-07-18 Sharp Corp プリント配線基板、電波受信用コンバータおよびアンテナ装置
JP2006128435A (ja) * 2004-10-29 2006-05-18 Matsushita Electric Ind Co Ltd フレキシブル配線基板とそれを用いた電子機器およびその製造方法
JP2008186878A (ja) * 2007-01-29 2008-08-14 Kyocera Corp 配線基板およびそれを用いた半導体素子の実装構造体
JP2011249711A (ja) * 2010-05-31 2011-12-08 Kyocera Corp 配線基板およびその実装構造体
CN108811523A (zh) * 2017-03-01 2018-11-13 住友电气工业株式会社 柔性印刷电路板、连接体的制造方法和连接体

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06204635A (ja) * 1992-12-28 1994-07-22 Sony Corp Fpcにおけるコネクター用端子部構造とその製造方法
JP2003204128A (ja) * 2002-01-10 2003-07-18 Sharp Corp プリント配線基板、電波受信用コンバータおよびアンテナ装置
JP2006128435A (ja) * 2004-10-29 2006-05-18 Matsushita Electric Ind Co Ltd フレキシブル配線基板とそれを用いた電子機器およびその製造方法
JP2008186878A (ja) * 2007-01-29 2008-08-14 Kyocera Corp 配線基板およびそれを用いた半導体素子の実装構造体
JP2011249711A (ja) * 2010-05-31 2011-12-08 Kyocera Corp 配線基板およびその実装構造体
CN108811523A (zh) * 2017-03-01 2018-11-13 住友电气工业株式会社 柔性印刷电路板、连接体的制造方法和连接体

Also Published As

Publication number Publication date
WO2020175475A1 (ja) 2020-09-03
JPWO2020175475A1 (ja) 2021-12-23

Similar Documents

Publication Publication Date Title
KR102517144B1 (ko) 다층 플렉시블 프린트 배선판 및 그 제조방법
JP4238057B2 (ja) 印刷回路構造および回路基板を積層する方法
EP1592290A1 (en) Wired circuit board and production method thereof
TWI377890B (zh)
US20210212203A1 (en) Laminated body and method for manufacturing the same
JP6826197B2 (ja) プリント配線板及びその製造方法
CN109673111B (zh) 电路板的制作方法
CN1976556B (zh) 配线电路基板
JP6166879B2 (ja) 片面プリント配線板およびその製造方法
CN103025057B (zh) 布线基板及其制造方法
KR20200126958A (ko) 회로기판
KR101742433B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP2011003246A (ja) サスペンション用基板
CN113383412A (zh) 印刷配线板
JP2006253247A (ja) フレキシブルプリント配線板、およびその製造方法
JP2001111201A (ja) 配線板の製造方法およびそれを用いて製造された配線板
JP2007317900A (ja) 配線回路基板およびその製造方法
WO2020195526A1 (ja) プリント配線板及びプリント配線板の製造方法
JP2000208881A (ja) プリント配線板の導体パタ―ン形成方法およびプリント配線板
US7691276B2 (en) Method for manufacturing an electrical connecting element, and a connecting element
KR102108433B1 (ko) 인쇄회로기판 및 그의 제조 방법
US20230199960A1 (en) Printed wiring board
JP3792068B2 (ja) プリント配線板の製造方法
JP2005268593A (ja) プリント配線板およびその製造方法
KR20090039474A (ko) 빌드업 인쇄회로기판 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination