JPS63188903A

JPS63188903A - 薄膜抵抗素子

Info

Publication number: JPS63188903A
Application number: JP62021335A
Authority: JP
Inventors: 健作元木; 昭大塚
Original assignee: Sumitomo Electric Industries Ltd
Current assignee: Sumitomo Electric Industries Ltd
Priority date: 1987-01-31
Filing date: 1987-01-31
Publication date: 1988-08-04

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】内技術分野この発明は、絶縁体基板の上に於て、２つの厚膜メタラ
イズ電極の間に薄膜抵抗を設けた素子の改良に関する。

たとえば、高速動作する集積回路のパッケージに於て、
入力信号線を、その特性インピーダンスに等しい抵抗に
よって終端する、という試みがなされる。

この場合、パッケージの信号線は厚膜のメタライズ線と
なる。ところが抵抗体を金属薄膜で形成するとすれば、
厚膜メタライズと薄膜抵抗との段差によって、抵抗が不
安定になる。このような場合に、本発明は有効である。

半導体集積回路のチップは、パッケージに収められ封止
される。

これにはプラスチックパッケージ、サーブＸツブ、セラ
ミックＭＬＣＰパッケージなどがある。

順に説明する。

第４図に示すものはプラスチックパッケージの断面図で
ある。プラスチックパッケージは、現在でも最もありふ
れたものである。

プラスチックパッケージは安価であって、ＩＣをマウン
トした後、プラスチックでモールドするだけであるから
ＩＣの封止も容易である。

しかし、放熱性に問題があって、高速の集積回路のパッ
ケージとしては不適である。

高速動作するＩＣは、多量の電流を流すのがふつうであ
るから、発熱も大量である。このためパッケージの放熱
性は重要な条件となる。

第５図に示すものはサーディツプＣＥＲＤＩＰ構造のパ
ッケージである。これは、セラミック板を２枚重ねたも
のである。ＡＪ２０３のようなセラミック板で作られる
。プラスチックより熱伝導性がよい。

プラスチックパッケージが全生産量の約８０％を占め、
サーディツプが約１５％を占めている。

最も高級なＩＣパッケージは、薄いセラミック板を何層
にも重ねたものである。そして、セラミック積層板には
、中央に正方形の開口を穿っである。底板だけは盲板で
ある。ＩＣチップは底板の上にグイマウントする。

底板の上には、多くのメタライズ配線が放射状に印刷し
である。メタライズ配線の外端には、リードフレームが
ろう付けしである。

メタライズ配線の内端は、ＩＣチップの適当なボンディ
ングパットと、Ａｕ線によってワイヤボンディングしで
ある。

メタライズ配線がリードフレームとＩ　Ｃ’チップの間
を媒介している。

第６図にこのパッケージの断面図を示す。メタライズ配
線の媒介のため、ボンディングワイヤが短かくて済む。

配線の自己誘導しは、線径が小さいほど大きくなる。ボ
ンディングワイヤは大きいＬを持つ。高速信号に対して
、大きいしの存在は、極めて不都合である。Ｌの存在の
ため信号は著しく減衰してしまう。従って、高速論理素
子や高周波アナログ素子を主体とするＩＣのパッケージ
として、このようなパッケージは最適である。このよう
なパッケージをセラミックＭ　Ｌ　ＣＰ　（Ｍｕｌｔｉ
　ＬａｍｉｎａｔｅＣｅｒａｍｉｃ　Ｐａｃｋａｇｅ　
）という。

イ）特願昭６０−２５３０７４第６図のパッケージは、現在入手できるパッケージのう
ちの最高のものである。

しかし、これらはせいぜい数十ＭＩ−１ｚ程度のＳｉ半
導体ＩＣに適するものである。

より高い周波数例えば数ＧＨｚのアナログＩＣ。

数１００Ｍｂ／ＳのディジタルＩＣのパッケージとして
は、未だ不十分である。これは、ＧａＡｓなどのＩＣの
動作速度である。ＧａＡｓ　Ｉ　Ｃが実用的な水準に近
づきつつあるので、ＩＣパッケージも、その速さに適合
するものを特徴とする特願昭６Ｏ−２５３０７４（、Ｓ６０．１１．１２出願
）は、このような高速動作ＩＣのために製作されたパッ
ケージに関する。

このパッケージは、信号を伝える信号メタライズ配線と
、電源、グランドのメタライズ配線とが別のセラミック
板の上に形成されている。

そして、信号メタライズ配線は伝送路にそう特性インピ
ーダンスＶ／πアテが５００になるようにしである。

さらに、信号入力配線は、５０Ωの抵抗によって糸条端
できるよう（こしである。

第７図は特願昭６０−２５３０７４のパッケージの斜視
図である。

中央に開口を有する第１セラミツク板１、第２セラミツ
ク板２、第３セラミツク板３、第４セラミツク板４を順
に積層しである。

中央の開口は上方へゆくにつれて大きくなる。

第１セラミツク板１の下には、上面にグランドメクライ
ズ面を有する底板１４が固着しである。

第１セラミツク板１には、放射状に、多数の信号用メタ
ライズ配線７が開口内縁から外縁に至るまで形成されて
いる。

ここでメクライズというのは、セラミック板の上にタン
グステンＷの厚膜を印刷し、その上に金Ａｕの膜を形成
したものである。外部に露出する場合は金で覆う必要が
ある。外部に露呈しない場合は、金膜を省くこともでき
る。膜の厚みは５〜３０μｍ程度でかなり厚いものであ
る。

第１セラミツク板１には、電源用メタライズ配線２６、
グランド用メタライズ配線２７も設けられる。これは外
縁から中間部までに及ぶものであって、開口までは延び
ていない。

信号用メタライズ配線７の外端には、信号用リードフレ
ーム１０がろう付けされている。

電源用メタライズ配線２６の外端には、電源用リードフ
レーム１２がろう付けされている。

グランド用メタライズ配線２７の外端には、グランド用
リードフレーム１３がろう付けされている。

１段上の第２セラミツク板２には、四周に電源メタライ
ズ面５が形成されている。同じ段部のより中央寄りの位
置に、メタライズ電極８，９と抵抗Ｒ１、Ｒ２が形成さ
れている。

メタライズ電極８と電源メタライズ面５とは、抵抗Ｒ１
でつながれている。メタライズ電極８゜９は抵抗Ｒ２に
よってつながれる。Ｒ１は１１０Ω、Ｒ２は９０Ωであ
る。

さらに１段上の第３セラミツク板３には、グランドメタ
ライズ面６が、四周に形成されている。

最上段の第４セラミツク板は、ＩＣチップを収容後、蓋
板（図示せず）を貼付けるべき面となっている。第４セ
ラミツク板４の上面は、電源メタライズ面又はグランド
メタライズ面としてもよいが、ここではメタライズして
いないものが示されている。

第１セラミツク板１の上の電源メタライズ配線と第２セ
ラミツク板２の電源メタライズ面５とは上下方向に第２
セラミツク板２を貫くスルーホール（図示せず）によっ
て接続される。

第１セラミツク板１の上のグランドメタライズ配線２７
と、底板１４のメタライズ面及び第３セラミツク板３の
グランドメタライズ面６とは、スルーホール（図示せず
）によって接続される。

メタライズ電極８と信号用メタライズ配線７、及びメタ
ライズ電極９とグランドメタライズ面６、をそれぞれワ
イヤで結合すると、信号用メタライズ配線７は４９．５
０の抵抗によって終端されることになる。

つ）従来技術このうちの抵抗Ｒ１，Ｒ２が問題である。

メタライズ電極８，９の間と、メタライズ電極２８と、
電源メタライズ面５との間に抵抗が形成されている。

抵抗は蒸着によって薄膜抵抗を設けたものである。この
薄膜抵抗に問題があった。

第３図に従来の抵抗の断面図を示す。

絶縁体基板Ｓの上に、メタライズ電極８，９が印刷され
ている。

これは、下からタングステンメタライズ電極Ｅ１Ｎｉメ
ッキＦ、ＡｕメッキＧを重ねたものである。

この全体がメタライズ電極Ａ（第７図の８，９）になっ
ている。メタライズ面であっても同じ構造である。

既に述べたように、メタライズは、タングステン〜Ｖを
下層にし、外部に露出する場合は金Ａｕで覆うようにし
たものである。

厚膜法で作るから厚みは１０〜３ｏＩＬｍにもなる。

メタライズ電極８，９、メタライズ面５をつなぐ抵抗Ｒ
１，Ｒ２は薄膜抵抗である。真空蒸着によって金属をと
ばし、セラミック基板Ｓと、電極とに金属の薄膜を形成
する。薄膜であるから、厚みは１μｍ程度である。

国）発明が解決すべき問題点厚膜メタライズ面、電極はかなりの厚みをもつ、その境
界に於て、メタライズ材料の盛り上りは急である。

境界Ｘ、Ｙに於て、その上に付着した薄膜抵抗ｋには大
きい段差が生ずる。

真空蒸着で作製するので、段差Ｘ、Ｙに於て、薄膜抵抗
Ｋが極端に薄くなる事もある。

薄ければ、ここでの発熱が大きくなる。

また薄い膜であるから、剥離しゃすいという事もある。

このようなわけで、段差ｘ、ｙの為、抵抗値が所定の値
からずれてきたり、全く切れたりする。つまり、電気的
特性が劣化し、抵抗の値が不安定になるという欠点があ
った。

オ）構　成このような問題点を解決するため、メタライズ面境界の
段部Ｘ、Ｙを含んでメタライズ面の少なくとも一部を良
導体の他の金属で被覆する。

段部Ｘ、Ｙで抵抗の増減、断線があっても、全体の抵抗
には全く影響しない。したがって、抵抗の電気的特性の
劣化、不安定性の問題を解決することができる。

第１図は本発明の薄膜抵抗の原理を示す断面図である。

絶縁体基板Ｓの上に厚膜メタライズ電極Ａが形成しであ
る。電極の上面の一部と、２つの電極Ａ。

Ａの間に、薄膜抵抗ｋが蒸着法などにより形成されてい
る点はかわらない。

本発明においては、さらに、厚膜メタライズ電極Ａ去、
抵抗にの電極人の近傍とを被覆する金属被覆層Ｂを設け
る。

金属被覆層ＢとしてはＡ７　、　Ａｇ　、　Ａｕなどが
よいが、特にＡｕが適している。

薄膜抵抗には、第１図に於て、一方のメタライズ電極に
ＷＸ間で接触している。他方の電極にはＹＺ間で接触し
ている。そして、ＸＹ間では基板Ｓに付着している。こ
の抵抗には、第３図の例ではＸＹ間の部分が抵抗として
機能する。

ＸＹの中間の部分は膜厚も一様で、基板Ｓとの密着性も
良好である。ＺＹ、ＸＷの部分に於ても、段差Ｙ、Ｘの
近傍が不安定なだけである。

新たに設けた金属被覆層Ｂは、この危険な段差Ｙ、Ｘの
部分をカバーしている。第３図の従来例とはちがい、本
発明に於ては、金属被覆層Ｂの端であるＵ、Ｖ点の間が
抵抗体として機能することになる。

この点が第３図のものと異なる。ＵＶは基板Ｓに密着し
安定している部分である。これを抵抗体として利用する
から、抵抗の値が安定する。抵抗が断線する、というこ
ともない。

たとえ、段差ｘ、ｙの部分で抵抗が切断されていたとし
ても、ＵＸ部、ｖＹ部で、抵抗Ｒは金属被覆層Ｂと密着
しているから全く差支えない。電流は、厚膜メタライズ
電極Ａから金属被覆層Ｂを通り、ＵＸ間又はＶＹ間で抵
抗にへ流れる。

メタライズ電極へから、金属被覆層Ｂの端点Ｕ。

■までの抵抗はほぼＯである。必要なのは、０７間のみ
てあり、この部分に劣化、断線などは起り１こくい。

また、金属被覆層Ｂは、薄膜抵抗ｋを補強する、という
物理的な作用もある。

力）作　用第３図に示す従来例の薄膜抵抗は、段差Ｘ、Ｙの付着状
態が不安定であって、剥離、断線などが起こりやすかっ
た。

本発明は段差Ｘ、Ｙを含むように良導体の金属被覆層Ｂ
を設けている。抵抗部分がｘｙ間ではなく、ＵＶ間にな
り、危険な領域が、実質的に抵抗体から除去される。

このため、抵抗の値が安定する。また、発熱が局在する
ということもないから断線の惧れも少い。

したがって、一定の抵抗値を永続的に保つことのできる
抵抗体となる。

キ）実施例第２図に実施例に係る薄膜抵抗の断面図を示す。

アルミナ基板を絶縁体基板Ｓとする。

アルミナ基板の上に、タングステンメタライズ電極Ｅが
形成しである。タングステンメタライズ電極Ｅの上にＮ
ｉ　メッキ層Ｆがメッキしである。

これがメタライズ電極へを構成する。

第３図のものはこの上に金メッキした後、薄膜抵抗をつ
けている。

この実施例では、そのようにはせず、Ｎｉ　メッキ層Ｆ
の上にＮｉ　−Ｃｒ抵抵抗薄膜上蒸着法により形成して
いる。

Ｎｉ−Ｃｒ抵抗薄膜はこの例で幅が０．２ｍｍ、長さが
１咽である。

抵抗薄膜は電極の上と、電極間の基板Ｓの面に密着して
いる。

さらに、電極人と抵抗薄膜にの一部を覆うようにＮｉメ
ッキ層Ｃを形成した。

さらに、Ｎｉメッキ層Ｃを覆うように、Ａｕメッキ層り
を設けた。

こうすると、抵抗薄膜の段差近傍ＹＶ、ＵＸがＮｉメッ
キ層Ｃ，Ａｕメッキ層りによって覆われる。

Ｎｉメッキ層ＣとＡｕメッキ層りとが、金属被覆層Ｂを
構成する。

抵抗として機能する。のはＵＶの範囲で、段差Ｘ。

Ｙが抵抗から除かれる。

段差Ｘ、Ｙが不安定であっても抵抗値に影響しない。ま
た段差Ｘ、ＹがＮｉメッキ層Ｃ，Ａｕメッキ層りによっ
て保護され、物理的、化学的に安定する。

実施例さして第２図のものと、従来例として第３図のも
のを作成した。いずれも、抵抗の幅が０．２調、長さが
１順である。

この抵抗にへ、０．１１ＴＩＡの電流を１０時間連続し
て流した。

この前後の抵抗の変化ΔＫをもとの抵抗の値λで割った
、抵抗変化率ΔＲ／Ｒを求めた。

第１表は抵抗変化率の分布を示す。サンプル数はいずれ
も２５である。

第１表　本発明の実施例と、従来例の薄膜抵抗（幅０．
２　ｍｍ、長さ１ｍｍＮｉＣｒ薄膜）のＱ、１ｍＡ、　
１０時間通電後の抵抗変化率本発明の抵抗は、１０時間の抵抗変化率が、２５個の内
２２個についてか、０〜２％内であった。

２３個が±２％内に入っている。

これに反し、従来例のものは、±２％の範囲に入るもの
が、２５個中１３シかない。さらに、１０％以上変化す
るものが３例もある。

これらの結果から、本発明の薄膜抵抗が極めて安定して
いる事が分る。

り１効　果本発明によれば、集積回路パッケージの厚膜メタライズ
電極間に設けた薄膜抵抗を、金属被覆によって補強し、
不安定な段差部分を抵抗から除去し、安定性の高い抵抗
を提供することができる。

厚膜と薄膜とを組合わせたＩＣパッケージ内の薄膜抵抗
素子として最適である。

【図面の簡単な説明】

第１図は本発明の薄膜抵抗の原理を示す縦断面図。第２図は本発明の実施例に係る薄膜抵抗の縦断面図。第３図は従来例に係る薄膜抵抗の縦断面図。第４図は公知のプラスチックパッケージの断面図。第５図は公知のサーディツプの断面図。第６図は公知のセラミックＭＬＣＰの断面図。第７図は特願昭６０−２５３０７４のパッケージの斜視
図。Ａ・・・・・・厚膜メタライズ電極Ｂ・・・・・・金属被覆層Ｃ・・・・・・Ｎｉ　メッキ層Ｄ・・・・・・Ａｕ　メッキ層Ｅ・・・・・・Ｎｉ　メッキ層Ｆ・・・・・・Ｎｉ　　メッキ層Ｇ・・・・・・Ａｕ　メッキ層Ｋ・・・・・・薄膜抵抗Ｓ・・・・・・絶縁体基板Ｘ、Ｙ・・・・・・段　　差

Claims

【特許請求の範囲】

（１）絶縁体基板Ｓと、絶縁体基板Ｓの上に設けられた
２つの厚膜メタライズ電極Ａ、Ａと、該厚膜メタライズ
電極Ａ、Ａと絶縁体基板Ｓの上に形成された薄膜抵抗Ｒ
と、厚膜メタライズ電極の端部に於ける段差Ｘ、Ｙを含
んで該厚膜メタライズ電極Ａ、Ａと薄膜抵抗Ｒの一部を
覆う金属被覆層Ｂとよりなる事を特徴とする薄膜抵抗素
子。
（２）厚膜メタライズ電極がタングステン電極Ｅとこれ
を覆うＮｉメッキ層Ｆとからなる事を特徴とする特許請
求の範囲第（１）項記載の薄膜抵抗素子。
（３）金属被覆層Ｂが、Ｎｉメッキ層Ｃとこれを覆うＡ
ｕメッキ層Ｄとよりなる事を特徴とする特許請求の範囲
第（２）項記載の薄膜抵抗素子。
（４）抵抗薄膜ＲがＮｉ−Ｃｒ薄膜である事を特徴とす
る特許請求の範囲第（３）項記載の薄膜抵抗素子。