JP2006216719A

JP2006216719A - チップ実装用基板の製造方法およびめっき膜の形成方法

Info

Publication number: JP2006216719A
Application number: JP2005027052A
Authority: JP
Inventors: Manabu Watanabe; 真名武渡邊; Naoaki Nakamura; 直章中村
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2005-02-02
Filing date: 2005-02-02
Publication date: 2006-08-17
Also published as: CN1816251A; US20060169591A1; CN1816251B; KR100647758B1; KR20060088810A

Abstract

【課題】実装効率の向上に大いに役立つチップ実装用基板の製造方法を提供する。
【解決手段】絶縁性の基板本体１２上で１直線上で相互に離隔して配置される第１および第２導電性抵抗体２６、２７に電流は供給される。供給される電流に基づき第１および第２導電性抵抗体の抵抗値は検出される。抵抗値に基づき基板本体１２の外縁２４は形成される。外縁２４の形成時に第１および第２導電性抵抗体２６、２７が縮小していくと、第１および第２導電性抵抗体２６、２７の抵抗値は増大していく。こういった抵抗値に基づき基板本体１２上で外縁２４の位置は特定される。こうして特定された外縁２４の位置に基づき外縁の加工が完了すれば、外縁２４は高い位置精度で形成されることができる。
【選択図】図６

Description

本発明は、例えばパッケージ基板といったチップ実装用基板の製造方法に関する。

チップの実装にあたってチップに対してパッケージ基板は位置決めされる。一般に、こういった位置決めにあたって撮像装置が用いられる。チップやパッケージ基板には所定のマークが刻まれる。画像上のマークに基づきパッケージ基板はチップに対して位置決めされることができる。
特開平９−１３４５１１号公報特開平３−８２０９２号公報特開昭６１−１１７７１７号公報

前述のマークは必ずしも高い位置精度で刻まれることはできない。例えばパッケージ基板上では、チップのバンプを受け止める導電パッドとマークとの間で相対的な位置関係にずれが生じる。マークの位置ずれが大きいと、チップの実装時にチップのバンプは誤った位置で導電パッドに受け止められてしまう。したがって、バンプすなわち接続端子の密度がこれまで以上に高められることができない。実装効率は高められることができない。

本発明は、上記実状に鑑みてなされたもので、実装効率の向上に大いに役立つチップ実装用基板の製造方法を提供することを目的とする。本発明は、そういった製造方法の実現に大いに役立つめっき膜の形成方法を提供することを目的とする。

上記目的を達成するために、第１発明によれば、絶縁性の基板本体上で１直線上で相互に離隔して配置される第１および第２導電性抵抗体に電流を供給する工程と、供給される電流に基づき第１および第２導電性抵抗体の抵抗値を検出する工程と、検出される抵抗値に基づき前記１直線に沿って基板本体の外縁を形成する工程とを備えるチップ実装用基板の製造方法が提供される。

かかる製造方法によれば、外縁の形成時に第１および第２導電性抵抗体が縮小していくと、第１および第２導電性抵抗体の抵抗値は増大していく。したがって、こういった抵抗値に基づき基板本体上で外縁の位置は特定されることができる。こうして特定された外縁の位置に基づき外縁の加工が完了すれば、外縁は高い位置精度で形成されることができる。

こういった製造方法では、外縁の形成に先立って第１および第２導電性抵抗体は同一形状に規定されることが望まれる。同一形状であれば、両者の抵抗値が一致することで、外縁の位置は比較的に簡単に特定されることができる。

例えば、外縁の形成にあたって第１導電性抵抗体の抵抗値は予め決められた基準値と比較されてもよい。こうして抵抗値が特定の基準値に合わせ込まれれば、外縁は予め決められた位置に確実に配置されることができる。

第２発明によれば、絶縁性の基板本体上で第１直線上で相互に離隔して配置される第１および第２導電性抵抗体に電流を供給する工程と、供給される電流に基づき第１および第２導電性抵抗体の抵抗値を検出する工程と、検出される抵抗値に基づき第１直線に沿って基板本体の第１外縁を形成する工程と、第１直線に直交する第２直線上で相互に離隔して配置される第３および第４導電性抵抗体に電流を供給する工程と、供給される電流に基づき第３および第４導電性抵抗体の抵抗値を検出する工程と、検出される抵抗値に基づき第２直線に沿って基板本体の第２外縁を形成する工程とを備えることを特徴とするチップ実装用基板の製造方法が提供される。

かかる製造方法によれば、外縁の形成時に第１および第２導電性抵抗体や第３および第４導電性抵抗体が縮小していくと、第１および第２導電性抵抗体や第３および第４導電性抵抗体の抵抗値は増大していく。したがって、こういった抵抗値に基づき基板本体上で第１および第２外縁の位置は特定されることができる。こうして特定された第１および第２外縁の位置に基づき第１および第２外縁の加工が完了すれば、第１および第２外縁は高い位置精度で形成されることができる。比較的に簡単に第１および第２外縁の直交性は確保されることができる。

こういった製造方法では、外縁の形成に先立って第１および第２導電性抵抗体は同一形状に規定されることが望まれる。同一形状であれば、両者の抵抗値が一致することで、外縁の位置は比較的に簡単に特定されることができる。同様に、第３および第４導電性抵抗体は同一形状に規定されることが望まれる。第１〜第４導電性抵抗体は全て同一形状に規定されてもよい。

例えば、第１および第２外縁の形成にあたって第１導電性抵抗体や第３導電性抵抗体の抵抗値は予め決められた基準値と比較されてもよい。こうして抵抗値が特定の基準値に合わせ込まれれば、第１および第２外縁は予め決められた位置に確実に配置されることができる。

以上のような製造方法によれば、例えば特定のチップ実装用基板は提供されることができる。こういったチップ実装用基板は、例えば、相互に直交する２平面に突き当てられる第１および第２外縁を有する絶縁性の基板本体と、基板本体上に形成される導電性の端子と、第１外縁に沿って基板本体上に形成される第１導電性抵抗体と、基板本体上に形成されて、第１導電性抵抗体に接続される１対の第１取り出し用導電パッドと、第１導電性抵抗体から離隔しつつ第１外縁に沿って基板本体上に形成される第２導電性抵抗体と、基板本体上に形成されて、第２導電性抵抗体に接続される１対の第２取り出し用導電パッドと、第２外縁に沿って基板本体上に形成される第３導電性抵抗体と、基板本体上に形成されて、第３導電性抵抗体に接続される１対の第３取り出し用導電パッドと、第３導電性抵抗体から離隔しつつ第２外縁に沿って基板本体上に形成される第４導電性抵抗体と、基板本体上に形成されて、第４導電性抵抗体に接続される１対の第４取り出し用導電パッドとを備える。このとき、第１取り出し用導電パッドから取り出される第１導電性抵抗体の抵抗値と、第２取り出し用導電パッドから取り出される第２導電性抵抗体の抵抗値とは等しく、第３取り出し用導電パッドから取り出される第３導電性抵抗体の抵抗値と、第４取り出し用導電パッドから取り出される第４導電性抵抗体の抵抗値とは等しい。

こういったチップ実装用基板が相互に直交する２平面に突き当てられると、基板上では２平面に対して確実に高い精度で位置は特定されることができる。こういった位置に基づき導電パッドが配置されれば、チップ実装用基板上には高い位置精度でチップは実装されることができる。こういったチップ実装用基板は導電パッドの高密度化に大いに貢献することができる。実装効率の向上に大いに役立つ。

こういったチップ実装用基板では、端子は、基板本体上で広がる第１導電層と、第１導電層の表面で広がって、所定の金属に対して置換反応を示す材料で構成される置換層と、置換層の表面に受け止められて、前記所定の金属で構成されるめっき層とを備えてもよい。このとき、第１〜第４導電性抵抗体は、基板本体上で広がって、前述の材料で構成される置換層と、置換層の表面に受け止められて、前述の所定の金属で構成されるめっき層とを備えればよい。

こういったチップ実装用基板の実現にあたって、特定のめっき膜の形成方法が提供されてもよい。こういっためっき膜の形成方法は、例えば、絶縁性の板材上に第１パターンに従ってレジスト膜を形成する工程と、レジスト膜の形成後に絶縁性の板材上で第１パターンに従って金属材料のめっき膜を形成する工程と、第１パターンのレジスト膜を除去する工程と、レジスト膜の除去後に第１パターンおよび第１パターンから異なる第２パターンに従って金属材料のめっき膜を形成する工程とを備えればよい。

こういった形成方法によれば、前述の導電性抵抗体は端子に比べて薄く形成されることができる。したがって、前述のように導電性抵抗体が縮小していくと、抵抗値は確実に大きな変化量で増大していくことができる。したがって、外縁の加工は高い精度で実現されることができる。その一方で、導電性抵抗体の膜厚が大きいと、基板本体の削り量に対して抵抗値の変化量は減少してしまう。特定される位置の精度は低下してしまう。

以上のように本発明によれば、実装効率の向上に大いに役立つチップ実装用基板の製造方法は提供される。

以下、添付図面を参照しつつ本発明の一実施形態を説明する。

図１は本発明の一実施形態に係る電子部品パッケージ１１を概略的に示す。この電子部品パッケージ１１はパッケージ基板１２を備える。パッケージ基板１２上には半導体チップ１３が実装される。実装にあたって半導体チップ１３にはボールグリッドアレイ１４が形成される。ボールグリッドアレイ１４は、所定のパターンに従って配列される複数のボール形導電端子１５から構成される。個々の導電端子１５はパッケージ基板１２上の端子すなわち導電パッド１６に受け止められる。導電パッド１６は例えばビア（図示されず）を通じてパッケージ基板１２の裏面に配置される導電ランド１７に接続されればよい。パッケージ基板１２上には、半導体チップ１３に加えてコンデンサ１８やキャパシタ１９といった電子素子が実装されてもよい。

図２に示されるように、パッケージ基板１２は絶縁性の基板本体２１を備える。基板本体２１は例えばセラミック材や樹脂材から成形されればよい。基板本体２１は例えば四角形に形成される。その結果、基板本体２１には、相互に直交する第１および第２平面２２、２３に突き当てられる第１および第２外縁２４、２５が規定される。

基板本体２１上には第１外縁２４に沿って第１および第２導電性抵抗体２６、２７が配置される。第１および第２導電性抵抗体２６、２７は相互に離隔する。同様に、基板本体２１上には第２外縁２５に沿って第３および第４導電性抵抗体２８、２９が配置される。第３および第４導電性抵抗体２８、２９は相互に離隔する。

例えば図３に示されるように、第１導電性抵抗体２６は、第１平面２２に直交する１対の基準線３１で仕切られる。基準線３１は第２平面２３に平行に延びる。基準線３１、３１同士の間隔は所定の値Ｗに設定される。前述のように、第１導電性抵抗体２６の前端は第１平面２２すなわち第１外縁２４で仕切られる。その一方で、第１導電性抵抗体２６の後端は、第１平面２２に平行に延びる基準線３２で仕切られる。第１平面２２と基準線３２との間隔は所定の値Ｌに設定される。

第１導電性抵抗体２６の後端には１対の直線導電パターン３３、３３が接続される。個々の直線導電パターン３３は基準線３１に沿って直線上で延びる。直線導電パターン３３、３３の後端には取り出し用導電パッド３４、３４が接続される。これらの直線導電パターン３３や取り出し用導電パッド３４は基板本体２１上に形成される。取り出し用導電パッド３４、３４から取り出される第１導電性抵抗体２６の抵抗値は所定の値に設定される。

ここでは、第２、第３および第４導電性抵抗体２７、２８、２９は第１導電性抵抗体２６と同様に構成されればよい。ただし、第２導電性抵抗体２７は少なくとも第１導電性抵抗体２６と同一の構成で形成されればよく、第４導電性抵抗体２９は少なくとも第３導電性抵抗体２８と同一の構成で形成されればよい。言い換えれば、第２導電性抵抗体２７の抵抗値は少なくとも第１導電性抵抗体２６のそれと同一であればよく、第４導電性抵抗体２９の抵抗値は少なくとも第３導電性抵抗体２８のそれと同一であればよい。

例えば図４から明らかなように、導電パッド１６は複数層の積層体で構成される。詳述すると、導電パッド１６は、基板本体２１上で広がる第１導電層３５を備える。この第１導電層３５は例えば銅といった金属材料から構成されればよい。第１導電層３５は例えばビア３６を通じて前述の導電ランド１７に一体化されてもよい。

第１導電層３５の表面にはいわゆる置換層３７が広がる。この置換層３７は、例えば特定の金属材料に対して置換反応を示す材料で構成される。こういった材料には、例えば金に置換反応を示すニッケルが挙げられる。

置換層３７の表面にはめっき層３８が受け止められる。このめっき層３８は特に導電性の高い金属材料から構成されればよい。こういった金属材料には例えば金が挙げられる。めっき層３８が金以外の材料で代替される場合には、前述の置換層３７の材料は代替材料に応じて選択されればよい。めっき層３８上に導電端子１５は接合される。

その一方で、個々の導電性抵抗体２６〜２９は、例えば図５から明らかなように、基板本体２１上で広がる置換層３９を備える。この置換層３９は前述の置換層３７と同様な材料で構成される。置換層３９の表面にはめっき層４１が受け止められる。このめっき層４１は前述のめっき層３８と同様に構成される。

次に、パッケージ基板１２の製造方法を詳述する。まず、基板本体２１に相当する基板素材が準備される。基板素材上には個々の区画ごとに導電パッド１６、コンデンサ１８、キャパシタ１９および第１〜第４導電性抵抗体２６〜２９が形成される。併せて、個々の導電性抵抗体２６〜２９ごとに、直線導電パターン３３および取り出し用導電パッド３４が形成される。個々の区画は個々のパッケージ基板１２に相当する。すなわち、１枚の基板素材から複数枚のパッケージ基板１２は切り出される。

切り出された個々のパッケージ基板１２には研磨処理が施される。この研磨処理で基板本体２１の第１および第２外縁２４、２５が形成される。研磨処理にあたって、例えば図６に示されるように、研磨装置４２が利用される。

研磨装置４２は、表面で平坦面４３を規定するラップ板４４を備える。研磨処理にあたってラップ板４４の平坦面４３には例えば研磨剤が供給される。こういった研磨剤は、例えば任意の流動体と、この流動体に分散する砥粒とから構成されればよい。

ラップ板４４の平坦面４３には例えば１対の保持部材４５、４５が向き合わせられる。保持部材４５、４５はパッケージ基板１２を挟み込む。こうして基板本体２１はラップ板４４の平坦面４３に対して直立姿勢に維持される。ラップ板４４の平坦面４３はパッケージ基板１２に対して相対的に移動する。

保持部材４５には押し付け機構４６が関連付けられる。押し付け機構４６は例えば１対の駆動部材４７を備える。駆動部材４７は例えばパッケージ基板１２の外側で保持部材４５に連結される。駆動部材４７はパッケージ基板１２に対して押し付け力を発揮する。この押し付け力に基づきパッケージ基板１２はラップ板４４の平坦面４３に押し付けられる。こうして研磨処理は実現される。

保持部材４５上のパッケージ基板１２には抵抗計測器４８が接続される。抵抗計測器４８は所定の端子４９から計測用の電流を供給する。供給される電流の電流値および電圧値に基づき抵抗値は算出される。抵抗計測器４８の端子４９は導電性抵抗体２６〜２９の取り出し用導電パッド３４に接触する。抵抗計測器４８の端子４９は例えば保持部材４５内に埋め込まれればよい。こういった構成によれば、パッケージ基板１２が保持部材４５に挟み込まれると、抵抗計測器４８の端子４９は取り出し用導電パッド３４に接触する。

研磨装置４２には制御回路５１が組み込まれる。この制御回路５１は、抵抗計測器４８から供給される抵抗値に基づき個々の駆動部材４７ごとに押し付け力を制御する。制御にあたって制御回路５１は例えばメモリ５２に記憶される抵抗値の基準値を参照する。この抵抗値の基準値に基づき個々の導電性抵抗体２６〜２９は規定の大きさに揃えられる。

いま、研磨装置で第１外縁２４を形成する場面を想定する。基板本体２１の第１外縁２４はラップ板４４の平坦面４３に押し付けられる。このとき、制御回路５１は抵抗計測器４８、４８に抵抗値の測定を指示する。抵抗計測器４８、４８は第１および第２導電性抵抗体２６、２７の抵抗値を測定する。第１および第２導電性抵抗体２６、２７の抵抗値は第１および第２導電性抵抗体２６、２７の縮小に伴い増大する。

制御回路５１は、第１および第２導電性抵抗体２６、２７の抵抗値が同時に任意の目標値に至るまで個別に駆動部材４７、４７の押し付け力を制御する。すなわち、例えば第１導電性抵抗体２６の抵抗値が第２導電性抵抗体２７の抵抗値よりも小さければ、第１導電性抵抗体２６に近い駆動部材４７の押し付け力を強める。反対に、第２導電性抵抗体２７の抵抗値が第１導電性抵抗体２６の抵抗値よりも小さければ、第２導電性抵抗体２７に近い駆動部材４７の押し付け力を強める。押し付け力の増強にあたって制御回路５１は所定の制御信号を駆動部材４７の駆動源に向けて出力する。こうして第１および第２導電性抵抗体２６、２７の抵抗値は同一値に合わせ込まれる。その結果、第１および第２導電性抵抗体２６、２７の形状は相互に一致する。前述の目標値は基準値よりも小さな値に設定される。

こうして第１および第２導電性抵抗体２６、２７の抵抗値が一致すると、制御回路５１はそのまま駆動部材４７、４７に均等に押し付け力を増大させ続ける。押し付け力の増大中に制御回路５１は第１および第２導電性抵抗体２６、２７の抵抗値と基準値とを比較し続ける。制御回路５１は、第１および第２導電性抵抗体２６、２７の抵抗値が同時に基準値に一致した時点で、駆動部材４７から押し付け力を解放する。こうして第１および第２導電性抵抗体２６、２７は予め決められた形状に削り出される。基板本体２１では第１外縁２４の直線性は確保される。

以上のように第１外縁２４の加工が完了すると、続いて第２外縁２５に研磨処理が施される。ここでは、前述のような研磨処理が繰り返される結果、第３および第４導電性抵抗体２８、２９は予め決められた形状に削り出される。基板本体２１では第２外縁２５の直線性は確保される。しかも、第１〜第４導電性抵抗体２６〜２９の配置に基づき第１および第２外縁２４、２５の直交性は確保される。

次に、前述の基板素材の製造方法を簡単に説明する。図７に示されるように、例えばセラミック製の絶縁板材５４が用意される。絶縁板材５４の裏面には予め導電ランド１７が形成される。続いて図８に示されるように、導電ランド１７に対応して絶縁板材５４の表面からビア用孔５５が形成される。ビア用孔５５は絶縁板材５４を貫通する。その結果、ビア用孔５５では導電ランド１７の表面が露出する。

その後、図９に示されるように、絶縁板材５４の表面では一面に銅のシード層５６が形成される。こういったシード層５６は例えばめっきに基づき形成される。シード層５６の形成に先立って絶縁板材５４の表面には粗化処理が施される。こういった粗化処理はシード層５６の成長を助長する。

図１０に示されるように、シード層５６上には、第１パターンに従ってレジスト膜５７が形成される。このレジスト膜５７は例えば導電パッド１６といった配線パターンの輪郭を取り囲む。レジスト膜５７はビア用孔５５上に空隙５８を形成する。続いて図１１に示されるように、レジスト膜５７に基づき銅のめっき膜が形成される。めっき膜はレジスト膜５７の外側で露出するシード層５６から成長する。こうしてビア用孔５５は銅で埋められる。同時に、ビア用孔５５上には導電パッド１６の第１導電層３５が形成される。その後、レジスト膜５７は除去される。

レジスト膜５７の除去後、図１２に示されるように、絶縁板材５４上では第２パターンに従ってレジスト膜５９が形成される。この第２パターンではレジスト膜５９は第１〜第４導電性抵抗体２６〜２９の形状を象る。レジスト膜５９の形状すなわち第１〜第４導電性抵抗体２６〜２９は全て同一形状に設定される。こういったレジスト膜５９に従っていわゆるエッチング処理が実施される。図１３に示されるように、レジスト膜５９の外側でシード層５６は除去される。レジスト膜５９下ではシード層５６は残存する。シード層５５の除去に応じて第１導電層３５は部分的に除去されるものの、所定の膜厚でシード層５６上の第１導電層３５は残存する。その後、レジスト膜５９は除去される。

レジスト膜５９の除去後、図１４に示されるように、金属膜のめっき膜が形成される。ここでは、ニッケルおよび金の無電解めっきが実施される。ニッケル含有の置換反応液に基づき金のめっき膜が形成される。すなわち、シード層５７や第１導電層３５上には最初にニッケル層すなわち置換層３７、３９が形成される。その後、置換層３７、３９のニッケルと金との間で置換反応が引き起こされる。こうしてニッケルの置換層３７、３９の表面に金のめっき層３８、４１が形成される。

以上のような導電性抵抗体２６〜２９の形成方法によれば、導電性抵抗体２６〜２９は導電パッド１６に対して高い精度で位置決めされることができる。こういった位置決めに応じて前述のように第１および第２外縁２４、２５が形成されると、第１および第２外縁２４、２５と導電パッド１６との間では高い精度で相対位置は設定されることができる。その結果、第１および第２外縁２４、２５の直交性は確実に達成されることができる。第１および第２外縁２４、２５から導電パッド１６までの距離は高い精度で設定されることができる。

しかも、前述のような形成方法によれば、導電パッド１６に比べて導電性抵抗体２６〜２９は薄く形成されることができる。したがって、前述のように導電性抵抗体２６〜２９が縮小していくと、抵抗値は確実に大きな変化量で増大していくことができる。したがって、第１および第２外縁２４、２５の加工は高い精度で実現されることができる。その一方で、導電性抵抗体の膜厚が大きいと、基板本体２１の削り量に対して抵抗値の変化量は減少してしまう。検出の精度は低下してしまう。

いま、例えばマザーボードといった大型のプリント回路基板に前述の電子部品パッケージ１１を実装する場面を想定する。図１５に示されるように、マザーボード６１ではプリント配線基板６２上に予め実装用のソケット６３が実装される。実装にあたってソケット６３はプリント配線基板６２に例えばねじ６４で留められればよい。ソケット６３はプリント配線基板６２の表面に平行に広がる支持板６５を備える。この支持板６５には複数個の導電端子６６が支持される。ソケット６３がプリント配線基板６２上に実装されると、プリント配線基板６２上に形成される導電ランド６７上に個々の導電端子６６は受け止められる。導電端子６６と導電ランド６７との間で電気接続は確立される。

ソケット６３には、電子部品パッケージ１１を受け入れる窪み６８が形成される。窪み６８には、プリント配線基板６２の表面に平行に広がる水平面に沿って段差面６９が規定される。窪み６８はこの段差面６９で電子部品パッケージ１１のパッケージ基板１２を受け止める。窪み６８の開口はパッケージ基板１２の外形を象る。したがって、開口の働きでパッケージ基板１２は段差面６９上で高い精度で位置決めされることができる。パッケージ基板１２が窪み６８内で段差面６９に受け止められると、パッケージ基板１２の裏面はソケット６３の支持板６５に向き合わせられる。

パッケージ基板１２が段差面６９に受け止められると、導電ランド１７は対応する導電端子６６に受け止められる。こうして導電ランド１７と導電端子６６との間で電気接続は確立される。このとき、前述のような電子部品パッケージ１１ではパッケージ基板１２の第１および第２外縁２４、２５と導電ランド１７との間で同様に高い精度で相対位置は確立されることができる。こうして外縁２４、２５と導電ランド１７との間で高い精度で相対位置が確立されると、たとえ導電ランド１７同士の間隔や導電端子６６同士の間隔が狭められても、導電ランド１７は確実に対応の導電端子６６のみに接触することができる。こうしていわゆるランドグリッドアレイ（ＬＧＡ）は実現される。

その他、前述のパッケージ基板１２上には、複数の半導体チップ１３が実装されてもよい。基板本体２１の外縁２４、２５の形成にあたって前述の研磨に代えて例えば研削といったその他の方法が用いられてもよい。

本発明の一実施形態に係る電子部品パッケージの側面図である。パッケージ基板の構造を概略的に示す平面図である。第１導電性抵抗体の拡大平面図である。導電パッドの拡大垂直断面図である。導電性抵抗体の拡大垂直断面図である。研磨装置の構造を概略的に示す拡大部分側面図である。基板素材の形成方法を示す絶縁板材の断面図である。孔開け工程を示す絶縁板材の断面図である。シード層の形成工程を示す絶縁板材の断面図である。レジスト膜の形成工程を示す絶縁板材の断面図である。第１パターンに従ってめっき膜の形成工程を示す絶縁板材の断面図である。レジスト膜の形成工程を示す絶縁板材の断面図である。レジスト膜の除去後を示す絶縁板材の断面図である。第１および第２パターンに従ってめっき膜の形成工程を示す絶縁板材の断面図である。マザーボードに実装される電子部品パッケージを概略的に示す拡大部分断面側面図である。

符号の説明

１２チップ実装用基板（パッケージ基板）、１６端子（導電パッド）、２１基板本体、２２１直線（第１平面）、２３１直線（第２平面）、２４外縁、２５外縁、２６第１導電性抵抗体、２７第２導電性抵抗体、２８第３導電性抵抗体、２９第４導電性抵抗体、３４第１〜第４取り出し用導電パッド、３５第１導電層（めっき膜）、３７置換層、３８めっき層（めっき膜）、３９置換層、４１めっき層（めっき膜）、５４板材（絶縁板材）、５７レジスト膜。

Claims

絶縁性の基板本体上で１直線上で相互に離隔して配置される第１および第２導電性抵抗体に電流を供給する工程と、供給される電流に基づき第１および第２導電性抵抗体の抵抗値を検出する工程と、検出される抵抗値に基づき前記１直線に沿って基板本体の外縁を形成する工程とを備えるチップ実装用基板の製造方法。
請求項１に記載のチップ実装用基板の製造方法において、前記外縁の形成に先立って第１および第２導電性抵抗体は同一形状に規定されることを特徴とするチップ実装用基板の製造方法。
請求項１に記載のチップ実装用基板の製造方法において、前記外縁の形成にあたって第１導電性抵抗体の抵抗値は予め決められた基準値と比較されることを特徴とするチップ実装用基板の製造方法。
絶縁性の基板本体上で第１直線上で相互に離隔して配置される第１および第２導電性抵抗体に電流を供給する工程と、供給される電流に基づき第１および第２導電性抵抗体の抵抗値を検出する工程と、検出される抵抗値に基づき第１直線に沿って基板本体の第１外縁を形成する工程と、第１直線に直交する第２直線上で相互に離隔して配置される第３および第４導電性抵抗体に電流を供給する工程と、供給される電流に基づき第３および第４導電性抵抗体の抵抗値を検出する工程と、検出される抵抗値に基づき第２直線に沿って基板本体の第２外縁を形成する工程とを備えることを特徴とするチップ実装用基板の製造方法。
請求項４に記載のチップ実装用基板の製造方法において、前記外縁の形成に先立って第１および第２導電性抵抗体は同一形状に規定されることを特徴とするチップ実装用基板の製造方法。
請求項４に記載のチップ実装用基板の製造方法において、前記第１および第２外縁の形成にあたって第１および第３導電性抵抗体の抵抗値は予め決められた基準値と比較されることを特徴とするチップ実装用基板の製造方法。
相互に直交する２平面に突き当てられる第１および第２外縁を有する絶縁性の基板本体と、基板本体上に形成される導電性の端子と、第１外縁に沿って基板本体上に形成される第１導電性抵抗体と、基板本体上に形成されて、第１導電性抵抗体に接続される１対の第１取り出し用導電パッドと、第１導電性抵抗体から離隔しつつ第１外縁に沿って基板本体上に形成される第２導電性抵抗体と、基板本体上に形成されて、第２導電性抵抗体に接続される１対の第２取り出し用導電パッドと、第２外縁に沿って基板本体上に形成される第３導電性抵抗体と、基板本体上に形成されて、第３導電性抵抗体に接続される１対の第３取り出し用導電パッドと、第３導電性抵抗体から離隔しつつ第２外縁に沿って基板本体上に形成される第４導電性抵抗体と、基板本体上に形成されて、第４導電性抵抗体に接続される１対の第４取り出し用導電パッドとを備え、第１取り出し用導電パッドから取り出される第１導電性抵抗体の抵抗値と、第２取り出し用導電パッドから取り出される第２導電性抵抗体の抵抗値とは等しく、第３取り出し用導電パッドから取り出される第３導電性抵抗体の抵抗値と、第４取り出し用導電パッドから取り出される第４導電性抵抗体の抵抗値とは等しいことを特徴とするチップ実装用基板。
請求項７に記載のチップ実装用基板において、前記端子は、基板本体上で広がる第１導電層と、第１導電層の表面で広がって、所定の金属に対して置換反応を示す材料で構成される置換層と、置換層の表面に受け止められて、前記所定の金属で構成されるめっき層とを備えることを特徴とするチップ実装用基板。
請求項８に記載のチップ実装用基板において、前記第１〜第４導電性抵抗体は、前記基板本体上で広がって、前記材料で構成される置換層と、置換層の表面に受け止められて、前記所定の金属で構成されるめっき層とを備えるとを特徴とするチップ実装用基板。
絶縁性の板材上に第１パターンに従ってレジスト膜を形成する工程と、レジスト膜の形成後に絶縁性の板材上で第１パターンに従って金属材料のめっき膜を形成する工程と、第１パターンのレジスト膜を除去する工程と、レジスト膜の除去後に第１パターンおよび第１パターンから異なる第２パターンに従って金属材料のめっき膜を形成する工程とを備えることを特徴とするめっき膜の形成方法。