JP2010283044A5 - - Google Patents

Download PDF

Info

Publication number
JP2010283044A5
JP2010283044A5 JP2009133604A JP2009133604A JP2010283044A5 JP 2010283044 A5 JP2010283044 A5 JP 2010283044A5 JP 2009133604 A JP2009133604 A JP 2009133604A JP 2009133604 A JP2009133604 A JP 2009133604A JP 2010283044 A5 JP2010283044 A5 JP 2010283044A5
Authority
JP
Japan
Prior art keywords
wiring board
electrode pad
support plate
insulating layer
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009133604A
Other languages
English (en)
Other versions
JP2010283044A (ja
JP5561460B2 (ja
Filing date
Publication date
Priority claimed from JP2009133604A external-priority patent/JP5561460B2/ja
Priority to JP2009133604A priority Critical patent/JP5561460B2/ja
Application filed filed Critical
Priority to KR1020100050936A priority patent/KR101610969B1/ko
Priority to US12/792,096 priority patent/US8476754B2/en
Priority to TW099117888A priority patent/TWI487450B/zh
Publication of JP2010283044A publication Critical patent/JP2010283044A/ja
Publication of JP2010283044A5 publication Critical patent/JP2010283044A5/ja
Priority to US13/906,566 priority patent/US8749046B2/en
Publication of JP5561460B2 publication Critical patent/JP5561460B2/ja
Application granted granted Critical
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

例えば、サブトラクティブ法によって配線基板上に電極パッドを形成する場合、銅箔表面に開口部を有するレジストパターンを形成し、その開口部から露出する銅箔をエッチングした後、レジストパターンを剥離することによって、残存した銅箔からなる電極パッドが形成される。
図45に、絶縁層103から露出する複数の電極パッド102を有する配線基板101を備えた半導体パッケージを示す。図45に示す配線基板101では、前記特許文献1〜3記載の配線基板と同様に、複数の電極パッド102それぞれの搭載面が、絶縁層103に形成されている同じ凹み深さの凹部104から露出している。なお、配線基板101は、外部接続端子ともなる配線層105と、配線層105を覆うソルダレジスト106と、絶縁層103に形成され、電極パッド102と配線層105とを電気的に接続するビア(VIA)107とを含んで構成されている。
本発明の目的は、配線基板に種々の部品を搭載する自由度を、高めることのできる技術を提供することにある。本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本発明の一実施形態における配線基板は、第1および第2電極パッドと、前記第1および第2電極パッドを埋設する絶縁層とを備えている。前記第1および第2電極パッドが、前記配線基板表面となる前記絶縁層の一方の面からの露出面を有している。前記第1および第2電極パッドの露出面の前記絶縁層の一方の面からの深さが互いに異なる。これにより、前記配線基板に種々の部品を搭載することに関しての自由度が、接続材の量制御の他、前記第1および第2電極パッドの搭載面(露出面)の深さ制御が加わることによって高まる。
ここで、配線基板は、前記絶縁層の一方の面とは反対側の他方の面に配線層を備えている。前記第1および第2電極パッドが、前記露出面とは反対側の反対面を有している。前記絶縁層の他方の面から前記第1および第2電極パッドの反対面にそれぞれ達する第1および第2ビア穴が、前記絶縁層に設けられている。前記配線層が、前記配線層が、前記第1ビア穴を介して前記第1電極パッドの反対面と電気的に接続され、前記第2ビア穴を介して前記第2電極パッドの反対面と電気的に接続された配線パターンとして設けられる。
また、配線基板では、前記絶縁層が、樹脂からなり、前記第1および第2電極パッドが、めっき膜からなる。
この一実施形態によれば、配線基板に種々の部品を搭載する自由度を、高めることができる。
めっき膜4は、例えば、10〜20μm程度の厚さのCuめっき膜である。本実施形態では、給電層52としてNiめっき膜を形成しているので、めっき膜4はそれとは異なる材質のCuめっき膜を形成している。後工程で、Niめっき膜からなる給電層52はエッチングによって除去されるが、その時にはめっき膜4は残存させておくので、めっき膜4には、Niめっき膜とエッチングレートの異なる材質であるCuめっき膜を形成している。
めっき膜4は、例えば、10〜20μm程度の厚さのCuめっき膜である。本実施形態では、給電層52としてNiめっき膜を形成しているので、めっき膜4はそれとは異なる材質のCuめっき膜を形成している。後工程で、Niめっき膜からなる給電層52はエッチングによって除去されるが、その時にはめっき膜4は残存させておくので、めっき膜4には、Niめっき膜とエッチングレートの異なる材質であるCuめっき膜を形成している。

Claims (16)

  1. 1および第2電極パッドと、
    前記第1および第2電極パッドを埋設する絶縁層と
    を備えた配線基板であって、
    前記第1および第2電極パッドが、前記配線基板表面となる前記絶縁層の一方の面からの露出面を有し、
    前記第1および第2電極パッドの露出面の前記絶縁層の一方の面からの深さが互いに異なることを特徴とする配線基板。
  2. 請求項1記載の配線基板において、
    前記絶縁層の一方の面とは反対側の他方の面に配線層を備え、
    前記第1および第2電極パッドが、前記露出面とは反対側の反対面を有し、
    前記絶縁層の他方の面から前記第1および第2電極パッドの反対面にそれぞれ達する第1および第2ビア穴が、前記絶縁層に設けられ、
    前記配線層が、前記第1ビア穴を介して前記第1電極パッドの反対面と電気的に接続され、前記第2ビア穴を介して前記第2電極パッドの反対面と電気的に接続された配線パターンとして設けられることを特徴とする配線基板。
  3. 請求項1または2記載の配線基板において、
    前記絶縁層が、樹脂からなり、
    前記第1および第2電極パッドが、めっき膜からなることを特徴とする配線基板。
  4. 請求項1〜3のいずれか一項に記載の配線基板において、
    前記第1または第2電極パッドの露出面が、前記絶縁層の一方の面と同一面にあることを特徴とする配線基板。
  5. 請求項1〜3のいずれか一項に記載の配線基板において、
    前記第1電極パッドの前記絶縁層の一方の面からの深さが、前記第2電極パッドの前記絶縁層の一方の面からの深さより深くまたは浅く、
    前記第1電極パッドの露出面の面積が、前記第2電極パッドの露出面の面積より小さいまたは大きいことを特徴とする配線基板。
  6. 請求項1〜5のいずれか一項に記載の配線基板において、
    前記第1および第2電極パッドの露出面の材質が互いに異なることを特徴とする配線基板。
  7. 請求項1〜6のいずれか一項に記載の配線基板において、
    前記配線基板には、半導体チップおよび蓋体が搭載され、
    前記半導体チップの外部接続端子と、前記第1電極パッドとが電気的に接続され、
    前記蓋体接続部と、前記第2電極パッドとが電気的に接続されることを特徴とする配線基板。
  8. 請求項1〜6のいずれか一項に記載の配線基板において、
    前記配線基板には、半導体チップおよび前記配線基板とは別の配線基板が搭載され、
    前記半導体チップの外部接続端子と、前記第1電極パッドとが電気的に接続され、
    前記別の配線基板外部接続端子と、前記第2電極パッドとが電気的に接続されることを特徴とする配線基板。
  9. 請求項1〜6のいずれか一項に記載の配線基板において、
    前記配線基板には、半導体チップおよび電子部品が搭載され、
    前記半導体チップの外部接続端子と、前記第1電極パッドとが電気的に接続され、
    前記電子部品外部接続端子と、前記第2電極パッドとが電気的に接続されることを特徴とする配線基板。
  10. 請求項1〜6のいずれか一項に記載の配線基板において、
    前記配線基板表面とは反対側の反対面から露出する第3電極パッドを備え、
    前記配線基板表面には、電子部品およびはんだボールが搭載され、
    前記配線基板の反対面には、半導体チップが搭載され、
    前記電子部品外部接続端子と、前記第1電極パッドとが電気的に接続され、
    前記はんだボールと、前記第2電極パッドとが電気的に接続され
    記半導体チップの外部接続端子と、前記第3電極パッドとが電気的に接続されることを特徴とする配線基板。
  11. 以下の工程を含むことを特徴とする配線基板の製造方法:
    (a)支持板上に開口部を有する第1レジスト層を形成する工程;
    (b)前記(a)工程後に、前記第1レジスト層の開口部の前記支持板上に該支持板と材質が異なる深さ調整膜を形成する工程;
    (c)前記(b)工程後に、前記第1レジスト層の開口部の前記深さ調整膜上に該深さ調整膜と材質が異なる第1めっき膜を形成する工程;
    (d)前記(c)工程後に、前記第1レジスト層を除去する工程;
    (e)前記支持板上に開口部を有する第2レジスト層を形成する工程;
    (f)前記(e)工程後に、前記第2レジスト層の開口部の前記支持板上に該支持板と材質が異なる第2めっき膜を形成する工程;
    (g)前記(f)工程後に、前記第2レジスト層を除去する工程;
    (h)前記(d)、(g)工程後に、前記支持板上の前記第1および第2めっき膜を覆うように絶縁層を形成した後、該絶縁層上に前記第1および第2めっき膜と電気的に接続された配線層を形成する工程;
    (i)前記(h)工程後に、前記支持板を除去する工程;
    (j)前記(i)工程後に、前記深さ調整膜を除去する工程。
  12. 請求項11記載の配線基板の製造方法において、
    前記第1および第2めっき膜のそれぞれを、基板表面から露出する第1および第2電極パッドとして形成することを特徴とする配線基板の製造方法。
  13. 請求項11または12記載の配線基板の製造方法において、
    前記(f)工程では、前記第1めっき膜と材質が異なる前記第2めっき膜を形成することを特徴とする配線基板の製造方法。
  14. 以下の工程を含むことを特徴とする配線基板の製造方法:
    (a)支持板上に開口部を有する第1レジスト層を形成する工程;
    (b)前記(a)工程後に、前記第1レジスト層の開口部の前記支持板上に該支持板と材質が異なる第1深さ調整膜を形成する工程;
    (c)前記(b)工程後に、前記第1レジスト層の開口部の前記第1深さ調整膜上に該第1深さ調整膜と材質が異なる第1めっき膜を形成する工程;
    (d)前記(c)工程後に、前記第1レジスト層を除去する工程;
    (e)前記支持板上に開口部を有する第2レジスト層を形成する工程;
    (f)前記(e)工程後に、前記第2レジスト層の開口部の前記支持板上に該支持板と材質が同一の第2深さ調整膜を形成する工程;
    (g)前記(f)工程後に、前記第2レジスト層の開口部の前記第2深さ調整膜上に該第2深さ調整膜と材質が異なる第2めっき膜を形成する工程;
    (h)前記(g)工程後に、前記第2レジスト層を除去する工程;
    (i)前記(d)、(h)工程後に、前記支持板上の前記第1および第2めっき膜を覆うように絶縁層を形成した後、該絶縁層上に前記第1および第2めっき膜と電気的に接続された配線層を形成する工程;
    (j)前記(i)工程後に、前記支持板および前記第2深さ調整膜を除去する工程;
    (k)前記(j)工程後に、前記第1深さ調整膜を除去する工程。
  15. 請求項14記載の配線基板の製造方法において、
    前記(g)工程では、前記第1めっき膜と材質が異なる前記第2めっき膜を形成することを特徴とする配線基板の製造方法。
  16. 請求項14または15記載の配線基板の製造方法において、
    前記(j)工程では、エッチングによって前記支持板および前記第2深さ調整膜を除去することを特徴とする配線基板の製造方法。
JP2009133604A 2009-06-03 2009-06-03 配線基板および配線基板の製造方法 Active JP5561460B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2009133604A JP5561460B2 (ja) 2009-06-03 2009-06-03 配線基板および配線基板の製造方法
KR1020100050936A KR101610969B1 (ko) 2009-06-03 2010-05-31 배선기판 및 그 제조방법
US12/792,096 US8476754B2 (en) 2009-06-03 2010-06-02 Wiring substrate and method of manufacturing the same
TW099117888A TWI487450B (zh) 2009-06-03 2010-06-03 佈線基板及其製造方法
US13/906,566 US8749046B2 (en) 2009-06-03 2013-05-31 Wiring substrate and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009133604A JP5561460B2 (ja) 2009-06-03 2009-06-03 配線基板および配線基板の製造方法

Publications (3)

Publication Number Publication Date
JP2010283044A JP2010283044A (ja) 2010-12-16
JP2010283044A5 true JP2010283044A5 (ja) 2012-05-24
JP5561460B2 JP5561460B2 (ja) 2014-07-30

Family

ID=43300151

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009133604A Active JP5561460B2 (ja) 2009-06-03 2009-06-03 配線基板および配線基板の製造方法

Country Status (4)

Country Link
US (2) US8476754B2 (ja)
JP (1) JP5561460B2 (ja)
KR (1) KR101610969B1 (ja)
TW (1) TWI487450B (ja)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101559958B1 (ko) * 2009-12-18 2015-10-13 삼성전자주식회사 3차원 반도체 장치의 제조 방법 및 이에 따라 제조된 3차원 반도체 장치
JP5603600B2 (ja) * 2010-01-13 2014-10-08 新光電気工業株式会社 配線基板及びその製造方法、並びに半導体パッケージ
JP5826532B2 (ja) * 2010-07-15 2015-12-02 新光電気工業株式会社 半導体装置及びその製造方法
TWI495051B (zh) * 2011-07-08 2015-08-01 Unimicron Technology Corp 無核心層之封裝基板及其製法
US20130168132A1 (en) * 2011-12-29 2013-07-04 Sumsung Electro-Mechanics Co., Ltd. Printed circuit board and method of manufacturing the same
TWI557855B (zh) 2011-12-30 2016-11-11 旭德科技股份有限公司 封裝載板及其製作方法
US8969730B2 (en) * 2012-08-16 2015-03-03 Apple Inc. Printed circuit solder connections
US9716051B2 (en) * 2012-11-02 2017-07-25 Nvidia Corporation Open solder mask and or dielectric to increase lid or ring thickness and contact area to improve package coplanarity
JP6105316B2 (ja) * 2013-02-19 2017-03-29 京セラ株式会社 電子装置
JP2014207388A (ja) * 2013-04-15 2014-10-30 株式会社東芝 半導体パッケージ
CN104241231B (zh) * 2013-06-11 2017-12-08 南安市鑫灿品牌运营有限公司 芯片封装基板的制作方法
KR101516072B1 (ko) * 2013-07-09 2015-04-29 삼성전기주식회사 반도체 패키지 및 그 제조 방법
CN104576596B (zh) * 2013-10-25 2019-01-01 日月光半导体制造股份有限公司 半导体基板及其制造方法
US10276562B2 (en) * 2014-01-07 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with multiple threshold voltage and method of fabricating the same
US20150255366A1 (en) * 2014-03-06 2015-09-10 Apple Inc. Embedded system in package
JP6351371B2 (ja) * 2014-05-19 2018-07-04 太陽誘電株式会社 弾性波デバイス
DE112015002908T5 (de) * 2014-06-20 2017-03-02 Olympus Corporation Kabelverbindungsstruktur und Endoskopvorrichtung
JP6314731B2 (ja) * 2014-08-01 2018-04-25 株式会社ソシオネクスト 半導体装置及び半導体装置の製造方法
TWI570816B (zh) * 2014-09-26 2017-02-11 矽品精密工業股份有限公司 封裝結構及其製法
JP6503687B2 (ja) * 2014-10-23 2019-04-24 イビデン株式会社 プリント配線板
JP2016152262A (ja) * 2015-02-16 2016-08-22 イビデン株式会社 プリント配線板
JP6550260B2 (ja) * 2015-04-28 2019-07-24 新光電気工業株式会社 配線基板及び配線基板の製造方法
TWI575619B (zh) * 2015-12-09 2017-03-21 南茂科技股份有限公司 半導體封裝結構及其製作方法
TWI612599B (zh) * 2017-06-28 2018-01-21 中華精測科技股份有限公司 測試介面板組件及其製造方法
TWI621194B (zh) * 2017-06-28 2018-04-11 中華精測科技股份有限公司 測試介面板組件
US10930574B2 (en) * 2018-05-01 2021-02-23 Rohm Co., Ltd. Semiconductor device and method for manufacturing the same
CN111341750B (zh) 2018-12-19 2024-03-01 奥特斯奥地利科技与系统技术有限公司 包括有导电基部结构的部件承载件及制造方法
CN111599687B (zh) * 2019-02-21 2022-11-15 奥特斯科技(重庆)有限公司 具有高刚度的超薄部件承载件及其制造方法
US20200279814A1 (en) * 2019-02-28 2020-09-03 Advanced Semiconductor Engineering, Inc. Wiring structure and method for manufacturing the same
JP7335036B2 (ja) 2019-03-29 2023-08-29 ラピスセミコンダクタ株式会社 半導体パッケージの製造方法
JP2021132068A (ja) * 2020-02-18 2021-09-09 イビデン株式会社 プリント配線板、プリント配線板の製造方法
JP2022002237A (ja) * 2020-06-19 2022-01-06 日本電気株式会社 量子デバイス及びその製造方法
US20220069489A1 (en) * 2020-08-28 2022-03-03 Unimicron Technology Corp. Circuit board structure and manufacturing method thereof

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0368163A (ja) * 1989-06-28 1991-03-25 Hitachi Ltd 半導体装置
JPH10233573A (ja) * 1997-02-20 1998-09-02 Sony Corp プリント配線板及び部品実装方法
JP3834426B2 (ja) * 1997-09-02 2006-10-18 沖電気工業株式会社 半導体装置
EP1744609B1 (en) * 1999-06-02 2012-12-12 Ibiden Co., Ltd. Multi-layer printed circuit board and method of manufacturing multi-layer printed circuit board
JP3546961B2 (ja) 2000-10-18 2004-07-28 日本電気株式会社 半導体装置搭載用配線基板およびその製造方法、並びに半導体パッケージ
JP2003218249A (ja) 2002-01-18 2003-07-31 Mitsui Chemicals Inc 半導体中空パッケージ
US6747350B1 (en) * 2003-06-06 2004-06-08 Silicon Integrated Systems Corp. Flip chip package structure
JP4108643B2 (ja) 2004-05-12 2008-06-25 日本電気株式会社 配線基板及びそれを用いた半導体パッケージ
JP2006120738A (ja) * 2004-10-19 2006-05-11 Murata Mfg Co Ltd セラミック多層基板およびその製造方法
US7626829B2 (en) * 2004-10-27 2009-12-01 Ibiden Co., Ltd. Multilayer printed wiring board and manufacturing method of the multilayer printed wiring board
TWI281716B (en) * 2005-05-24 2007-05-21 Advanced Semiconductor Eng System-in-package structure
JP4146864B2 (ja) 2005-05-31 2008-09-10 新光電気工業株式会社 配線基板及びその製造方法、並びに半導体装置及び半導体装置の製造方法
JP2007088058A (ja) * 2005-09-20 2007-04-05 Denso Corp 多層基板、及びその製造方法
JP5117692B2 (ja) * 2006-07-14 2013-01-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2008071953A (ja) * 2006-09-14 2008-03-27 Nec Electronics Corp 半導体装置
JP5214139B2 (ja) * 2006-12-04 2013-06-19 新光電気工業株式会社 配線基板及びその製造方法
JP5032187B2 (ja) * 2007-04-17 2012-09-26 新光電気工業株式会社 配線基板の製造方法及び半導体装置の製造方法及び配線基板
US8482119B2 (en) * 2008-06-24 2013-07-09 Infineon Technologies Ag Semiconductor chip assembly
US7964974B2 (en) * 2008-12-02 2011-06-21 General Electric Company Electronic chip package with reduced contact pad pitch

Similar Documents

Publication Publication Date Title
JP2010283044A5 (ja)
JP5561460B2 (ja) 配線基板および配線基板の製造方法
TWI594345B (zh) 超微細間距層疊封裝(PoP)無核心封裝
JP5231340B2 (ja) 配線基板の製造方法
US9093459B2 (en) Package structure having a semiconductor component embedded therein and method of fabricating the same
JP5258716B2 (ja) プリント基板及びその製造方法
JP5997260B2 (ja) 印刷回路基板及びその製造方法
JP5905181B2 (ja) フリップ・チップ・オン・フレックス(flip−chip−on−flex)の応用例用のフレキシブル回路基板
JP2010287742A5 (ja)
US9137886B2 (en) Printed circuit board and method for manufacturing the same
JP2007013092A5 (ja)
JP2008263125A5 (ja)
JP2010103398A5 (ja)
US20090283302A1 (en) Printed circuit board and manufacturing method thereof
TW202303874A (zh) 半導體封裝及其製造方法
JP2011187913A (ja) 電子素子内蔵型印刷回路基板及びその製造方法
JP2013070009A (ja) プリント回路基板及びその製造方法
JP2011187912A (ja) 電子素子内蔵型印刷回路基板及びその製造方法
KR101039774B1 (ko) 인쇄회로기판 제조를 위한 범프 형성 방법
JP2007149731A (ja) 配線基板、半導体装置、及び配線基板の製造方法
TW201220999A (en) Printed circuit board and method for manufacturing the same
JP5574132B2 (ja) 配線基板および半導体パッケージ
KR101009224B1 (ko) 인쇄회로기판의 제조방법
JP5263830B2 (ja) 印刷回路基板及びその製造方法
KR20150064445A (ko) 반도체 패키지용 코어리스 기판 및 그 제조 방법, 이를 이용한 반도체 패키지 제조 방법