CN104241231B - 芯片封装基板的制作方法 - Google Patents

芯片封装基板的制作方法 Download PDF

Info

Publication number
CN104241231B
CN104241231B CN201310230281.5A CN201310230281A CN104241231B CN 104241231 B CN104241231 B CN 104241231B CN 201310230281 A CN201310230281 A CN 201310230281A CN 104241231 B CN104241231 B CN 104241231B
Authority
CN
China
Prior art keywords
layer
photoresist layer
base portion
projection
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310230281.5A
Other languages
English (en)
Other versions
CN104241231A (zh
Inventor
苏威硕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangmen Zetianda Technology Co ltd
Original Assignee
Nanan Xin Xin Brand Operation Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanan Xin Xin Brand Operation Co Ltd filed Critical Nanan Xin Xin Brand Operation Co Ltd
Priority to CN201310230281.5A priority Critical patent/CN104241231B/zh
Priority to CN201710592393.3A priority patent/CN107170689B/zh
Priority to CN201710592392.9A priority patent/CN107393899B/zh
Priority to TW102121214A priority patent/TWI530238B/zh
Priority to US14/140,461 priority patent/US9159614B2/en
Publication of CN104241231A publication Critical patent/CN104241231A/zh
Priority to US14/841,721 priority patent/US9472426B2/en
Application granted granted Critical
Publication of CN104241231B publication Critical patent/CN104241231B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

一种芯片封装基板，包括第一线路层、第一介电层、第二线路层及多个铜柱凸块。每个铜柱凸块均由凸块基部和对应的凸块凸部构成，该第一线路层、第一介电层及第二线路层依次层叠设置。该多个凸块基部分别与第一线路层相邻且为一体结构。该多个凸块凸部分别形成于该多个凸块基部的表面且与对应的凸块基部的相交面面积小于对应的凸块基部的面积，且该多个凸块凸部分别沿远离对应的凸块基部的方向逐渐变细。本发明还涉及一种用于制作上述芯片封装基板的方法。

Description

芯片封装基板的制作方法
技术领域
本发明涉及电路板制作领域，尤其涉及一种芯片封装基板及其制作方法。
背景技术
芯片封装基板可为芯片提供电连接、保护、支撑、散热、组装等功效，以实现多引脚化，缩小封装产品体积、改善电性能及散热性、超高密度或多芯片模块化的目的。
目前有一种芯片封装基板，其在接触垫上形成铜柱凸块。现有技术的铜柱凸块通常采用如下方法制作：在防焊层表面形成光阻层，并在光阻层上开设对应于多个接触垫的多个第一开口，该多个第一开口与防焊层上用于暴露接触垫的第二开口相连通；采用电镀的方法在该第一开口和第二开口形成电镀铜层；去除该光阻层，形成于该多个第一开口内的电镀铜层形成对应于多个接触垫的铜柱凸块。然而，由于第一和第二开口均较小，为使第一开口与第二开口可以精确对位，第一开口需大于第二开口，这样使得无法满足业界对于凸块细间距的需要。
发明内容
因此，有必要提供一种使凸块具有细间距的芯片封装基板和芯片封装结构及其制作方法。
一种芯片封装基板的制作方法，包括步骤：在铜箔层上形成图案化的第一光阻层，该第一光阻层具有多个暴露该铜箔层的第一开口；在该第一光阻层表面形成图案化的第二光阻层，该第二光阻层具有暴露该第一开口和部分第一光阻层的第二开口；通过电镀工艺使该第一开口和第二开口内充满电镀铜层，该第一开口内的电镀铜层构成凸块基部，该第二开口内的电镀铜层构成第一线路层；去除该第二光阻层，并在该第一线路层上依次形成第一介电层和第二线路层；在该铜箔层表面形成图案化的第三光阻层，该第三光阻层由多个分别与该多个凸块基部相正对且面积小于对应的凸块基部的遮挡区构成；蚀刻该铜箔层，形成分别与该多个凸块基部相连的多个凸块凸部，每个凸块凸部与对应的凸块基部的相交面小于对应的凸块基部，且沿远离该凸块基部的方向逐渐变细，该多个凸块基部与对应的凸块凸部构成多个铜柱凸块；及去除该第三光阻层，形成芯片封装基板。
一种芯片封装基板的制作方法，包括步骤：提供承载板及贴附于该承载板相对两侧的两个铜箔层；在每个铜箔层上均形成图案化的第一光阻层，每个第一光阻层具有多个暴露该铜箔层的第一开口；在每个第一光阻层表面形成图案化的第二光阻层，每个第二光阻层具有暴露该第一开口和部分第一光阻层的第二开口；通过电镀工艺使每个第一开口和第二开口内充满电镀铜层，每个第一开口内的电镀铜层构成凸块基部，每个第二开口内的电镀铜层构成第一线路层；去除该两个第二光阻层，并在每个第一线路层上依次形成第一介电层和第二线路层；使两个铜箔层分别与对应相邻的离型膜相分离；在每个铜箔层表面形成图案化的第三光阻层，每个第三光阻层由多个分别与对应的多个凸块基部相正对且面积小于对应的凸块基部的遮挡区构成；蚀刻每个铜箔层，使每个铜箔层形成分别与对应的多个凸块基部相连的多个凸块凸部，每个凸块凸部与对应的凸块基部的相交面小于对应的凸块基部，且沿远离该凸块基部的方向逐渐变细，该多个凸块基部与对应的凸块凸部构成多个铜柱凸块；及去除每个第三光阻层，形成芯片封装基板。
一种芯片封装基板，包括第一线路层、第一介电层、第二线路层及多个铜柱凸块，每个铜柱凸块均由凸块基部与对应的凸块凸部构成，该第一线路层、第一介电层及第二线路层依次层叠设置，该多个凸块基部分别与第一线路层相邻且为一体结构，该多个凸块凸部分别形成于对应凸块基部的表面且与对应的凸块基部的相交面面积小于对应的凸块基部的面积，且该多个凸块凸部分别沿远离对应的凸块基部的方向逐渐变细。
相对于现有技术，本实施例芯片封装基板的凸块凸部与凸块基部的相交面小于对应凸块基部的面积且沿远离凸块基部的方向逐渐变细，因此可以使铜柱凸块具有更细间距；且凸块凸部是由蚀刻铜箔层的方法制得，铜箔层的厚度远远小于电镀铜层等其他形式的铜层厚度，因此可使形成更小的铜柱凸块成为可能。本实施例的芯片封装基板也可应用于HDI高密度积层板。
附图说明
图1是本发明第一实施例提供的铜箔层和第一光阻层的剖视图。
图2是在图1中的第一光阻层上形成第二光阻层后的剖视图。
图3是在图2中的第一光阻层和第二光阻层所限定的开口内形成电镀层后剖视图。
图4是去除图3中的第二光阻层并压合第一介电层后的剖视图。
图5是在图4中的第一介电层上形成第二线路层后的剖视图。
图6是在图5中的第二线路层上压合第二介电层后剖视图。
图7是在图6中的第二介电层上形成第三线路层后的剖视图。
图8是在图7中的第三线路层上形成防焊层后的剖视图。
图9是在图8中的铜箔层上形成第三光阻层后的剖视图。
图10是蚀刻图9中的铜箔层后形成的芯片封装基板的剖视图。
图11是本发明第二实施例提供的承载板相对两侧贴附铜箔层的剖视图。
图12是在图11的承载板的相对两侧分别形成多层基板后的剖视图。
图13是将图12中的两个多层基板与承载板相互分离后的剖视图。
主要元件符号说明
芯片封装基板 100
铜箔层 10,10a
第一光阻层 12
第一导电层 13
第一开口 122
第二光阻层 14
第二开口 142
第一线路层 144
凸块基部 124
第一介电层 16
第二线路层 17
第一导盲孔 162
盲孔 164
第二介电层 18
第三线路层 19
第二导盲孔 182
防焊层 20
焊垫 282
多层基板 30,30a
第三光阻层 22
遮挡区 222
凸块凸部 26
承载板 40
离型膜 41
铜柱凸块 32
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
请参阅图1至10，本发明第一实施例提供一种芯片封装基板100的制作方法，包括如下步骤：
第一步，请参阅图1，在一铜箔层10的表面形成一图案化的第一光阻层12，并在该第一光阻层12的表面及露出于该第一光阻层12的铜箔层10的表面通过无电镀工艺形成连续的第一导电层13。
本实施例中，该第一光阻层12可以采用涂布、固化并图案化液态光阻油墨的方法制作形成，或采用压合并图案化干膜型光阻的方法制作形成，图案化的第一光阻层12具有多个暴露该铜箔层10的第一开口122。该第一镀铜层13覆盖该第一光阻层12的表面、该第一开口122的内壁及从该第一开口122露出的铜箔层10的表面。该无电镀工艺可以为化学镀工艺。
第二步，请参阅图2，在该第一光阻层12表面的第一导电层13上进一步形成一图案化的第二光阻层14。
本实施例中，该第二光阻层14的形成方法与第一光阻层12的形成方法类似。图案化的第二光阻层14具有暴露该第一光阻层12和第一开口122的第二开口142，该第二开口142的区域为预形成第一线路层(如图4中所示的第一线路层144)的区域，且该多个第一开口122均暴露于该第二开口142。暴露的第一导电层13包括该第一光阻层12表面的暴露于该第二光阻层14外的第一导电层13及铜箔层10表面的第一导电层13。该第一导电层13用作后续电镀制程的晶种层。
第三步，请参阅图3，通过电镀工艺在该第一开口122和第二开口142内填充铜材料以分别形成电镀铜层，从而使填充于该第一开口122内的电镀铜层构成凸块基部124，填充于该第二开口142内的电镀铜层构成第一线路层144。
第四步，请参阅图4和图5，去除该第二光阻层14及被该第二光阻层14遮挡的第一导电层13，并在该第一线路层144上依次形成第一介电层(dielectric layer)16和第二线路层17。
去除该第二光阻层14可以采用剥膜工艺，该第一导电层13可以采用闪蚀的工艺去除。该第一线路层144与第二线路层17通过第一导盲孔162实现电连接。该第一介电层16可以采用压合工艺形成于该第一线路层144上，该第一介电层16的材料在压合力作用下充满该第一线路层144中的导电线路间的空隙。该第二线路层17和第一导盲孔162可以采用半加成法制作，具体可包括如下步骤：首先，从该第一介电层16背离该第一线路层144的一侧形成贯穿该第一介电层16且暴露该第一线路层144的多个盲孔164；其次，在该第一介电层16的表面、盲孔164的内侧面及暴露于该多个盲孔164的第一线路层144的表面通过无电镀工艺形成连续的晶种层(图未示)；然后，在该第一介电层16表面覆盖一图案化光阻层(图未示)，该第一介电层16表面的晶种层预形成该第二线路层17的部分暴露于该光阻层，该第一介电层16表面的其它部分被该光阻层遮挡，其中该多个盲孔164均暴露于该光阻层，利用电镀工艺填充该盲孔164及在暴露的晶种层表面形成电镀铜层，从而形成第一导盲孔162和第二线路层17，其中形成于该多个盲孔164内的电镀铜层构成该多个第一导盲孔162。
可以理解的是，本实施例第一步中的第一导电层13也可以省略，则在本步骤则可省去闪蚀第一导电层13的步骤，此时第一光阻层12和第二光阻层14可以采用不同的材料，即在本步骤中剥离该第一光阻层12时所采用的剥离液不会对第二光阻层14造成影响。同样可以理解，该第二线路层17也可以采用选择性蚀刻铜箔的工艺形成，该第一导盲孔162也可以采用填孔工艺形成。
第五步，请参阅图6和图7，在该第二线路层17上依次形成第二介电层18和第三线路层19，并在该第二介电层18内形成电连接该第三线路层19和第二线路层17的多个第二导盲孔182。本步骤中的第二介电层18、第二导盲孔182及第三线路层19的制作方法可与第四步中的第一介电层16、第一导盲孔162及第二线路层17的制作方法相同。
第六步，请参阅图8，在该第三线路层19上覆盖防焊层20，于该防焊层20形成有多个开口区，以定义该防焊层20的开口区中裸露的第三线路层19的铜面为焊垫282，从而形成一多层基板30。
该防焊层20覆盖该第三线路层19的表面并填充该第三线路层19的层电线路间的空隙。该焊垫282用于通过焊球(图未示)与其他的芯片封装基板或电路板电连接。
第七步，请参阅图9和图10，翻转该多层基板30，并在该铜箔层10的表面上形成第三光阻层22，该第三光阻层22由多个分别与该多个凸块基部124相正对且面积小于对应的凸块基部124的遮挡区222构成；进一步地，蚀刻该铜箔层10，形成分别与该多个凸块基部124相连的多个凸块凸部26，每个凸块基部124与对应的凸块凸部26构成铜柱凸块32；最后，去除该第三光阻层22，形成芯片封装基板100。
该第三光阻层22可以采用涂布、固化并图案化液态光阻油墨的方法制作形成，或采用压合并图案化干膜型光阻的方法制作形成，或者通过喷嘴将液态光阻喷出至铜箔层10的表面正对该多个凸块基部124的位置，从而形成多个遮挡区222。
蚀刻该铜箔层10时，由于蚀刻液是自铜箔层10的表面向靠近该凸块基部124的方向进行蚀刻，因此该铜箔层10在垂直于该铜箔层10的方向上与遮挡区222相邻近的部分会更多地被蚀刻去除，即被该第三光阻层22遮挡的部分铜箔层10也会被蚀刻，且从该第三光阻层22向该凸块基部124的方向上被该第三光阻层22遮挡的部分铜箔层10被蚀刻的部分逐渐减少，从而使形成的凸块凸部26呈锥形，且沿远离该凸块基部124的方向逐渐变细。由于该第三光阻层22且面积小于对应的凸块基部124，因此该凸块凸部26与该凸块基部124相交面的面积小于对应的凸块基部124的面积。
如图10所示，本实施例的芯片封装基板100包括第一线路层144、第一介电层16、第二线路层17、第二介电层18、第三线路层19、防焊层20、第一光阻层12、多个凸块基部124及多个铜柱凸块32。该第一光阻层12、第一线路层144、第一介电层16、第二线路层17、第二介电层18、第三线路层19、防焊层20依次层叠设置，且该第一线路层144与该第二线路层17通过形成于该第一介电层16的多个第一导盲孔162实现电连接，该第二线路层17与该第三线路层19通过形成于该第二介电层18的多个第二导盲孔182实现电连接。于该防焊层20形成有多个开口区，以定义该防焊层20的开口区中裸露的第三线路层19的铜面为焊垫282。于该第一光阻层12形成有多个第一开口122，该多个凸块基部124分别形成于该多个第一开口122内，该多个凸块凸部26分别形成于该多个凸块基部124上，且该多个凸块凸部26分别为沿远离对应凸块基部124的方向逐渐变细的锥形铜柱，且每个凸块凸部26与对应凸块基部124相交面的面积小于对应凸块基部124的面积。该凸块基部124与对应的凸块凸部26构成该多个铜柱凸块32，该多个铜柱凸块32用于与芯片的多个电极电连接。
可以理解的是，在去除该第三光阻层22后，还可进一步去除该第一光阻层12。同样可以理解的是，在第五步形成第三线路层19后还可在第三线路层19上进一步形成更多的介电层和导电线路层，从而形成包括更多层线路层的芯片封装基板100。
请参阅图11和图12，本发明第二实施例提供一种芯片封装基板100的制作方法，包括如下步骤：
请参阅图11，提供一承载板40及贴附于承载板40相对两侧的离型膜41，将两个铜箔层10a分别贴附于该两个离型膜41上。
该承载板40用于支撑和保护该两个离型膜41和两个铜箔层10a，该承载板40的材料可以为PI、玻璃纤维层压布或金属如铜等。该离型膜41为双面离型膜，其可以为PET离型膜，该离型膜41用于与该承载板40和铜箔层10a粘接，且利于后续制程中该承载板40和离型膜41与该第一铜箔层10a的分离。
其次，如图11、12及图1-8所示，采用与第一实施例中的第一步至第六步相同的方法在承载板40的相对两侧分别形成与多层基板30结构相同的多层基板30a。
然后，如图13及图9-10所示，采用剥离的方法将两个多层基板30a分别与对应的离型膜41相分离，最后采用与第一实施例中的第七步相同的方法将该两个多层基板30a分别制作形成芯片封装基板100。
相对于现有技术，本发明实施例芯片封装基板100的凸块凸部26与凸块基部124的相交面小于对应凸块基部124的面积且沿远离凸块基部124的方向逐渐变细，因此可以使铜柱凸块32具有更细间距；且凸块凸部26是由蚀刻铜箔层10的方法制得，铜箔层10的厚度远远小于电镀铜层等其他形式的铜层厚度，因此可使形成更小的铜柱凸块32成为可能。可以理解的是，本实施例的芯片封装基板100也可应用于HDI高密度积层板。
可以理解的是，对于本领域的普通技术人员来说，可以根据本发明的技术构思做出其它各种相应的改变与变形，而所有这些改变与变形都应属于本发明权利要求的保护范围。

Claims (6)

1.一种芯片封装基板的制作方法，包括步骤：
在铜箔层上形成图案化的第一光阻层，该第一光阻层具有多个暴露该铜箔层的第一开口；
在该第一光阻层表面形成图案化的第二光阻层，该第二光阻层具有暴露该第一开口和部分第一光阻层的第二开口；
通过电镀工艺使该第一开口和第二开口内充满电镀铜层，该第一开口内的电镀铜层构成凸块基部，该第二开口内的电镀铜层构成第一线路层；
去除该第二光阻层，并在该第一线路层上依次形成第一介电层和第二线路层；
在该铜箔层表面形成图案化的第三光阻层，该第三光阻层由多个分别与该多个凸块基部相正对且面积小于对应的凸块基部的遮挡区构成；
蚀刻该铜箔层，形成分别与该多个凸块基部相连的多个凸块凸部，每个凸块凸部与对应的凸块基部的相交面小于对应的凸块基部，且沿远离该凸块基部的方向逐渐变细，该多个凸块基部与对应的凸块凸部构成多个铜柱凸块；及去除该第三光阻层，形成芯片封装基板。
2.如权利要求1所述的芯片封装基板的制作方法，其特征在于，在铜箔层上形成图案化的第一光阻层之后，以及在该第一光阻层表面形成图案化的第二光阻层之前，还包括在该第一光阻层的表面、该第一开口的内壁及暴露于该多个第一开口的铜箔层表面通过无电镀的方法形成连续的第一导电层；在去除该第二光阻层之后，及在该第一线路层上依次形成第一介电层和第二线路层之前，还包括去除被该第二光阻层遮挡的第一导电层。
3.如权利要求1所述的芯片封装基板的制作方法，其特征在于，在该第一线路层上依次形成第一介电层和第二线路层后，在该第二线路层上进一步依次形成第二介电层和第三线路层，并在该第三线路层覆盖防焊层，于该防焊层形成有多个开口区，以定义该防焊层的开口区中裸露的第三线路层的铜面为焊垫。
4.如权利要求1所述的芯片封装基板的制作方法，其特征在于，在去除每个第三光阻层后，进一步去除该第一光阻层。
5.一种芯片封装基板的制作方法，包括步骤：
提供承载板及贴附于该承载板相对两侧的两个铜箔层；
在每个铜箔层上均形成图案化的第一光阻层，每个第一光阻层具有多个暴露该铜箔层的第一开口；
在每个第一光阻层表面形成图案化的第二光阻层，每个第二光阻层具有暴露该第一开口和部分第一光阻层的第二开口；
通过电镀工艺使每个第一开口和第二开口内充满电镀铜层，每个第一开口内的电镀铜层构成凸块基部，每个第二开口内的电镀铜层构成第一线路层；去除该两个第二光阻层，并在每个第一线路层上依次形成第一介电层和第二线路层；
使两个铜箔层分别与对应相邻的离型膜相分离；
在每个铜箔层表面形成图案化的第三光阻层，每个第三光阻层由多个分别与对应的多个凸块基部相正对且面积小于对应的凸块基部的遮挡区构成；
蚀刻每个铜箔层，使每个铜箔层形成分别与对应的多个凸块基部相连的多个凸块凸部，每个凸块凸部与对应的凸块基部的相交面小于对应的凸块基部，且沿远离该凸块基部的方向逐渐变细，该多个凸块基部与对应的凸块凸部构成多个铜柱凸块；及
去除每个第三光阻层，形成芯片封装基板。
6.如权利要求5所述的芯片封装基板的制作方法，其特征在于，在去除每个第三光阻层后，进一步去除该第一光阻层。
CN201310230281.5A 2013-06-11 2013-06-11 芯片封装基板的制作方法 Active CN104241231B (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN201310230281.5A CN104241231B (zh) 2013-06-11 2013-06-11 芯片封装基板的制作方法
CN201710592393.3A CN107170689B (zh) 2013-06-11 2013-06-11 芯片封装基板
CN201710592392.9A CN107393899B (zh) 2013-06-11 2013-06-11 芯片封装基板
TW102121214A TWI530238B (zh) 2013-06-11 2013-06-14 晶片封裝基板及其製作方法
US14/140,461 US9159614B2 (en) 2013-06-11 2013-12-24 Packaging substrate and method for manufacturing same
US14/841,721 US9472426B2 (en) 2013-06-11 2015-09-01 Packaging substrate and method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310230281.5A CN104241231B (zh) 2013-06-11 2013-06-11 芯片封装基板的制作方法

Related Child Applications (2)

Application Number Title Priority Date Filing Date
CN201710592392.9A Division CN107393899B (zh) 2013-06-11 2013-06-11 芯片封装基板
CN201710592393.3A Division CN107170689B (zh) 2013-06-11 2013-06-11 芯片封装基板

Publications (2)

Publication Number Publication Date
CN104241231A CN104241231A (zh) 2014-12-24
CN104241231B true CN104241231B (zh) 2017-12-08

Family

ID=52004788

Family Applications (3)

Application Number Title Priority Date Filing Date
CN201310230281.5A Active CN104241231B (zh) 2013-06-11 2013-06-11 芯片封装基板的制作方法
CN201710592393.3A Active CN107170689B (zh) 2013-06-11 2013-06-11 芯片封装基板
CN201710592392.9A Active CN107393899B (zh) 2013-06-11 2013-06-11 芯片封装基板

Family Applications After (2)

Application Number Title Priority Date Filing Date
CN201710592393.3A Active CN107170689B (zh) 2013-06-11 2013-06-11 芯片封装基板
CN201710592392.9A Active CN107393899B (zh) 2013-06-11 2013-06-11 芯片封装基板

Country Status (3)

Country Link
US (2) US9159614B2 (zh)
CN (3) CN104241231B (zh)
TW (1) TWI530238B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101706470B1 (ko) 2015-09-08 2017-02-14 앰코 테크놀로지 코리아 주식회사 표면 마감층을 갖는 반도체 디바이스 및 그 제조 방법
US9954051B2 (en) * 2015-10-12 2018-04-24 Applied Materials, Inc. Structure and method of fabricating three-dimensional (3D) metal-insulator-metal (MIM) capacitor and resistor in semi-additive plating metal wiring
KR102579880B1 (ko) * 2016-05-12 2023-09-18 삼성전자주식회사 인터포저, 반도체 패키지, 및 인터포저의 제조 방법
TWI594383B (zh) * 2016-07-04 2017-08-01 欣興電子股份有限公司 封裝基板及其製造方法
US10553453B2 (en) 2016-07-14 2020-02-04 Intel Corporation Systems and methods for semiconductor packages using photoimageable layers
CN109788666B (zh) * 2017-11-14 2020-10-27 何崇文 线路基板及其制作方法
CN112599424A (zh) * 2020-12-16 2021-04-02 南通越亚半导体有限公司 一种超薄基板结构的制造方法
CN113130420A (zh) * 2021-03-19 2021-07-16 南通越亚半导体有限公司 一种嵌埋封装结构及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1315055A (zh) * 1998-08-27 2001-09-26 美国3M公司 通孔凸块接触
CN101578929A (zh) * 2007-09-20 2009-11-11 揖斐电株式会社 印刷线路板及其制造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003031719A (ja) * 2001-07-16 2003-01-31 Shinko Electric Ind Co Ltd 半導体パッケージ及びその製造方法並びに半導体装置
US20080188037A1 (en) * 2007-02-05 2008-08-07 Bridge Semiconductor Corporation Method of manufacturing semiconductor chip assembly with sacrificial metal-based core carrier
JP5032187B2 (ja) * 2007-04-17 2012-09-26 新光電気工業株式会社 配線基板の製造方法及び半導体装置の製造方法及び配線基板
TWI354356B (en) 2008-04-11 2011-12-11 Unimicron Technology Corp Multilayer package substrate and method for fabric
JP5339928B2 (ja) * 2009-01-15 2013-11-13 新光電気工業株式会社 配線基板及びその製造方法
JP5561460B2 (ja) * 2009-06-03 2014-07-30 新光電気工業株式会社 配線基板および配線基板の製造方法
JP2011013869A (ja) 2009-07-01 2011-01-20 Hitachi Ltd 入力電文処理方法
CN102054814B (zh) * 2009-11-06 2012-07-25 欣兴电子股份有限公司 无核心层封装基板及其制法
US20120112345A1 (en) * 2010-11-04 2012-05-10 Endicott Interconnect Technologies, Inc. High bandwidth semiconductor ball grid array package
JP5649490B2 (ja) * 2011-03-16 2015-01-07 新光電気工業株式会社 配線基板及びその製造方法
US9425136B2 (en) * 2012-04-17 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Conical-shaped or tier-shaped pillar connections

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1315055A (zh) * 1998-08-27 2001-09-26 美国3M公司 通孔凸块接触
CN101578929A (zh) * 2007-09-20 2009-11-11 揖斐电株式会社 印刷线路板及其制造方法

Also Published As

Publication number Publication date
US20150371873A1 (en) 2015-12-24
TWI530238B (zh) 2016-04-11
CN107170689A (zh) 2017-09-15
US9159614B2 (en) 2015-10-13
US20140361439A1 (en) 2014-12-11
US9472426B2 (en) 2016-10-18
TW201511626A (zh) 2015-03-16
CN104241231A (zh) 2014-12-24
CN107393899B (zh) 2020-07-24
CN107393899A (zh) 2017-11-24
CN107170689B (zh) 2019-12-31

Similar Documents

Publication Publication Date Title
CN104241231B (zh) 芯片封装基板的制作方法
CN103632979B (zh) 芯片封装基板和结构及其制作方法
CN103458628B (zh) 多层电路板及其制作方法
CN100542375C (zh) 布线电路基板、布线电路基板的制造方法和电路模块
JP5945564B2 (ja) パッケージキャリアおよびその製造方法
CN102770957B (zh) 模穿孔聚合物块封装
CN103904050B (zh) 封装基板、封装基板制作方法及封装结构
CN101160016B (zh) 布线电路基板
CN103687339B (zh) 电路板及其制作方法
CN102119588B (zh) 元器件内置模块的制造方法及元器件内置模块
TWI478642B (zh) 具有內埋元件的電路板及其製作方法
TWI463928B (zh) 晶片封裝基板和結構及其製作方法
CN105762131B (zh) 封装结构及其制法
US20090316329A1 (en) Chip component and method for producing the same and component built-in module and method for producing the same
CN107210554A (zh) 用于制造电互连结构的方法
CN105489565A (zh) 嵌埋元件的封装结构及其制法
CN1980530A (zh) 电路板导电凸块结构的制法
CN103857204B (zh) 承载板及其制作方法
CN104377187B (zh) Ic载板、具有该ic载板的半导体器件及制作方法
CN105722299A (zh) 中介基板及其制法
CN104576402B (zh) 封装载板及其制作方法
CN106298728A (zh) 封装结构及其制法
TWI545999B (zh) 印刷電路板及其製作方法
CN105428326A (zh) 封装结构及其制法
JP5037071B2 (ja) 樹脂封止型半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20170621

Address after: 101, room 524499, block B, 1 Garden Street, Lianjiang, Guangdong, Zhanjiang

Applicant after: Xiao Yabo

Address before: 518100 Baoan District, Shenzhen, Xin'an, road, TATA apartment building 109B, two H

Applicant before: Shenzhen Qichuangmei Technology Co.,Ltd.

Effective date of registration: 20170621

Address after: 518100 Baoan District, Shenzhen, Xin'an, road, TATA apartment building 109B, two H

Applicant after: Shenzhen Qichuangmei Technology Co.,Ltd.

Address before: 066000 Qinhuangdao economic and Technological Development Zone, Hebei Tengfei Road, No. 18

Applicant before: HONGQISHENG PRECISION ELECTRONICS (QINHUANGDAO) Co.,Ltd.

Applicant before: Zhen Ding Technology Co.,Ltd.

TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20171018

Address after: 362300, Quanzhou, Fujian Province, Nanan City, Xinhua South Road, sunny house, 6, 708

Applicant after: NAN'AN XINCAN BRAND OPERATION Co.,Ltd.

Address before: 101, room 524499, block B, 1 Garden Street, Lianjiang, Guangdong, Zhanjiang

Applicant before: Xiao Yabo

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20190822

Address after: 529000 No. 268 Qinglan Road, Waihai, Jianghai District, Jiangmen City, Guangdong Province

Patentee after: JIANGMEN ZETIANDA TECHNOLOGY CO.,LTD.

Address before: 362300 Sunshine Youjia Building 708, Ximei Xinhua South Road, Nanan City, Quanzhou City, Fujian Province

Patentee before: NAN'AN XINCAN BRAND OPERATION Co.,Ltd.

TR01 Transfer of patent right