CN102054814B - 无核心层封装基板及其制法 - Google Patents

无核心层封装基板及其制法 Download PDF

Info

Publication number
CN102054814B
CN102054814B CN 200910210707 CN200910210707A CN102054814B CN 102054814 B CN102054814 B CN 102054814B CN 200910210707 CN200910210707 CN 200910210707 CN 200910210707 A CN200910210707 A CN 200910210707A CN 102054814 B CN102054814 B CN 102054814B
Authority
CN
China
Prior art keywords
layer
package substrate
dielectric layer
coreless
substrate according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 200910210707
Other languages
English (en)
Other versions
CN102054814A (zh
Inventor
许诗滨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xinxing Electronics Co Ltd
Unimicron Technology Corp
Original Assignee
Xinxing Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xinxing Electronics Co Ltd filed Critical Xinxing Electronics Co Ltd
Priority to CN 200910210707 priority Critical patent/CN102054814B/zh
Publication of CN102054814A publication Critical patent/CN102054814A/zh
Application granted granted Critical
Publication of CN102054814B publication Critical patent/CN102054814B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一种无核心层封装基板及其制法,该无核心层封装基板包括:基板本体,由具有相对第一表面及第二表面的辅助介电层、设在该第二表面上的内层线路、设在该第二表面及内层线路上的增层结构所组成;以及多个电性接触凸块,由具有相对的第一端及第二端的金属柱与设在该第一端上的焊料层所组成,该金属柱的第二端位在该辅助介电层中并电性连接该内层线路,且该金属柱的第一端及焊料层凸出在该辅助介电层的第一表面,从而以得到超细间距及高度均一的电性接触凸块。本发明的无核心层封装基板通过形成贯穿该辅助介电层及第一阻层的小孔径开孔,以有效控制形成在各该开孔中的电性接触凸块的体积及高度的平均值与公差,从而可得到超细间距的凸块。

Description

无核心层封装基板及其制法
技术领域
本发明涉及一种无核心层封装基板及其制法,尤其涉及一种具有线路超细间距的无核心层封装基板及其制法。
背景技术
随着电子产业的蓬勃发展,电子产品也逐渐迈向多功能、高性能的趋势。为了满足半导体封装件高整合度(integration)及微型化(miniaturization)的封装需求,以供更多有源无源组件及线路载接,半导体封装基板也逐渐由双层电路板演变成多层电路板(multi-layer board),以在有限的空间下运用层间连接技术(interlayer connection)来扩大半导体封装基板上可供利用的线路布局面积,以配合高线路密度的集成电路(integrated circuit)需要,且降低封装基板的厚度,而能达到封装件轻薄短小及提高电性功能的目的。
现有技术的多层电路板是由一核心板及对称形成在其两侧的线路增层结构所组成,但因使用核心板将导致导线长度及整体结构厚度增加,所以难以满足电子产品功能不断提升且体积却不断缩小的需求,于是发展出无核心层(coreless)结构的电路板,以符合缩短导线长度及降低整体结构厚度、及符合高频化、微小化的趋势要求。
请参阅图1A至图1F,为现有无核心层封装基板及其制法的剖视示意图。
如图1A所示,首先,提供一承载板10,该承载板10的两表面上依序各设有薄膜金属层11、离形膜12、与承载金属层13。
如图1B所示,在该承载金属层13上形成第一介电层14。
如图1C所示,在该第一介电层14中以曝光显影(photolithography)或激光烧融(laser ablation)形成多个盲孔140,再以蚀刻方式在所述这些盲孔140所外露的承载金属层13表面上形成多个凹陷(concave)130。
如图1D所示,在各该凹陷130及对应的盲孔140中依序形成焊料凸块141a与第一导电盲孔141b,并在该第一介电层14上形成电性连接该第一导电盲孔141b的第一线路层142;接着,在该第一介电层14及第一线路层142上形成增层结构15,该增层结构15包括至少一第二介电层151、设在该第二介电层151上的第二线路层152、及多个设在该第二介电层151中并电性连接该第一线路层142与第二线路层152的第二导电盲孔153,且该增层结构15最外层的第二线路层152还具有多个电性接触垫154,另外在该增层结构15最外层上形成绝缘保护层16,且该绝缘保护层16形成多个绝缘保护层开孔160,以使各该电性接触垫154对应外露在各该绝缘保护层开孔160。
如图1E所示,通过该离形膜12以分离该承载金属层13,从而以制成两脱离该承载板10的初始无核心层封装基板1。
如图1F所示,移除该承载金属层13,以形成多个突出在该第一介电层14表面的焊料凸块141a,从而制成无核心层封装基板,令该焊料凸块141a供后续接置半导体芯片(附图中未表示),而该电性接触垫154供后续接置印刷电路板(附图中未表示)。
由上可知,现有无核心层封装基板的制法为在该承载板10的两侧上分别形成两表面都设有薄膜金属层11的离形膜12,再在前述结构两侧的薄膜金属层11上分别形成增层结构15;最后,沿着该离形膜12与承载金属层13的接口分离两侧的增层线路结构而形成两个无核心层封装基板。
但是,现有的制法中,因该承载金属层13为金属材,所以仅能在该承载金属层13上通过蚀刻方式形成凹陷130,其孔径及深度都有一定的公差,将导致后续形成在该凹陷130中的各该焊料凸块141a的体积及高度的公差控制不易,而使共面性(coplanarity)不良,将容易造成半导体芯片接点因应力(stress)不平衡而被破坏、或半导体芯片的部分电极垫因对应的该焊料凸块141a高度不足而未能与之形成接点,而发生无效的电性连接;再者,若该焊料凸块141a的体积平均值偏大或高度平均值偏高时,当进行回焊制造方法时,该焊料凸块141a将因形变而容易发生造成短路的接点桥接(bridge)现象。
因此,鉴于上述的问题,如何避免现有技术的无核心层封装基板的制法所造成不利于设计细间距的诸多问题,实已成为目前亟欲解决的课题。
发明内容
鉴于上述现有技术的种种缺点,本发明的主要目的在于提供一种无核心层封装基板及其制法,能得到超细间距及高度均匀度更佳的凸块。
为达上述及其它目的,本发明揭示一种无核心层封装基板,包括:基板本体,由具有相对第一表面及第二表面的辅助介电层、设在该第二表面上的内层线路、及设在该第二表面与内层线路上的增层结构所组成,该增层结构具有至少一介电层、设在该介电层上的线路层、及形成在该介电层中并电性连接该线路层的多个导电盲孔,且部分的导电盲孔电性连接该线路层与内层线路,另外该基板本体的增层结构最外层的线路层还具有多个电性接触垫;以及多个电性接触凸块,由具有相对的第一端及第二端的金属柱与设在该第一端上的焊料层所组成,该金属柱的第二端位在该辅助介电层中并电性连接该内层线路,且该金属柱的第一端及焊料层凸出在该辅助介电层的第一表面。
依上述的封装基板还可包括绝缘保护层,设在该增层结构上,且该绝缘保护层形成多个绝缘保护层开孔,以使各该电性接触垫对应外露在各该绝缘保护层开孔。另外可包括表面处理层,设在各该电性接触垫上,且形成该表面处理层的材料选自电镀镍、电镀金、电镀银、电镀锡、化镍浸金(ENIG)、化镍钯浸金(ENEPIG)、化学镀锡(Immersion Tin)、化学金、化学银或有机保焊剂(OSP)。
依上述的封装基板,该金属柱为铜柱。
本发明还揭示一种无核心层封装基板的制法,包括:提供一基材,由具有相对两表面的承载层、形成在该承载层的相对两表面上的离形膜、形成在该离形膜上的金属层、形成在该金属层上的第一阻层、及形成在该第一阻层上的辅助介电层所组成,并且在各该辅助介电层上定义出有效区;在该辅助介电层及第一阻层形成多个开孔,以露出部分金属层表面;在各该开孔中以电镀依序形成焊料层及金属柱;在该辅助介电层上形成第二阻层,并在该第二阻层中曝光显影以形成有多个开口区,以外露出部分辅助介电层且对应外露出各该金属柱;在各该开口区中电镀形成内层线路,且该内层线路连结所述这些金属柱;移除该第二阻层;在该辅助介电层及内层线路上形成增层结构,该增层结构具有至少一介电层、设在该介电层上的线路层、及设在该介电层中且电性连接该线路层与内层线路的导电盲孔,且最外层的线路层具有多个电性接触垫;在该增层结构上形成绝缘保护层,且该绝缘保护层具有多个绝缘保护层开孔,以使各该电性接触垫对应外露在各该绝缘保护层开孔;移除该有效区以外的部分;移除该承载层及离形膜,以外露出该金属层,而形成两初始基板;移除该金属层,以使各该开孔中的焊料层及金属柱形成电性接触凸块;以及移除该第一阻层,以形成基板本体,且该基板本体是由该辅助介电层、内层线路及增层结构所组成,并无核心层,且各该电性接触凸块凸出在该辅助介电层表面。
前述的制法中,该承载层与金属层的面积可大于该离形膜的面积,且该离形膜对应该有效区,另外该基材在该承载层与金属层之间及该离形膜以外的区域可形成有黏着层,且当移除该有效区以外的部分时,可一并移除该黏着层。
前述的制法中,该金属层可为铜箔,且该金属柱可为铜柱,另外可通过切割方式移除该有效区以外的部分。
另外,前述的制法还可包括在该电性接触垫上形成表面处理层,而形成该表面处理层的材料选自电镀镍、电镀金、电镀银、电镀锡、化镍浸金(ENIG)、化镍钯浸金(ENEPIG)、化学镀锡(Immersion Tin)、化学金、化学银或有机保焊剂(OSP)。
由上可知,本发明的无核心层封装基板通过形成贯穿该辅助介电层及第一阻层的小孔径开孔,以有效控制形成在各该开孔中的电性接触凸块的体积及高度的平均值与公差,从而可得到超细间距的凸块。
更详细而言,本发明所形成的电性接触凸块,是由金属柱与设在其上的焊料层所组成;其中,该金属柱的一端及焊料层凸出在该辅助介电层的第一表面,与现有技术相比,尤其在经过回焊之后,本发明的电性接触凸块,因金属柱不随回焊而变形,所以不会导致各个电性接触凸块的平均高度发生明显改变,且该电性接触凸块高度公差也较小,具有更佳的凸块共面性,从而能得到更佳的接点可靠度。
附图说明
图1A至1F为现有无核心层封装基板的剖视示意图;以及
图2A至2K为本发明无核心层封装基板的制法的示意图。
上述附图中的附图标记说明如下:
1  初始无核心层封装基板
10 承载板
11 薄膜金属层
12,21 离形膜
13 承载金属层
130 凹陷
14 第一介电层
140,230a 盲孔
141a 焊料凸块
141b 第一导电盲孔
142 第一线路层
15,27 增层结构
151 第二介电层
152 第二线路层
153 第二导电盲孔
154,273 电性接触垫
16,29 绝缘保护层
160,290 绝缘保护层开孔
2 基板本体
2’ 初始基板
2a 基材
20 承载层
20a 黏着层
22 金属层
23a 第一阻层
23b 第二阻层
230b 开口区
24 辅助介电层
24a 第一表面
24b 第二表面
240 开孔
25 电性接触凸块
251 焊料层
252 金属柱
252a 第一端
252b 第二端
26 内层线路
270 介电层
271,271’ 线路层
272,272’ 导电盲孔
290 绝缘保护层开孔
30 表面处理层
A 有效区
S-S 切割线
具体实施方式
以下通过特定的具体实施例说明本发明的实施方式,本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点及功效。
请参阅图2A至2K,为本发明所揭示的一种无核心层封装基板的制法。
如图2A所示,提供一基材2a,是由具有相对两表面的承载层20、部分形成在该承载层20的相对两表面上的离形膜21、围绕该离形膜21以外区域的黏着层20a、形成在该离形膜21及黏着层20a上的金属层22、形成在该金属层22上的第一阻层23a、及形成在该第一阻层23a上的辅助介电层24所组成,并且在各该辅助介电层24上定义出有效区A;其中,该承载层20与金属层22的面积大于该离形膜21的面积,且该离形膜21对应该有效区A,以在该承载层20与金属层22之间及该离形膜21以外的区域形成该黏着层20a,另外该金属层22为铜箔,该离形膜21的材质可为金属材、压克力材、塑料材或可剥胶材。
在后续制造方法中,因该承载层20两表面上的制造方法均相同,所以仅以该承载层20的其中一表面作说明,特此述明。
如图2B所示,在该辅助介电层24及第一阻层23a上形成多个开孔240以露出部分该金属层22表面,且形成该开孔240方式可用曝光显影(photolithography)、激光烧融、或等离子体(plasma);另外形成该开孔240的步骤可先在该辅助介电层24上形成孔状结构,再在该第一阻层23a上对应该孔状结构形成盲孔230a,以使连通的孔状结构与盲孔230a形成该开孔240、或者同时贯穿该辅助介电层24及第一阻层23a以形成该开孔240;另外,该第一阻层23a的材料为光致抗蚀剂材料或可感光的树脂材料,而该辅助介电层24的材料为介电材。
如图2C所示,通过该金属层22以在各该开孔240中以电镀方式依序形成焊料层251及金属柱252;其中,该金属柱252为铜柱。
如图2D所示,在该辅助介电层24上形成第二阻层23b,并以曝光显影令该第二阻层23b形成多个开口区230b,以外露出部分辅助介电层24且对应外露出各该金属柱252,再在各该开口区230b中的辅助介电层24与金属柱252上电镀形成内层线路26,以使该内层线路26电性连接该金属柱252。
如图2E所示,移除该第二阻层23b,以露出该辅助介电层24及内层线路26。
如图2F所示,在该辅助介电层24及内层线路26上形成增层结构27,且该增层结构27具有至少一介电层270、设在该介电层270上的线路层271、及设在该介电层270中且电性连接该线路层271的导电盲孔272,其中部分的导电盲孔272’电性连接该线路层271’与内层线路26,且最外层的线路层271具有多个电性接触垫273,以供接置印刷电路板之用(附图中未表示)。
如图2G所示,在该增层结构27上形成绝缘保护层29,该绝缘保护层29可以是防焊绿漆、感光或非感旋光性的介电材或树脂,且该绝缘保护层29具有多个绝缘保护层开孔290,以使各该电性接触垫273对应外露在各该绝缘保护层开孔290。
如图2H所示,通过切割方式,沿着切割线S-S(如图2G所示)移除该有效区A以外的部分,且一并移除该黏着层20a;因该整版面的无核心层封装基板上排版布设有多个无核心层封装基板单元,可通过切割制造方法,以分离得到多的单一无核心层封装基板单元。
如图2I所示,移除该承载层20及离形膜21,以外露出该金属层22,从而以形成两无核层(coreless)初始基板2’。
如图2J所示,移除该金属层22,以使各该开孔240中的焊料层251及金属柱252形成电性接触凸块25;另在各该电性接触垫273上形成表面处理层30。
如图2K所示,移除该第一阻层23a,以形成基板本体2,且该基板本体2是由该辅助介电层24、内层线路26及增层结构27所组成,并无核心层,从而完成该无核心层封装基板的制法,且各该电性接触凸块25凸出在该辅助介电层24表面。
本发明的无核心层封装基板利用贯穿该第一阻层23a及辅助介电层24以形成开孔240,因该第一阻层23a为干膜,所以可通过激光烧融、等离子体或曝光显影方式形成贯穿该第一阻层23a的小孔径盲孔230a,所以能有效控制形成在各该开孔240中的电性接触凸块25的体积及高度的平均值与公差,从而以达到细间距的要求。
更详细而言,本发明所形成的电性接触凸块25,是由金属柱252与设在其上的焊料层251所组成;其中,该金属柱252及焊料层251凸出在该辅助介电层24,且该焊料层251在该电性接触凸块25中所占的体积较小,与现有技术相比,尤其在经过回焊之后,本发明因金属柱252不随回焊而变形,所以不会导致各个电性接触凸块25的平均高度发生明显改变,且该电性接触凸块25高度公差也较小,因而具有更佳的凸块共面性,能避免该焊料层251的形变发生造成短路的接点桥接现象,从而能得到更佳的接点可靠度,以使本发明能有效电性连接半导体芯片。
本发明还揭示一种无核心层封装基板,包括基板本体2以及多个电性接触凸块25。
所述的基板本体2是由具有相对第一表面24a及第二表面24b的辅助介电层24、设在该第二表面24b上的内层线路26、设在该第二表面24b及内层线路26上的增层结构27所组成;其中,该增层结构27具有至少一介电层270、设在该介电层270上的线路层271、及形成在该介电层270中并电性连接该线路层271的多个导电盲孔272,且部分的导电盲孔272’电性连接该线路层271’与内层线路26,且最外层的线路层271具有多个电性接触垫273,以供接置印刷电路板之用(图式中未表示)。
所述的多个电性接触凸块25是由具有相对的第一端252a及第二端252b为铜柱的金属柱252、及设在该金属柱252的第一端252a上的焊料层251所组成,该金属柱252的第二端252b位在该辅助介电层24中并电性连接该内层线路26,且该金属柱252的第一端252a及焊料层251凸出在该辅助介电层24的第一表面24a。
所述的无核心层封装基板还包括绝缘保护层29及表面处理层30,该绝缘保护层29设在该增层结构27上,且该绝缘保护层29中形成多个绝缘保护层开孔290,以使各该电性接触垫273对应外露在各该绝缘保护层开孔290;该表面处理层30设在各该电性接触垫273的外露表面上,且形成该表面处理层30的材料选自电镀镍、电镀金、电镀银、电镀锡、化镍浸金(ENIG)、化镍钯浸金(ENEPIG)、化学镀锡(Immersion Tin)、化学金、化学银或有机保焊剂(OSP)。
上述实施例用以例示性说明本发明的原理及其功效,而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下,对上述实施例进行修改。因此本发明的权利保护范围,应如权利要求书所列。

Claims (14)

1.一种无核心层封装基板,其特征在于,包括:
基板本体,由具有相对的第一表面及第二表面的辅助介电层、设在该第二表面上的内层线路、及设在该第二表面与内层线路上的增层结构所组成,该增层结构具有至少一介电层、设在该介电层上的线路层、及形成在该介电层中并电性连接该线路层的多个导电盲孔,且部分该导电盲孔电性连接该线路层与内层线路,另外该基板本体的增层结构最外层的线路层还具有多个电性接触垫;以及
多个电性接触凸块,由具有相对的第一端及第二端的金属柱与设在该第一端上的焊料层所组成,该金属柱的第二端位在该辅助介电层中并电性连接该内层线路,且该金属柱的第一端及焊料层凸出在该辅助介电层的第一表面。
2.根据权利要求1所述的无核心层封装基板,其特征在于,还包括绝缘保护层,设在该增层结构上,且该绝缘保护层形成多个绝缘保护层开孔,以使各该电性接触垫对应外露在各该绝缘保护层开孔。
3.根据权利要求2所述的无核心层封装基板,其特征在于,还包括表面处理层,设在各该电性接触垫上。
4.根据权利要求3所述的无核心层封装基板,其特征在于,形成该表面处理层的材料选自电镀镍、电镀金、电镀银、电镀锡、化镍浸金、化镍钯浸金、化学镀锡、化学金、化学银或有机保焊剂。
5.根据权利要求1所述的无核心层封装基板,其特征在于,该金属柱为铜柱。
6.一种无核心层封装基板的制法,其特征在于,包括:
提供一基材,由具有相对的两表面的承载层、形成在该承载层的相对两表面上的离形膜、形成在该离形膜上的金属层、形成在该金属层上的第一阻层、及形成在该第一阻层上的辅助介电层所组成,并且在各该辅助介电层上定义出有效区;
在该辅助介电层及第一阻层形成多个开孔,以露出部分金属层表面;
在各该开孔中以电镀依序形成焊料层及金属柱;
在该辅助介电层上形成第二阻层,并在该第二阻层中曝光显影以形成有多个开口区,以外露出部分辅助介电层且对应外露出各该金属柱;
在各该开口区中电镀形成内层线路,且该内层线路连结所述这些金属柱;
移除该第二阻层;
在该辅助介电层及内层线路上形成增层结构,该增层结构具有至少一介电层、设在该介电层上的线路层、及设在该介电层中且电性连接该线路层与内层线路的导电盲孔,且最外层的线路层具有多个电性接触垫;
在该增层结构上形成绝缘保护层,且该绝缘保护层具有多个绝缘保护层开孔,以使各该电性接触垫对应外露在各该绝缘保护层开孔;
移除该有效区以外的部分;
移除该承载层及离形膜,以外露出该金属层,而形成两初始基板;
移除该金属层,以使各该开孔中的焊料层及金属柱形成电性接触凸块;以及
移除该第一阻层,以形成基板本体,且该基板本体是由该辅助介电层、内层线路及增层结构所组成,并无核心层,且各该电性接触凸块凸出在该辅助介电层表面。
7.根据权利要求6所述的无核心层封装基板的制法,其特征在于,该承载层与金属层的面积大于该离形膜的面积,且该离形膜对应该有效区。
8.根据权利要求7所述的无核心层封装基板的制法,其特征在于,该基材在该承载层与金属层之间、且在该离形膜以外的区域形成黏着层。
9.根据权利要求8所述的无核心层封装基板的制法,其特征在于,移除该有效区以外的部分时,一并移除该黏着层。
10.根据权利要求6所述的无核心层封装基板的制法,其特征在于,该金属层为铜箔。
11.根据权利要求6所述的无核心层封装基板的制法,其特征在于,该金属柱为铜柱。
12.根据权利要求6所述的无核心层封装基板的制法,其特征在于,通过切割方式移除该有效区以外的部分。
13.根据权利要求6所述的无核心层封装基板的制法,其特征在于,还包括在该电性接触垫上形成表面处理层。
14.根据权利要求13所述的无核心层封装基板的制法,其特征在于,形成该表面处理层的材料选自电镀镍、电镀金、电镀银、电镀锡、化镍浸金、化镍钯浸金、化学镀锡、化学金、化学银或有机保焊剂。
CN 200910210707 2009-11-06 2009-11-06 无核心层封装基板及其制法 Active CN102054814B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200910210707 CN102054814B (zh) 2009-11-06 2009-11-06 无核心层封装基板及其制法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200910210707 CN102054814B (zh) 2009-11-06 2009-11-06 无核心层封装基板及其制法

Publications (2)

Publication Number Publication Date
CN102054814A CN102054814A (zh) 2011-05-11
CN102054814B true CN102054814B (zh) 2012-07-25

Family

ID=43958987

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200910210707 Active CN102054814B (zh) 2009-11-06 2009-11-06 无核心层封装基板及其制法

Country Status (1)

Country Link
CN (1) CN102054814B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI475935B (zh) * 2011-07-08 2015-03-01 Unimicron Technology Corp 無核心層之封裝基板及其製法
CN103474401B (zh) * 2012-06-06 2016-12-14 欣兴电子股份有限公司 载板结构与芯片封装结构及其制作方法
CN103681586B (zh) * 2012-08-30 2016-07-06 欣兴电子股份有限公司 无核心封装基板及其制法
CN107170689B (zh) * 2013-06-11 2019-12-31 唐山国芯晶源电子有限公司 芯片封装基板
TWI525769B (zh) * 2013-11-27 2016-03-11 矽品精密工業股份有限公司 封裝基板及其製法
TWI545997B (zh) * 2014-07-31 2016-08-11 恆勁科技股份有限公司 中介基板及其製法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6177731B1 (en) * 1998-01-19 2001-01-23 Citizen Watch Co., Ltd. Semiconductor package
CN1551343A (zh) * 2003-05-14 2004-12-01 ���µ�����ҵ��ʽ���� 电子元件封装结构及其制造方法
CN1574260A (zh) * 2003-06-13 2005-02-02 三洋电机株式会社 半导体装置的制造方法
CN1996564A (zh) * 2006-01-06 2007-07-11 日月光半导体制造股份有限公司 封装方法及其结构

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6177731B1 (en) * 1998-01-19 2001-01-23 Citizen Watch Co., Ltd. Semiconductor package
CN1551343A (zh) * 2003-05-14 2004-12-01 ���µ�����ҵ��ʽ���� 电子元件封装结构及其制造方法
CN1574260A (zh) * 2003-06-13 2005-02-02 三洋电机株式会社 半导体装置的制造方法
CN1996564A (zh) * 2006-01-06 2007-07-11 日月光半导体制造股份有限公司 封装方法及其结构

Also Published As

Publication number Publication date
CN102054814A (zh) 2011-05-11

Similar Documents

Publication Publication Date Title
TWI393233B (zh) 無核心層封裝基板及其製法
CN102054814B (zh) 无核心层封装基板及其制法
TWI478640B (zh) 電路板及其製作方法
US7338892B2 (en) Circuit carrier and manufacturing process thereof
TWI484875B (zh) 電路板及電路板製作方法
TW201206282A (en) Multilayered wiring board and method of manufacturing the same
TWI538584B (zh) 埋入式高密度互連印刷電路板及其製作方法
US20150055309A1 (en) Electronic component embedded substrate and method of manufacturing electronic component embedded substrate
TW200412205A (en) Double-sided printed circuit board without via holes and method of fabricating the same
JP5110346B2 (ja) 基板及び基板の製造方法
JP2008311612A (ja) 多層プリント基板およびその製造方法
KR101669534B1 (ko) 범프를 구비한 회로기판 및 그 제조 방법
TWI450656B (zh) 電路板及其製作方法
TWI331490B (en) Via hole having fine hole land and method for forming the same
TWI393229B (zh) 封裝基板的製作方法及其結構
JP5659234B2 (ja) 部品内蔵基板
CN104703399A (zh) 电路板及其制作方法
JP4657870B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
CN102686052A (zh) 软性印刷电路板及其制造方法
TWI446850B (zh) 線路層之製法
TWI420992B (zh) 電路板製作方法
US20040182603A1 (en) [inner layer structure of a circuit board]
JP2023113472A (ja) プリント基板およびその製造方法
KR101015780B1 (ko) 미세 패턴을 포함하는 인쇄회로기판 및 그 제조 방법
JP2004179541A (ja) プリント基板及びその形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant