CN1996564A - 封装方法及其结构 - Google Patents

封装方法及其结构 Download PDF

Info

Publication number
CN1996564A
CN1996564A CN 200610002586 CN200610002586A CN1996564A CN 1996564 A CN1996564 A CN 1996564A CN 200610002586 CN200610002586 CN 200610002586 CN 200610002586 A CN200610002586 A CN 200610002586A CN 1996564 A CN1996564 A CN 1996564A
Authority
CN
China
Prior art keywords
substrate
several
integrated circuit
circuit package
packing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN 200610002586
Other languages
English (en)
Inventor
刘千
钟智明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN 200610002586 priority Critical patent/CN1996564A/zh
Publication of CN1996564A publication Critical patent/CN1996564A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Wire Bonding (AREA)

Abstract

本发明公开了一种封装方法，包括：步骤一，提供一集成电路组件，其具有一主动表面，且该主动表面具有若干个导电凸块；步骤二，提供一基板，且该基板的第一表面具有若干个焊点，是与这些导电凸块相对应，该基板的第二表面具有一金属层；步骤三，将集成电路组件翻覆，并将这些导电凸块焊接于这些焊点，使其形成一集成电路组件；步骤四，蚀刻该金属层，从而形成若干个金属接点。

Description

封装方法及其结构
【技术领域】
本发明涉及一种封装方法及其结构，特别是有关于一种使用无核心层基板的覆晶封装方法及其结构。
【背景技术】
图1是传统覆晶封装的剖面图，如图所示，传统覆晶封装件是将翻覆的芯片通过导电凸块焊接于基板。传统基板封装件包括芯片10以及基板20。基板20具有数层图案化的导电层24(例如是24a，24b，24c…)、数层绝缘层26(例如是26a，26b，26c…)以及核心层40。导电层24与绝缘层26是互相堆栈于核心层40及其贯孔46的表面而形成预定的内部电路走线。利用多个导电插塞(plug)36分别贯穿绝缘层26，以电性连接导电层24。其中，导电插塞36包括导通孔(via)36a以及镀通孔(plating through hole，PTH)36b。两者依照插塞制程的不同而有尺寸上的差异。
此外，基板上更配置有多个焊点30(bump pad)，用以连接芯片10上的凸块16，而基板20的底面则配置有多个焊球垫(ball pad)34。焊点30分别通过基板的内部线路电性连接基板底面的焊球垫34，并进一步在焊球垫34上配置球底金属层42以及焊球44等导电结构，用以连接至下一层级的电子装置，例如是印刷电路板等等。然而，采用核心层40的基板其厚度较厚，使得封装件的厚度与尺寸也随之加大。由于用以支撑的核心层厚度远厚于导电层与绝缘层，且核心层40在形成贯孔46后其支撑强度会急剧下降，因此核心层必须保持在特定厚度才具有支撑效果。因此，基板厚度难以降低，产品厚度与尺寸更是难以缩小。此外，在配置焊球的过程中，必须经过回焊炉高温长时间的制程以形成焊球，在此过程中对芯片以及基板的伤害甚巨，会严重影响产品效能与寿命。
【发明内容】
本发明的目的在于提供一种封装方法及其结构，其采用无核心层的基板，将基板底部的金属基材直接蚀刻而形成金属焊点，从而有利于下一层级的封装制程，且降低基板厚度，精简制程步骤，以降低产品的成本。
为实现本发明的目的，提出如下技术方案：一种封装方法，包括：步骤一，提供一集成电路组件，其具有一主动表面，且该主动表面具有若干个导电凸块；步骤二，提供一基板，且该基板的第一表面具有若干个焊点，这些焊点是与这些导电凸块相对应，该基板的第二表面具有一金属层；步骤三，将该集成电路组件翻覆，并将前述导电凸块焊接于相应焊点，使其形成一集成电路组件；步骤四，蚀刻该金属层，从而形成若干个金属接点。
根据本发明的目的，进一步提出一种封装结构，包括无核心层基板以及集成电路组件，其中，无核心层基板(coreless substrate)具有第一表面以及第二表面，其中第二表面上暴露出若干个金属接点，集成电路组件是配置在该第一表面上，并与基板电性连接。
本发明提出的封装方法及其结构，采用无核心层的基板，将基板底部的金属基材直接蚀刻而形成金属接点，从而有利下一层级封装制程的进行。与现有技术相比，本发明不仅可降低基板厚度，更可精简制程步骤，节省产品的成本支出。
【附图说明】
图1是传统覆晶封装的剖面图。
图2A是本发明第一实施例的封装方法中构件的结构示意图。
图2B是本发明第一实施例的封装方法中焊点与导电凸块焊接的示意图。
图2C是本发明第一实施例的封装方法中形成拦坝的结构示意图。
图2D是本发明第一实施例的封装方法中填充底填材料后的示意图。
图2E是本发明第一实施例的封装方法中蚀刻金属层后的结构示意图。
图3A是本发明第二实施例的封装方法中构件的结构示意图。
图3B是本发明第二实施例的封装方法中晶圆与基板焊接的示意图。
图3C是本发明第二实施例的封装方法中形成拦坝的结构示意图。
图3D是本发明第二实施例的封装方法中填充底填材料后的示意图。
图3E是本发明第二实施例的封装方法中蚀刻金属层后的结构示意图。
图4A是本发明第三实施例的封装方法中构件的结构示意图。
图4B是本发明第三实施例的封装方法中蚀刻金属层后的结构示意图。
图4C是本发明第三实施例的封装方法中连接焊球后的结构示意图。
【具体实施方式】
第一实施例
请参照图2A至图2E，显示了本发明第一实施例的封装件制造方法的各过程结构示意图。其中，图2A绘出了基板的细部结构以利后续说明，其后的图2B至图2E中则简略了基板结构，以免图面过于繁杂而不易辨认。第一实施例中，封装件制造方法包括下列步骤：首先提供集成电路组件110以及基板120。请参照图2A，集成电路组件110具有主动表面111，且主动表面111具有数个导电凸块112。集成电路组件110可以是芯片、半导体组件以及晶圆等等。另外，基板120具有第一表面120a以及第二表面120b，基板120的第一表面120a具有数个焊点122，这些焊点122是与前述导电凸块112相对应，基板120的第二表面120b具有金属层130，如图2A所示。一个较佳的情况是，金属层130包含铜材料。
其次，将集成电路组件110翻覆，并将前述数个导电凸块112焊接于相应的数个焊点122，使其形成集成电路组件，如图2B所示。例如，集成电路组件110是一个裸露的芯片时，此一步骤即依序将芯片对应地放置在基板上，再进行焊接。
再次，在基板的第一表面120a上形成拦坝(dam)124，并位于集成电路组件110的外围，如图2C所示。之后在集成电路组件110及基板120之间填充底填材料(underfill)126，例如液态胶材，且底填材料126是限于拦坝124之内，第图2D所示。
然后，蚀刻金属层130，从而形成数个金属接点132。举例来说，金属层包含铜材料，蚀刻而成的金属接点较佳的情况是数个铜柱(copper pillar)，如图2E所示。铜柱的导电特性较佳，且无须进行繁复的形成凸块的动作。由于在回焊炉中以高温形成凸块的步骤极易对封装件造成伤害，本实施例采用金属柱体做为金属接点可提高封装件的良率，改善产品效能与寿命。进一步的较佳情况是，在数个金属接点表面形成保护层，用以保护铜柱以防止氧化，避免后续焊接不良的问题。例如以有机保护层(Organic SolderabilityPreservatives，OSP)形成的保护层。
最后，切割集成电路组件，从而形成一封装件。这样即完成封装件制程。
需要注意的是，基板120可以是一般具有核心层的基板，也可以是无核心层的基板。基板120较佳的选择是无核心层基板(coreless substrate)，使用无核心层基板可以使得基板整体厚度变得更薄。请参照图2A，无核心层的基板120是由多层电子内联机结构所形成，内联机结构包括一基材、若干层导电层所形成的预定的电路图。其中，各个导电层之间由绝缘材料相互隔离，并通过介层窗相互导通。在本实施例中，基材较佳的选择是金属层130用以支撑数层又薄又软的导电层与绝缘材质，以避免破裂。
内联机结构的建构方式简述如下，请参照图2A，在金属层130上形成第一导电层141，在第一导电层上形成介电层，第一导电层141是用于向上增长电路。接着，在介电层之中形成介层窗。再以溅镀或沉积方式在第一导电层141及介电层上形成第二层导电层142。经图案化第二导电层142以及形成介电层后，第二导电层142往水平方向延伸，将电路扇入(fan in)用以集中对应至芯片的凸块112。通过介层窗导通第一层导电层141与第二导电层142。以同样的方式，在第二导电层142上形成第三导电层143以向上增长电路，第三导电层是暴露在基板的第一表面120a上，从而对应于凸块112形成焊点122。
需注意的是，本发明将原本用以支撑导电层与绝缘材料的金属层直接蚀刻形成金属接点。由此可知，金属层130先用以支撑基板，再转换成金属接点132，这样不仅可降低基板厚度，更可精简制程步骤，节省成本支出。
图2E是本发明第一实施例的封装结构的示意图。本实施例的封装结构包括无核心层基板120以及集成电路组件110。无核心层基板(coreless substrate)120具有第一表面120a以及第二表面120b，第一表面120a暴露出数个接垫132，第二表面暴露出数个金属接点132。集成电路组件110是配置在第一表面120a上，并与基板120电性连接。集成电路组件110包括数个导电凸块112，基板120的第一表面120a更包括数个焊点122，这数个焊点122是对应地与数个导电凸块112相焊接，这样形成一覆晶封装件。封装结构还包括胶材126，胶材126是填充在集成电路组件110及基板120之间。如此一来，相较于使用传统基板，本发明采用无核心层基板可降低封装件的厚度与尺寸，有助于机体微型化。
第二实施例
本实施例中封装方法与上述第一实施例不同之处在于集成电路组件，本实施例采用未切割的晶圆直接进行封装，也就是所谓的晶圆级芯片尺寸封装制程(wafer level chip size package，WLCSP)。此外，在本实施例中，基板须采用无核心层基板，以助益于将本实施例的封装方法提升至晶圆级芯片尺寸封装制程。其原因在于无核心层基板在制造时是与晶圆采用相同的制程，因此无核心基层基板可轻易地制作成与晶圆相近的形状、大小以及相对应的电路。
请参照图3A至图3E，是依照本发明第二实施例的封装方法应用于晶圆级尺寸封装制程的构件俯视示意图。首先，提供晶圆210与无核心层基板220。二者大小相近，并具有相对应的内部电路，如图3A所示。接着，将整片晶圆210覆盖在无核心层基板220上，并焊接在一起，如图3B所示。然后，将拦坝224设置在无核心层基板220上，并位于晶圆210的周围，如图3C所示。其后在晶圆210及无核心层基板220之间填充底填材料(underfill)226，例如是液态胶材，且底填材料226限于拦坝224之内，如图3D所示。再其后，蚀刻金属层并形成数个金属接点132，例如铜柱(copper pillar)，如图3E所示。最后，切割集成电路组件，以形成数个封装件。本发明的第二实施例不仅具有上述第一实施例的各项优点，而且由于晶圆级芯片尺寸封装制程，更可大幅度地提高单位生产力，增加产量。
第三实施例
本实施例与第一实施例不同之处在于形成金属接垫的步骤以及金属接垫的形式，其他步骤及组件均相同，在此不再赘述。请参照图4A至图4C，是依照本发明第三实施例的封装方法的过程构件示意图。首先，提供焊接在一起的集成电路组件310及基板320，如图4A所示。接着，蚀刻金属层330以形成数个金属连接垫(Ball Pad)332，如图4B所示。金属层较佳的状况是包含铜，亦即金属连接垫332较佳的状况是数个铜连接垫。最后，在数个金属连接垫332上形成数个焊球(Solder Ball)334，如图4C所示。
本发明上述实施例所揭露的封装方法及其封装结构，将基板底部的金属基材直接蚀刻形成金属接垫，从而有利下一层级的封装制程。此外，更克服了基板支撑强度与厚度难以兼顾问题，利用金属层支撑厚度极薄的无核心层之基板(coreless)，并在封装后将金属层蚀刻为金属接点。金属层先用以支撑基板，再转换成金属接点，这样不仅可降低基板厚度，更可精简制程步骤，节省成本支出。其中，将基板底部金属基材直接蚀刻形成金属柱体，不仅可省略植球或形成凸块等繁复的步骤，更可提升封装件的良率，提升产品效能与寿命。特别是铜柱的导电特性较佳，且无须进行繁复的形成凸块的动作。除此之外，采用薄型的无核心层基板可降低封装件的厚度与尺寸。

Claims (10)

1.一种封装方法，其特征在于：所述封装方法包括：步骤一，提供一集成电路组件，其具有一主动表面，且该主动表面具有若干个导电凸块；步骤二，提供一基板，该基板的第一表面具有若干个焊点，所述焊点是与所述导电凸块相对应，该基板的第二表面具有一金属层；步骤三，将所述导电凸块焊接于所述焊点，以形成一集成电路组件；以及步骤四，蚀刻所述金属层，形成若干个金属接点。
2.如权利要求1所述的封装方法，其特征在于：形成所述金属连接垫的步骤中包括在这些金属接点上形成若干个焊球(Solder Ball)。
3.如权利要求1所述的封装方法，其特征在于：将所述导电凸块焊接于所述焊点的步骤之后，进一步在该基板的该第一表面上并位于该集成电路组件的外围形成一拦坝(dam)，在该集成电路组件及该基板之间填充一底填材料(underfill)，所述底填材料是限于所述拦坝之内。
4.如权利要求1所述的封装方法，其特征在于：蚀刻金属层而形成若干个金属接点的步骤之后，进一步在所述金属接点表面形成一保护层。
5.如权利要求1所述的封装方法，其特征在于：蚀刻金属层而形成若干个金属接点的步骤之后，进一步切割该集成电路组件。
6.一种封装结构，其特征在于：所述封装结构包括有一无核心层基板及一集成电路组件，其中所述无核心层基板(coreless substrate)具有第一表面及第二表面，所述第二表面上暴露出若干个金属接点；所述集成电路组件是配置在所述第一表面上，并与所述基板电性连接。
7.如权利要求6所述的封装结构，其特征在于：所述集成电路组件包括若干个导电凸块，所述基板的第一表面还包括若干个焊点，所述焊点是对应地焊接于所述导电凸块，这样所述封装结构是一覆晶封装件。
8.如权利要求7所述的封装结构，其特征在于：所述封装结构还包含若干个焊球，所述焊球是接置在所述接点上。
9.如权利要求6所述的封装结构，其特征在于：所述封装结构还包括有胶材，所述胶材是填充在集成电路组件及基板之间。
10.如权利要求6所述的封装结构，其特征在于：所述金属接点是若干个铜连接垫或铜柱。
CN 200610002586 2006-01-06 2006-01-06 封装方法及其结构 Pending CN1996564A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200610002586 CN1996564A (zh) 2006-01-06 2006-01-06 封装方法及其结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200610002586 CN1996564A (zh) 2006-01-06 2006-01-06 封装方法及其结构

Publications (1)

Publication Number Publication Date
CN1996564A true CN1996564A (zh) 2007-07-11

Family

ID=38251589

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200610002586 Pending CN1996564A (zh) 2006-01-06 2006-01-06 封装方法及其结构

Country Status (1)

Country Link
CN (1) CN1996564A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102054814B (zh) * 2009-11-06 2012-07-25 欣兴电子股份有限公司 无核心层封装基板及其制法
CN106486454A (zh) * 2015-08-31 2017-03-08 欣兴电子股份有限公司 无核心层封装结构
WO2017177779A1 (zh) * 2016-04-12 2017-10-19 中山大学 一种大面积电极led阵列制备方法
CN111755400A (zh) * 2019-03-29 2020-10-09 比亚迪股份有限公司 散热元件及其制备方法和igbt模组

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102054814B (zh) * 2009-11-06 2012-07-25 欣兴电子股份有限公司 无核心层封装基板及其制法
CN106486454A (zh) * 2015-08-31 2017-03-08 欣兴电子股份有限公司 无核心层封装结构
WO2017177779A1 (zh) * 2016-04-12 2017-10-19 中山大学 一种大面积电极led阵列制备方法
CN111755400A (zh) * 2019-03-29 2020-10-09 比亚迪股份有限公司 散热元件及其制备方法和igbt模组
CN111755400B (zh) * 2019-03-29 2023-08-08 比亚迪股份有限公司 散热元件及其制备方法和igbt模组

Similar Documents

Publication Publication Date Title
US6350386B1 (en) Method of making a support circuit with a tapered through-hole for a semiconductor chip assembly
US8222716B2 (en) Multiple leadframe package
US9418940B2 (en) Structures and methods for stack type semiconductor packaging
US9559043B2 (en) Multi-level leadframe with interconnect areas for soldering conductive bumps, multi-level package assembly and method for manufacturing the same
US6562657B1 (en) Semiconductor chip assembly with simultaneously electrolessly plated contact terminal and connection joint
US6660626B1 (en) Semiconductor chip assembly with simultaneously electrolessly plated contact terminal and connection joint
CN104685622A (zh) Bva中介结构
CN103515362A (zh) 堆叠式封装器件和封装半导体管芯的方法
CN101211901A (zh) 包含电子元件的基板
US20080157353A1 (en) Control of Standoff Height Between Packages with a Solder-Embedded Tape
CN105097759A (zh) 封装堆栈结构及其制法暨无核心层式封装基板及其制法
CN105321902A (zh) 封装结构及其制法
US6402970B1 (en) Method of making a support circuit for a semiconductor chip assembly
US6441486B1 (en) BGA substrate via structure
JP2008288489A (ja) チップ内蔵基板の製造方法
CN105633055B (zh) 半导体封装结构的制法
KR20140070602A (ko) 임베디드 다이 패키징용의 고정밀도 자가 정렬 다이
US6403460B1 (en) Method of making a semiconductor chip assembly
CN103972111A (zh) 引线框架结构的形成方法
CN1996564A (zh) 封装方法及其结构
KR101653563B1 (ko) 적층형 반도체 패키지 및 이의 제조 방법
US20060281223A1 (en) Packaging method and package using the same
CN101383294B (zh) 制造一种直接芯片连接装置及结构的方法
TWI431755B (zh) 堆疊式封裝構造及其基板製造方法
US6436734B1 (en) Method of making a support circuit for a semiconductor chip assembly

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication