KR20140070602A - 임베디드 다이 패키징용의 고정밀도 자가 정렬 다이 - Google Patents

임베디드 다이 패키징용의 고정밀도 자가 정렬 다이 Download PDF

Info

Publication number
KR20140070602A
KR20140070602A KR1020147010009A KR20147010009A KR20140070602A KR 20140070602 A KR20140070602 A KR 20140070602A KR 1020147010009 A KR1020147010009 A KR 1020147010009A KR 20147010009 A KR20147010009 A KR 20147010009A KR 20140070602 A KR20140070602 A KR 20140070602A
Authority
KR
South Korea
Prior art keywords
substrate
pad
temperature
component
alignment
Prior art date
Application number
KR1020147010009A
Other languages
English (en)
Inventor
데이비드 클라크
Original Assignee
플립칩 인터내셔날, 엘.엘.씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 플립칩 인터내셔날, 엘.엘.씨 filed Critical 플립칩 인터내셔날, 엘.엘.씨
Publication of KR20140070602A publication Critical patent/KR20140070602A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73209—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

임베디드 다이 패키지를 형성하는 부품을 자가 정렬하기 위한 장치 및 공정을 개시한다. 이 공정은, 레지스트레이션 패드와, 컨택트 패드 및 간격을 두고 있는 정렬 패드를 갖는 부품을 구비하는 평면 PWB 기판을 제공하는 단계로서, 상기 정렬 패드가 솔더 캡을 각각 구비하는 것인 단계; 상기 정렬 패드가 레지스트레이션 패드와 개략 정렬되도록 상기 부품을 기판 상에 배치하는 단계; 상기 정렬 패드 및 레지스트레이션 패드를 가열하여 상기 솔더 캡을 리플로우시켜, 상기 패드를 정확하게 정렬하는 단계; 그리고 상기 온도를 리플로우 온도 아래로 낮추는 단계를 포함한다. 상기 공정은 이면 외층 라미네이션을 피복하는 단계; 제1 비아를 형성하는 단계; 상기 제1 비아에 연결되는 기판의 반대측면 상에 재분배 도체를 형성하는 단계; 그리고 기판의 반대측면 위에 전면 외층 라미네이션을 피복하는 단계를 더 포함하고, 이들 모든 단계는 리플로우 온도보다 낮은 온도로 실행된다.

Description

임베디드 다이 패키징용의 고정밀도 자가 정렬 다이{HIGH PRECISION SELF ALIGNING DIE FOR EMBEDDED DIE PACKAGING}
본원은, 2011년 9월 15일자로 출원되고 발명의 명칭이 "High Precision Self Aligning Die for Embedded Die Packaging"인 미국 가출원 번호 61/535,308을 우선권으로 주장하며, 이 가출원의 내용은 본원 명세서에 전체적으로 참조로 인용된다.
본 발명은, 반도체 디바이스를 패키징하는 구조 및 방법에 관한 것이다. 보다 구체적으로, 본 발명은, PWB(printed wiring board) 내에서의 전자 임베디드 디바이스의 패키징 및 어셈블리를 위한 구조 및 방법에 관한 것이다.
통상적으로, 임베디드형 부품은, 임의의 필요한 추가의 능동형, 수동형 또는 개별(discrete) 부품과 함께 PWB 라미네이트 기판의 내층 상에 배치된다. 부품의 배치 후에, 추가의 외부 PWB 라미네이트 및 유전체층을 내층의 상부에 몰딩하거나 라미네이트하여, 부품을 매립하고 있다. 내측 라미네이트 기판 상에 단일의 또는 다수의 모듈 사이트를 마련할 수 있다. 내측 PWB 라미네이트 기판 상에 부품을 배치하는 것은, 상업적으로 이용 가능한 픽 앤드 플레이스 제조 조립 기기를 이용하여 행해진다.
규모의 경제를 향상시키기 위해서는, 대형 PWB 기판과 다수의 임베디드 다이 PWB를 스텝 앤드 리피트 포맷(step and repeat format)으로 조립하는 것이 바람직하다. 전체 패키지의 점유 공간을 줄이기 위하여 부품 밀도를 높이는 것도 바람직하다.
통상의 임베디드 다이 제조 공정에서는, 배치 후에 부품 위치를 유지하기가 어렵다. 예컨대, 외층 라미네이션 및 열 경화 단계로 인하여, 패키지 빌드업 공정 단계 중에 부품 위치가 변위될 수 있다.
임베디드 다이 용례에서는, 통상적으로 PWB와 부품 접속 비아를, 레이저 어블레이션 가공에 의해 PWB 빌드업 층을 관통하여 형성하여, 컨택트 패드를 노출시키고, 접속(interconnect)을 통상적으로 추가의 구리 도금 공정에 의해 형성한다. 이에 따라, 부품의 컨택트 패드의 사이즈는, 최소 치수, 통상적으로 150 ㎛를 가져야 하는데, 이것은, SMT(surface mount technology) 기기와 관련한 부품 배치 공차 및 레이저 스폿(spot) 사이즈에 의해 규정된다.
이 때문에, 빌드업 공정 작업을 실행하기 전에, 다이 부품을 정확하게 정렬하는 장치 및 방법이 요구된다.
이하의 상세한 설명을 참고함으로써, 본 발명을 보다 잘 이해할 수 있고, 이상에서 설명한 것을 포함한 발명의 특징 및 목적도 명확하게 될 것이다. 이러한 설명은 첨부 도면을 참고로 한다.
도 1은 본 발명에 따른 임베디드 다이 패키지의 빌드업을 위한 통상의 공정 흐름의 개략적인 순서를 나타낸다.
도 2는 본 발명에 따른 컨택트 패드 외측의 정렬 패드를 나타내는, PWB 임베디드 다이 어셈블리에 사용되는 부품의 평면도이다.
도 3은 도 2의 선 3-3을 따라 취한 부품의 단면도이다.
도 4는 도 1의 부품이 부착되어 있는, 본 발명에 따른 PWB 코어 기판의 일부의 평면도이다.
도 5는 최종 임베디드 다이 패키지의 개략적인 단면도이다.
이하의 설명에서는, 보다 확실한 개시(disclosure)를 위하여 많은 특정의 세부사항을 설명한다. 그러나 당업자는 개시된 기술을 이들 특정의 세부사항 없이도 구현할 수 있다는 것을 알 것이다. 경우에 따라서는, 개시된 기술이 명확하지 않게 되는 것을 방지하도록 기지의 특징을 상세하게 설명하지 않을 수도 있다.
본 발명에 따른 실시예에서는, 임베디드 PWB(printed wiring board) 전자 패키지 용례에 대하여 부품을 고정밀도로 배치함으로써 패키지 집적도 및 밀도를 향상시킬 수 있다. 임베디드 PWB 용례에서는, 부품(들)을 다층의 PWB 빌드업 구조 내에 매립한다. 본 발명에 따른 이러한 임베디드 다이 PWB에 의해, 전체 패키지 높이를 현저하게 줄일 수 있고, 부품 밀도를 개선할 수 있고, 패키지의 점유공간을 줄일 수 있다.
이러한 매립 혁신을 통한 부품 밀도의 증가로 인하여, 접속 경로의 길이를 짧게 할 수 있으며, 이에 의해 기생 전류를 감소시킬 수 있으며, 궁극적으로 전체 패키지 및 시스템 성능을 개선시킬 수 있다. 부품 배치 정밀도는, 임베디드 다이 PWB에서의 부품 밀도 및 최종 패키징 밀도의 증가를 제한하는 제한 요인이다.
내측 라미네이트 상에 부품을 정확하게 배치하는 것은, 후속의 공정 단계, 특히 패키지 또는 시스템 접속을 형성하는 것과 관련한 PWB 블라인드 레이저 비아의 생성과 관련하여 높은 제조 수율을 확보하는 데에 필수적인 것이다. 생산용 SMT(surface mount technology) 픽 앤드 플레이스 어셈블리 기기의 부품 배치 정밀도는 통상 ±25 ㎛ 이다. 배치 속도 및 기기의 생산량과 절충하여 배치 정밀도를 향상시킬 수도 있다.
부품(1)의 실장면 상에 바람직한 소정 세트의 정렬 패드(210)를 마련함으로써 본 발명에 따른 PWB 코어 기판(100) 상에 부품을(1) 정확하게 배치할 수 있다. 상기 정렬 패드는 부품(1)의 능동형 컨택트 패드(200)의 주변에 위치한다. 코어 기판(100) 상의 부품(1)의 위치를 정확하게 규정할 수 있다면, 정렬 패드의 수는 2개, 3개, 4개 또는 그 외의 임의의 개수일 수도 있다. 사각형의 부품 패키지에 대해서는 각 코너에 하나씩 4개를 세트로 하는 정렬 패드가 바람직하다. 도 2는 본 발명에 따른, 도 1 및 도 5에 도시된 PWB 임베디드 다이 어셈블리에 사용되는 부품(1)의 별도의 저면도이다.
부품(1)은, 전기 접속에 사용되고 레이저 비아 생성 공정에서의 엔드 스톱으로서도 작용하는 컨택트 패드(200)를 구비한다. 이들 패드(200)가 솔더 캡이 없는 것에 유의한다. 추가의 정렬 패드(210)가 부품 코너에 위치된 것으로 도시되어 있으며, 이들 정렬 패드(210)는 각각 솔더 캡을 갖는다.
도 3은 동일 부품(1)을 단면도로 도시한다. 부품(1)과 PWB 사이의 전기 접속에 사용되는 컨택트 패드(200)가 실선으로 도시되어 있다. 자가 정렬 공정을 가능하게 하는 데에 사용되는 정렬 패드(210)는 도시된 바와 같이 솔더로 캡이 씌워져 있으며, 부품(1)의 코너에 위치하고 있다. 이러한 코너 위치가 바람직하지만, 다른 레이아웃 구성을 사용할 수도 있다는 것을 이해해야 한다. 전기 접속 및 부품 정렬에 사용되는 모든 패드(200, 210)는 부품(1)의 점유공간 내에 국한되어 있다.
도 4는, 궁극적으로 부품(1)이 부착되는 PWB 코어 기판(100)의 일부의 평면도를 도시한다. 수용하는 PWB 코어 기판(100)은, Cu OSP(Copper Organic Solderability Preservative) 또는 Ni/Au 레지스트레이션 패드(410)를 구비하고, 이들 패드의 절대 위치는 도 2 및 도 3에 도시된 부품(1) 상의 정렬 패드(210)와 대응한다. 또한, PWV 코어 기판(100) 상의 부품의 최종 조립 위치는 점선 420으로 도시되어 있다.
본 발명에 따른 공정의 제1 조립 작업은, 부품(1) 상에 정렬 패드(210)를 제공하고 PWB 코어 기판(100) 상에 레지스트레이션 패드(410)를 제공하는 것이다. PWB 코어 기판(100) 상에 부품(1)을 배치하고 솔더 캡의 온도를 솔더 캡의 융점까지 상승시키면, 솔더 리플로우에 의해 정렬 패드(210) 및 레지스트레이션 패드(410)가 적셔져, 부품(10)이 코어 기판(100) 상에 정확하게 정렬되게 된다. SMT 픽 앤드 플레이스 기기에 의해, 처음에는 개략적인 배치 정밀도가 달성된다. 정렬 패드(210)와 레지스트레이션 패드(410) 사이의 솔더 리플로우 접착에 의해, 미세 배치 정밀도가 달성된다. 부품(1)이 이와 같이 정렬됨으로써, 이러한 공정에서 달성할 수 없었던 ±5 ㎛ 내의 공차를 갖는 정확한 배치가 달성된다. 리플로우 온도는 통상적으로, 사용되는 특정의 솔더 합금에 따라 약 180℃ 내지 약 230 ℃의 범위 내에 있다. 후속하여 온도를 리플로우 범위보다 낮은 레벨로 저하시키면(이 온도는 매립 공정의 나머지 부분 동안에 유지됨), 이들 납땜된 접속부에 의해 이러한 정확한 정렬이 유지된다.
도 1은 본 발명에 따른 임베디드 다이 패키지 구조를 위한 통상의 공정 흐름을 도시한다. 도 1a에서는, 임베디드 부품(1)을 SMT 및 납땜된 정렬 접속부(210, 410)에 의해 PWB 코어 기판(100)에 실장하고 있다.
PWB 코어 기판(100)을 통한 부품(1)에 대한 전기 접속은 비아(4) 및 라우팅(5)에 의해 형성된다. 다음 공정 중에, 전술한 바와 같은, 정렬 패드(210)와 레지스트레이션 패드(410) 사이의 강고한 솔더 접속에 의해 코어 기판(100) 및 부품(1)의 정확한 레지스트레이션이 유지되는데, 그 이유는 사용된 온도가 솔더 리플로우 온도보다 낮기 때문이다.
도 1은 매립 공정에 포함되는 단계 또는 작업의 순서를 나타낸다. 도 1a에 있어서, SMT 다이 또는 부품(1)을 먼저 PWB 코어 기판(100)에 부착한다. 정렬 Cu 패드(210; 도 2에 별도로 도시됨)가 코너 위치에서 다이(1)의 둘레에 위치되어 있는 것에 유의한다. 이들이 도 1a에서는 점선으로 도시되어 있다.
다음으로, 도 1b에 도시된 바와 같이, 이면 외층(3)을 PWB 코어 기판 상의 부품(1)의 위에 라미네이트한다. 각 접속 패드(200) 내 및 주변으로 리플로우하여 모든 사이 공간을 메우도록, 그와 같이 라미네이트된 외층을 진공 증착한다. 이 외층(3)은 접속 패드(200) 내 및 주변으로 흐르는 동시에, 전술한 코어 기판(100)에 플립칩 부착 후의 부품 또는 다이(1)를 매립하여, 임베디드 다이 구조 내에 다이(1)를 영구적으로 접합한다. 다음으로, 도 1c에 도시된 바와 같이, 부품 접속 패드(200)에 액세스하도록 PWB 코어 기판(100)을 관통하여 전면 내층 비아(4)를 형성한다.
도 1d는 다음 작업을 나타내는데, 이 작업에서는 전면 재분배 리드(5; lead)를, 특정의 설계에 따라 비아(4)로부터 팬-아웃 또는 팬-인의 적소에 형성한다. 도 1e는 PWB 코어 기판(100)의 전면에 형성된 전면 외층 라미네이션(6) 및 비아(7)를 나타낸다.
마지막으로, 도 1f에서, 언더 범프 금속 캡(8) 및 솔더 볼(9)을 비아(7)에 부착한다. 이로써, 패키지(500)의 조립이 종료한다.
도 5는 최종의 임베디드 패키지(500)를 관통한 개략 단면도이다. 임베디드 부품(1)은 SMT에 의해 PWB 코어 기판(100)에 실장되어 있다. 부품(1)은 전술한 솔더 리플로우 공정 중에 자가 정렬된다. 접속 정렬 패드(210) 중 하나에 납땜된, 노출된 PWB Cu OSP 패드(530)에 대하여 납땜 접속이 이루어진다. PWB를 통한 부품에의 전기 접속은 비아(7) 및 라우팅(5)에 의해 형성된다.
본 발명에 따른 방법은, PWB 또는 그 외의 기판에서의 임베디드 다이 패키지를 위한 고정밀도의 부품 자가 정렬을 제공한다. 이 방법에 의하면, ±5 ㎛ 또는 그보다 양호한 부품 배치 정밀도를 얻을 수 있다. 또한, 이 방법에 의하면, SMT 배치 후에 (후속 패키지 빌드업 작업 중에 공통적으로 관찰되는) 부품 이동의 우려를 줄일 수 있다.
본 발명에 따른 방법은, 국내외에서의 부품 배치 정밀도를 향상시킬 수 있고, 유연한 PWB 기판 및 단단한 PWB 기판 모두에 적용될 수 있다. 접속 패드(530) 정렬 후의 Cu는 개선된 서멀 히트 싱크로서 작용한다. 또한, 솔더로 씌워진 정렬 접속 패드는 온도 사이클링 중에 또는 물리적 또는 열적 충격에 대한 스트레스 버퍼로서 작용할 수 있다.
본 실시예에 대한 다양한 변형 및 수정이 있을 수 있다는 것은 당업자에게 명백하다. 예컨대, 정렬 접속부는 전기 접속부일 수도 있고 아닐 수도 있으며, 도시된 바와 같이 부품의 코너에 배치될 수도 있고 배치되지 않을 수도 있다. 이 공정을, 페이스-업 또는 페이스-다운 임베디드 조립 공정 순서에 사용할 수 있다. 고립(standoff)을 위해 구리 대신에 니켈을 이용하여 필러를 달성할 수 있다. 또한, 하나 또는 다수의 개별(discrete), 수동형 또는 능동형 부품을 전술한 모듈 내에 패키징할 수도 있다. 따라서 이들 대체예, 수정예 및 변형예 모두는 이하의 청구범위에 의해 규정되는 범위 내에 포함되는 것으로 의도된다.

Claims (10)

  1. 임베디드 다이 패키징 방법으로서,
    기판의 일면에 부품 레지스트레이션 패드가 간격을 두고 있는 평면 PWB (printed wire board) 기판을 제공하는 단계;
    정해진 간격으로 배치된 복수의 컨택트 패드와, 솔더 캡이 각각 마련된 복수의 정렬 패드를 구비하는 부품을 제공하는 단계;
    상기 정렬 패드가 레지스트레이션 패드와 개략 정렬(coarse alignment)되도록 기판 상에 상기 부품을 배치하는 단계;
    기판의 온도를 솔더 캡의 리플로우 온도로 높이도록 기판을 가열하여 솔더 캡을 리플로우시켜, 상기 정렬 패드와 레지스트레이션 패드를 정확하게 정렬시키는 단계;
    온도를 리플로우 온도 아래로 낮추는 단계; 그리고
    기판의 상기 일면 상의 부품 위에 이면 외층 라미네이션을 피복하는 단계
    를 포함하는 임베디드 다이 패키징 방법.
  2. 제1항에 있어서,
    기판을 관통하는 제1 비아를 형성하는 단계;
    상기 제1 비아에 연결되는 기판의 반대측면에 재분배 도체(redistribution condutor)를 형성하는 단계; 그리고
    상기 기판의 반대측면 위에 전면 외층 라미네이션을 피복하여 임베디드 다이 페키지를 완성하는 단계
    를 더 포함하는 임베디드 다이 패키징 방법.
  3. 제2항에 있어서, 상기 전면 외층 라미네이션을 관통하는 제2 비아를 형성하는 단계를 더 포함하는 임베디드 다이 패키징 방법.
  4. 제2항에 있어서, 상기 제2 비아에 범프 금속 및 솔더 볼을 피복하는 단계를 더 포함하는 임베디드 다이 패키징 방법.
  5. 제1항에 있어서, 상기 이면 라미네이션은 리플로우 온도보다 낮은 온도에서 피복되는 것인 임베디드 다이 패키징 방법.
  6. 제4항에 있어서, 상기 전면 및 이면 라미네이션층은 리플로우 온도보다 낮은 온도에서 피복되는 것인 임베디드 다이 패키징 방법.
  7. 임베디드 다이 패키징 방법으로서,
    기판의 일면에 부품 레지스트레이션 패드가 간격을 두고 있는 평면 PWB 기판을 제공하는 단계;
    정해진 간격으로 배치된 복수의 컨택트 패드와, 솔더 캡이 각각 마련된 복수의 정렬 패드를 구비하는 부품을 제공하는 단계;
    상기 정렬 패드가 레지스트레이션 패드와 개략 정렬(coarse alignment)되도록 기판 상에 상기 부품을 배치하는 단계;
    기판의 온도를 솔더 캡의 리플로우 온도로 높이도록 기판을 가열하여 솔더 캡을 리플로우시켜, 상기 정렬 패드와 레지스트레이션 패드를 정확하게 정렬시키는 단계;
    온도를 리플로우 온도 아래로 낮추는 단계;
    기판의 상기 일면 상의 부품 위에 이면 외층 라미네이션을 피복하는 단계;
    기판을 관통하는 제1 비아를 형성하는 단계;
    상기 제1 비아에 연결되는 기판의 반대측면에 재분배 도체를 형성하는 단계;
    상기 외층 라미네이션을 관통하는 제2 비아를 형성하는 단계; 그리고
    상기 제2 비아에 범프 금속 및 솔더 볼을 피복하는 단계
    를 포함하는 임베디드 다이 패키징 방법.
  8. 제7항에 있어서, 상기 이면 외측 라미네이션은 리플로우 온도보다 낮은 온도에서 피복되는 것인 임베디드 다이 패키징 방법.
  9. 제7항에 있어서, 상기 기판의 반대측면 위에 전면 외층 라미네이션을 피복하여 상기 임베디드 다이 패키지를 완성하는 단계를 더 포함하는 임베디드 다이 패키징 방법.
  10. 제9항에 있어서, 상기 전면 및 이면 라미네이션층은 리플로우 온도보다 낮은 온도에서 피복되는 것인 임베디드 다이 패키징 방법.
KR1020147010009A 2011-09-15 2012-09-14 임베디드 다이 패키징용의 고정밀도 자가 정렬 다이 KR20140070602A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201161535308P 2011-09-15 2011-09-15
US61/535,308 2011-09-15
PCT/US2012/055522 WO2013040418A2 (en) 2011-09-15 2012-09-14 High precision self aligning die for embedded die packaging

Publications (1)

Publication Number Publication Date
KR20140070602A true KR20140070602A (ko) 2014-06-10

Family

ID=47883991

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147010009A KR20140070602A (ko) 2011-09-15 2012-09-14 임베디드 다이 패키징용의 고정밀도 자가 정렬 다이

Country Status (6)

Country Link
US (1) US20130244382A1 (ko)
KR (1) KR20140070602A (ko)
CN (1) CN103890933A (ko)
DE (1) DE112012003858T5 (ko)
TW (1) TWI469699B (ko)
WO (1) WO2013040418A2 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015007375A1 (de) 2014-06-11 2015-12-17 Mando Corp. Lineare sensorvorrichtung für ein fahrzeug
KR20220074762A (ko) * 2020-11-27 2022-06-03 상하이 이부 세미컨덕터 컴퍼니 리미티드 반도체 패키징 방법, 반도체 어셈블리 및 이를 포함하는 전자 디바이스
US11955396B2 (en) 2020-11-27 2024-04-09 Yibu Semiconductor Co., Ltd. Semiconductor packaging method, semiconductor assembly and electronic device comprising semiconductor assembly

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9773724B2 (en) 2013-01-29 2017-09-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices, methods of manufacture thereof, and semiconductor device packages
US20190057936A1 (en) * 2015-12-18 2019-02-21 Intel Corporation Transmissive composite film for application to the backside of a microelectronic device
CN108695295A (zh) * 2018-07-27 2018-10-23 上海泽丰半导体科技有限公司 一种芯片转换板及其制造方法
US11183460B2 (en) 2018-09-17 2021-11-23 Texas Instruments Incorporated Embedded die packaging with integrated ceramic substrate
US11031332B2 (en) 2019-01-31 2021-06-08 Texas Instruments Incorporated Package panel processing with integrated ceramic isolation

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62136865A (ja) * 1985-12-11 1987-06-19 Hitachi Ltd モジユ−ル実装構造
US6965166B2 (en) * 1999-02-24 2005-11-15 Rohm Co., Ltd. Semiconductor device of chip-on-chip structure
TW445612B (en) * 2000-08-03 2001-07-11 Siliconware Precision Industries Co Ltd Solder ball array structure to control the degree of collapsing
US6570259B2 (en) * 2001-03-22 2003-05-27 International Business Machines Corporation Apparatus to reduce thermal fatigue stress on flip chip solder connections
US6919224B2 (en) * 2003-09-30 2005-07-19 Intel Corporation Modified chip attach process and apparatus
JP2007165420A (ja) * 2005-12-12 2007-06-28 Matsushita Electric Ind Co Ltd 半導体装置
US20090096098A1 (en) * 2007-10-15 2009-04-16 Advanced Chip Engineering Technology Inc. Inter-connecting structure for semiconductor package and method of the same
US8230589B2 (en) * 2008-03-25 2012-07-31 Intel Corporation Method of mounting an optical device
JP5150518B2 (ja) * 2008-03-25 2013-02-20 パナソニック株式会社 半導体装置および多層配線基板ならびにそれらの製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015007375A1 (de) 2014-06-11 2015-12-17 Mando Corp. Lineare sensorvorrichtung für ein fahrzeug
KR20220074762A (ko) * 2020-11-27 2022-06-03 상하이 이부 세미컨덕터 컴퍼니 리미티드 반도체 패키징 방법, 반도체 어셈블리 및 이를 포함하는 전자 디바이스
US11955396B2 (en) 2020-11-27 2024-04-09 Yibu Semiconductor Co., Ltd. Semiconductor packaging method, semiconductor assembly and electronic device comprising semiconductor assembly

Also Published As

Publication number Publication date
TW201325343A (zh) 2013-06-16
US20130244382A1 (en) 2013-09-19
DE112012003858T5 (de) 2014-07-10
TWI469699B (zh) 2015-01-11
WO2013040418A3 (en) 2013-06-27
WO2013040418A2 (en) 2013-03-21
CN103890933A (zh) 2014-06-25

Similar Documents

Publication Publication Date Title
US10141203B2 (en) Electrical interconnect structure for an embedded electronics package
US9236348B2 (en) Ultrathin buried die module and method of manufacturing thereof
KR20140070602A (ko) 임베디드 다이 패키징용의 고정밀도 자가 정렬 다이
KR101690549B1 (ko) 내장 칩 패키지
US9942985B2 (en) Printed circuit board and method of fabricating the same
JP3813402B2 (ja) 半導体装置の製造方法
US9142473B2 (en) Stacked type power device module
US20130230947A1 (en) Fabrication method of package structure having embedded semiconductor component
CN103811428A (zh) 用于具有保护环的倒装芯片衬底的方法和装置
US10229891B2 (en) Chip embedding package with solderable electric contact
US6403460B1 (en) Method of making a semiconductor chip assembly
JP5539453B2 (ja) 電子部品搭載多層配線基板及びその製造方法
US20220223509A1 (en) Package substrate with partially recessed capacitor
US9761570B1 (en) Electronic component package with multple electronic components
KR20150121759A (ko) 적층형 패키지 및 그 제조방법
CN113013112A (zh) 半导体结构及其制造方法
WO2024078682A1 (en) Build-up substrate for a power package
JP2020077781A (ja) 電子部品及び電子部品の製造方法
CN110634810A (zh) 半导体装置封装及其制造方法
TW201810578A (zh) 內埋式線路封裝之方法
JP2014053642A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid