JP6503687B2 - プリント配線板 - Google Patents

プリント配線板 Download PDF

Info

Publication number
JP6503687B2
JP6503687B2 JP2014216387A JP2014216387A JP6503687B2 JP 6503687 B2 JP6503687 B2 JP 6503687B2 JP 2014216387 A JP2014216387 A JP 2014216387A JP 2014216387 A JP2014216387 A JP 2014216387A JP 6503687 B2 JP6503687 B2 JP 6503687B2
Authority
JP
Japan
Prior art keywords
layer
conductor
opening
printed wiring
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014216387A
Other languages
English (en)
Other versions
JP2016086024A (ja
Inventor
剛士 古澤
剛士 古澤
宏太 野田
宏太 野田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2014216387A priority Critical patent/JP6503687B2/ja
Priority to US14/920,974 priority patent/US9723729B2/en
Publication of JP2016086024A publication Critical patent/JP2016086024A/ja
Application granted granted Critical
Publication of JP6503687B2 publication Critical patent/JP6503687B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Description

本発明は、実装エリアを露出するためのキャビティを有するプリント配線板に関する。
特許文献１は、図２に電子部品内蔵基板を開示している。特許文献１の図２や特許文献１の図２に関わる開示によれば、特許文献１の電子部品内蔵基板は、コアレス基板と樹脂層を有する。そして、樹脂層に半導体チップを収容するための収容部と貫通ビアが形成されている。
特開２００７−１２３５２４号
特許文献１の図２に開示されている電子部品内蔵基板は、コアレス基板と半導体チップを収容するための収容部を有する樹脂層で形成されている。凹状収容部の底面に導体層から成るパッドが設けられているため、パッド相互間の絶縁性が低下し易く、電子部品との接続信頼性が低下することがあると考えられる。
本発明の目的は、高い接続信頼性を有し、電子部品を収容するためのキャビティを有するプリント配線板を提供することである。
本発明のプリント配線板は、第１面と該第１面と反対側の第２面とを備える基材と、前記基材の第１面に形成された第１導体層と、前記基材の第２面に形成された第２導体層と、前記基材を貫通して、前記第１導体層と、前記第２導体層とを接続するスルーホール導体と、前記基材の第２面側に導体層と絶縁層とが交互に積層され、上下の導体層をビア導体が接続するがビルドアップ層と、前記基材の第１面側に形成された第１絶縁層と、前記第１絶縁層及び前記基材を貫通して前記基材の第２面に積層された前記ビルドアップ層を露出させるキャビティとを備える。そして、キャビティの底面に露出するビア導体の底部が、前記ビルドアップ層の最下層の絶縁層表面よりも凹んでいて、前記ビア導体の底部がパッドを構成する。
本発明のプリント配線板は、キャビティの底面に露出するビア導体の底部が、ビルドアップ層の最下層の絶縁層表面よりも凹んでいる。このため、電子部品への接続用のパッドを構成するビア導体の底部間の絶縁性が高まり、該パッドと電子部品との接続信頼性が向上する。
図１（Ａ）は本発明の実施形態に係るプリント配線板の断面図であり、図１（Ｂ）は第１回路基板と第１回路基板の開口から露出する実装エリアを示す平面図であり、図１（Ｃ１）、（Ｃ２）、（Ｄ１）、（Ｄ２）は実装用ビア導体の断面図である。 実施形態に係るプリント配線板の応用例の断面図。 実施形態のプリント配線板の製造方法を示す工程図。 実施形態のプリント配線板の製造方法を示す工程図。 実施形態のプリント配線板の製造方法を示す工程図。 図６（Ａ）は実施形態の第１改変例のプリント配線板の断面図を示し、図６（Ｂ）は貫通孔の模式図を示し、図６（Ｃ）は接点を示す図であり、図６（Ｄ）は凹部を示す図である。 図７（Ａ）は中間基板の平面図であり、図７（Ｂ）はダミーパターンを示し、図７（Ｃ）と図７（Ｄ）は開口の形成方法を示す図であり、図７（Ｅ）は実施形態の第２改変例のプリント配線板の断面を示す。 図８（Ａ）、（Ｂ）は、実施形態の第１改変例に係る実装用ビア導体を示す断面図であり、図８（Ｃ）は、実施形態の第２改変例に係る実装用ビア導体を示す断面図であり、図８（Ｄ）は、実施形態の第３改変例に係る実装用ビア導体を示す断面図である。
[実施形態]
図１（Ａ）は実施形態のプリント配線板１０を示す。実施形態のプリント配線板１０は、第１面Ｓと第１面と反対側の第２面Ｆとを有する第１回路基板３０と第３面Ｖと第３面と反対側の第４面Ｗとを有する第２回路基板５５Ｆを有する。
図１（Ａ）に示されている第２回路基板５５Ｆは、交互に積層されている導体層５８Ｆ、１５８Ｆ、２５８Ｆと樹脂絶縁層５０Ｆ、１５０Ｆ、２５０Ｆとから成るビルドアップ層で形成されている。第２回路基板５５Ｆは第１回路基板３０の第２面Ｆ上に積層されている。第２回路基板の第３面Ｖと第１回路基板の第２面Ｆが対向している。第２回路基板の第３面Ｖと第１回路基板の第２面Ｆは接している。
第２回路基板の樹脂絶縁層は樹脂と無機粒子で形成されている。さらに、樹脂絶縁層５０Ｆ、１５０Ｆ、２５０Ｆはガラスクロス等の補強部材を含んでも良い。樹脂絶縁層５０Ｆ、１５０Ｆ、２５０Ｆが補強部材を含むことで第２回路基板のクラックが抑制される。
各樹脂絶縁層はビア導体用の開口を有し、各開口は第４面Ｗ側から第３面Ｖ側に向かってテーパーしている。
各樹脂絶縁層の開口にビア導体６０Ｆ、１６０Ｆ、２６０Ｆが形成されている。各ビア導体の側壁は第４面Ｗ側から第３面Ｖ側に向かってテーパーしている。ビア導体により隣接する導体層が接続されている。
第２回路基板５５Ｆは第３面Ｖの略中央部分に図１（Ｂ）に示される実装エリアＳＭＦを有する。図１（Ｂ）のＸ１−Ｘ１断面が図１（Ａ）に対応する。実装エリアは第１回路基板の開口（キャビティ）２６により露出されている。実装エリア上にＩＣチップ等の電子部品が実装される。
図１（Ａ）に示されている第１回路基板は、樹脂と補強部材を含む絶縁基板２０ｚと第１導体層３４Ｓと第２導体層３４Ｆとスルーホール導体３６で形成されている。絶縁基板は第１面Ｓと第１面Ｓと反対側の第２面Ｆを有する。絶縁基板の第１面と第１回路基板の第１面は同じ面であり、絶縁基板の第２面と第１回路基板の第２面は同じ面である。絶縁基板は、さらに、無機粒子を含んでも良い。第１導体層３４Ｓは第１面上に形成されていて、第２導体層３４Ｆは第２面上に形成されている。第１導体層と第２導体層はスルーホール導体で接続されている。第１回路基板は、さらに、第２回路基板の実装エリアＳＭＦを露出するための開口２６を有している。図１（Ａ）では、プリント配線板が第１導体層上に導体層を有していない。その場合、第１導体層は最上の導体層である。
図１（Ａ）に示されるように、第１回路基板３０の第２面Ｆと第２導体層３４Ｆ上に第１の樹脂絶縁層５０Ｆが形成されている。第１の樹脂絶縁層５０Ｆに樹脂絶縁層５０Ｆを貫通するビア導体６０Ｆ（６０ＦＩ、６０ＦＯ）用の開口７０Ｆ（７０ＦＩ、７０ＦＯ）が形成されている。
第１の樹脂絶縁層５０Ｆ上に第２回路基板内の導体層５８Ｆが形成されている。
ビア導体６０Ｆ用の開口７０Ｆにビア導体６０Ｆが形成されている。ビア導体６０Ｆは、導体層（第２回路基板内の導体層）５８Ｆと第２導体層３４Ｆを接続している接続用ビア導体６０ＦＯと電子部品を実装するための実装用ビア導体６０ＦＩを有する。接続用ビア導体６０ＦＯは第１回路基板内のスルーホール導体のランド３６Ｌに直接接続されることが好ましい。ランド３６Ｌはスルーホール導体を覆っている導体とスルーホール導体の周りの導体で形成されていて、第２導体層３４Ｆに含まれる。
実装用ビア導体は実装エリアＳＭＦ内に形成されている。実装用ビア導体６０ＦＩは、第１の樹脂絶縁層５０Ｆのビア導体用の開口７０ＦＩ内に形成されている。実装用ビア導体６０ＦＩのボトム（Ｃ４パッド）７３ＳＩは開口７０ＦＩにより露出される。また、ボトム７３ＳＩは、第１回路基板の開口２６により露出される。実装用ビア導体のボトム（Ｃ４パッド）は、開口２６と開口７０ＦＩにより露出される。
接続用ビア導体６０ＦＯは、第１の樹脂絶縁層５０Ｆの開口７０ＦＯ内に形成されている。接続用ビア導体６０ＦＯのボトム７３ＦＯはスルーホール導体のランド３６Ｌに直接接続している。
図１（Ａ）に示されるように、樹脂絶縁層（第１の樹脂絶縁層）５０Ｆを貫通する実装用ビア導体６０ＦＩのボトムは露出していて、第１パッド（Ｃ４パッド）７３ＳＩとして機能する。第１パッドは第２回路基板の実装エリアに形成されている。半田バンプ７６ＳＩを介して、電子部品と第１パッド７３ＳＩと接続している（図２（Ａ）参照）。
図１（Ｃ１）は、図１（Ａ）中の円Ｃ１で囲まれた実装用ビア導体６０ＦＩを拡大して示す。図１（Ｄ１）は、表面処理層７２ＳＩの形成前の実装用ビア導体６０ＦＩを示す。図１（Ｄ１）中に示されるように、実装用ビア導体６０ＦＩのボトム７３ＳＩは、樹脂絶縁層５０Ｆの表面よりもａ１（０．１〜５μｍ）分凹んでいる。実装用ビア導体６０ＦＩは、無電解銅めっき膜５２と電解銅めっき膜５６とから構成されているが、図１（Ｄ１）に示されているように、キャビティ（実装エリアＳＭＦ）を形成する際、実装用ビア導体６０ＦＩの一部無電解銅めっき膜５２がエッチングされ、ボトム７３ＳＩに電解銅めっき膜５６が露出されている。ボトム７３ＳＩ上には表面処理層（保護膜）７２ＳＩが形成されている。表面処理層７２ＳＩは、樹脂絶縁層５０Ｆの表面よりもｂ１（３〜１０μｍ）分突出している。
図１（Ｃ２）は図１（Ｃ１）中の一部を示す。表面処理層７２ＳＩは、無電解Ｎｉ層７８ａ、Ｐｄ層７８ｂ、Ａｕ層７８ｃの３層から成る。Ｎｉ層７８ａの実装用ビア導体６０ＦＩのボトム７３ＳＩ上の厚みｆ１は、５．０〜１０．０μｍである。Ｐｄ層７８ｂのボトム７３ＳＩ上の厚みｆ２は、０．０２〜０．１０μｍである。Ａｕ層７８ｃのボトム７３ＳＩ上の厚みｆ３は、０．０２〜０．１０μｍである。
図１（Ｄ２）は図１（Ｄ１）中の一部を示す。樹脂絶縁層５０Ｆのビア導体用の開口７０ＦＩは、該樹脂絶縁層５０Ｆの表面（第２回路基板の第３面Ｖ）の開口部７０ＳＩから第２回路基板の第４面Ｗに向かって広がるテーパー形状に形成されている。実装用ビア導体６０ＦＩの側壁７３ＳＳは、ビア導体用の開口７０ＦＩ内で露出されている。即ち、実装用ビア導体６０ＦＩでは、ボトム７３ＳＩの全部及び側壁７３ＳＳの一部が露出されている。これは、ダミーパターン３４ＦＩをエッチングで除去するときに、実装用ビア導体６０ＦＩのボトム７３ＳＩ及び側壁７３ＳＳもエッチングされたためである。図１（Ｃ２）に示されるように、露出されたボトム７３ＳＩの全部及び側壁７３ＳＳの一部に、表面処理層７２ＳＩが形成されている。なお、表面処理層７２ＳＩは、開口７０ＦＩの開口部７０ＳＩよりも側方へは広がっていない。
実施形態では、ここで、実装用ビア導体６０ＦＩのボトム７３ＳＩの樹脂絶縁層５０Ｆからの凹み量ａ１は、０．１〜５μｍであることが望ましい。０．１未満では絶縁性を確保することが難しい。開口（キャビティ）２６の底面（面ＴＳ）に露出する実装用ビア導体６０ＦＩのボトム７３ＳＩが、ビルドアップ層５５Ｆの最下層の樹脂絶縁層５０Ｆの表面よりも凹んでいる。このため、電子部品への接続用のパッドを構成する実装用ビア導体６０ＦＩ実装用の間の絶縁性が高まり、該パッドと電子部品との接続信頼性が向上する。一方、５μｍ超では、樹脂絶縁層５０Ｆから表面処理層７２ＳＩを突出させるために、該表面処理層の厚みが厚くなりすぎて、該表面処理層の信頼性が低下するからである。
更に、実施形態のプリント配線板では、実装用ビア導体６０ＦＩのボトム７３ＳＩ上に形成された表面処理層７２ＳＩは、樹脂絶縁層５０Ｆから突出している。このため、該ボトム（パッド）７３ＳＩに接続される電子部品の端子との接続信頼性が向上される。貴金属膜（Ｐｄ層７８ｂ、Ａｕ層７８ｃ）から成る表面処理層７２ＳＩの表面は靱性が低く、ヒートサイクルにおいてプリント配線板が撓んでも、該表面処理層７２ＳＩの接続信頼性が低下し難い。
特許文献１の図２等によれば、特許文献１の電子部品を搭載するためのパッドは樹脂絶縁層上に形成されているビア導体のランドで形成されている。ランドは樹脂絶縁層から突出していて、樹脂絶縁層に埋まっていない。特許文献１のパッドを形成しているランドはビア導体を覆っている。さらに、特許文献１のパッドを形成しているランドのサイズはビア導体のサイズより大きい。それに対し、実施形態では、電子部品９０を実装するためのパッド（第１パッド）７３ＳＩは実装用ビア導体６０ＦＩのボトムである。実施形態のプリント配線板の第１パッドは、電子部品を搭載するためのランドを有していない。実施形態によれば、電子部品を実装するためのパッドのサイズ（径ｄ１）を小さくすることが出来る。そのため、パッドのピッチｐ１が狭くなる。実施形態によれば、プリント配線板のサイズが小さくなる。プリント配線板の反りが小さくなる。プリント配線板と電子部品間の接続信頼性が高くなる。電子部品を実装しやすいプリント配線板が提供される。
実施形態のプリント配線板では、ビア導体用の開口は樹脂絶縁層の下面から樹脂絶縁層の上面に向かってテーパーしている。そのため、パッドのサイズをさらに小さくすることができる。第１パッドのピッチをさらに小さくすることができる。プリント配線板のサイズが小さくなる。高機能な電子部品をプリント配線板に実装することができる。
図１（Ａ）に示されるように、第１の樹脂絶縁層５０Ｆと導体層５８Ｆ上に第２の樹脂絶縁層１５０Ｆが形成されている。第２の樹脂絶縁層１５０Ｆに樹脂絶縁層１５０Ｆを貫通する第２のビア導体１６０Ｆ用の開口１７０Ｆが形成されている。
第２の樹脂絶縁層１５０Ｆ上に第２回路基板内の第２の導体層１５８Ｆが形成されている。
第２のビア導体１６０Ｆ用の開口１７０Ｆに第２のビア導体１６０Ｆが形成されている。第２のビア導体１６０Ｆは、導体層（第２回路基板内の第２の導体層）１５８Ｆと導体層５８Ｆを接続している。
第２の樹脂絶縁層１５０Ｆと第２の導体層１５８Ｆ上に第３の樹脂絶縁層２５０Ｆが形成されている。第３の樹脂絶縁層２５０Ｆに樹脂絶縁層２５０Ｆを貫通する第３のビア導体２６０Ｆ用の開口２７０Ｆが形成されている。
第３の樹脂絶縁層２５０Ｆ上に第２回路基板内の第３の導体層２５８Ｆが形成されている。
第３のビア導体用の開口２７０Ｆに第３のビア導体２６０Ｆが形成されている。第３のビア導体２６０Ｆは、導体層（第２回路基板内の第３導体層）２５８Ｆと導体層１５８Ｆを接続している。第３の導体層２５８Ｆはプリント配線板１０の最下の導体層である。
プリント配線板は第２回路基板の樹脂絶縁層（最下の樹脂絶縁層）２５０Ｆと導体層（最下の導体層）２５８Ｆ上に樹脂絶縁層７４Ｆを有することができる。樹脂絶縁層７４Ｆに導体層（最下の導体層）２５８Ｆを露出する開口７１Ｆが形成されている。開口７１Ｆにより露出される導体層２５８Ｆはマザーボードと接続するパッド７３Ｆとして機能する。最下の樹脂絶縁層２５０Ｆ上に形成される樹脂絶縁層７４Ｆは、第２回路基板に用いた樹脂絶縁層（５０Ｆ、１５０Ｆ、２５０Ｆ）と同じ材料であることが望ましい。なお、樹脂絶縁層７４Ｆはソルダーレジスト層でも良い。
パッド７３Ｆ上に表面処理層（保護膜）７２Ｆを形成することができる。表面処理層は、パッドの酸化を防止するための保護膜である。保護膜は、例えば、Ｎｉ／Ｐｄ／Ａｕ、Ｎｉ／Ａｕ、Ｐｄ／ＡｕやOＳP（Organic Ｓolderability Preservative）膜で形成される。
図３（Ｂ）に示されるように貫通孔２８は、絶縁基板２０zの第１面Ｓに第１開口２８ＳＯを有する第１開口部２８Ｓと第２面Ｆに第２開口２８ＦＯを有する第２開口部２８Ｆで形成されている。貫通孔２８は接合面を有し、第１開口部と第２開口部は接合面２８ＣＦで繋がっている。接合面２８ＣＦは図６（Ｂ）に示されている。接合面２８ＣＦに斜線が描かれている。第１開口部の側壁と第２開口部の側壁が交わっている箇所は接続部２８Ｍである。接合面のサイズは第１開口のサイズより小さいことが好ましい。接合面のサイズは第２開口のサイズより小さいことが好ましい。第１開口部２８Ｓは第１面から第２面に向かってテーパーしていることが好ましい。第２開口部２８Ｆは第２面から第１面に向かってテーパーしていることが好ましい。このような形状を有する貫通孔２８内にスルーホール導体３６が形成されている。図１（Ａ）に示されているスルーホール導体３６は例えば、ＵＳ７７８６３９０に開示されている方法で製造されてもよい。
図１（Ａ）や図６（Ａ）に示されるように、開口２６は第２回路基板の実装エリアＳＭＦを露出する。開口２６により、第１回路基板に接している第１の樹脂絶縁層５０Ｆを貫通するビア導体（実装用ビア導体）６０ＦＩのボトムが露出される。
絶縁基板２０ｚは補強部材と樹脂で形成されている。絶縁基板２０ｚは、さらに、無機粒子を含んでも良い。補強部材の例はガラス繊維やガラスクロスやアラミド繊維である。無機粒子の例はシリカやアルミナである。
プリント配線板は、第１回路基板３０の第１面Ｓと第１導体層３４Ｓ上に上側の樹脂絶縁層５０Ｓを有することができる。上側の樹脂絶縁層５０Ｓに、レーザで第１導体層３４Ｓを露出する開口５１Ｓが形成されている。上側の樹脂絶縁層５０Ｓは第２回路基板に用いた樹脂絶縁層（５０Ｆ、１５０Ｆ、２５０Ｆ）と同じ材料であることが望ましい。なお、上側の樹脂絶縁層５０Ｓはソルダーレジスト層でも良い。開口５１Ｓにより露出される第１導体層３４Ｓは第２のパッケージ基板１３０を搭載するためのパッド（第２パッド）５３Ｓとして機能する。第２パッド上に表面処理層（保護膜）７２Ｓを形成することができる。第２のパッケージ基板１３０は図２（Ｂ）に示されている。
特許文献１の図２では、樹脂層に貫通孔が形成されている。特許文献１の貫通孔の形状はストレートである。それに対し、実施形態の第１回路基板に形成されている貫通孔は接続部２８Ｍを有する。接続部は変化点なので、接続部２８Ｍはストレスを受けやすい。そのため、実施形態では、ストレスが接点ＣＭと接続部２８Ｍに分散されると考えられる。従って、接点ＣＭから第２回路基板にクラックが発生しがたい。また、接合面２８ＣＦにめっき膜で形成されている金属が形成されている。金属は樹脂よりストレスに強い。そのため、接合面２８ＣＦにストレスが集中しても、接続部２８Ｍや接合面２８ＣＦからスルーホール導体にクラックが発生しがたい。絶縁基板２０zは補強部材を有するので、第１回路基板にクラックが発生し難い。
それに対し、特許文献１の図２の電子部品内蔵基板は接続部２８Ｍを有していない。そのため、樹脂層の角とコアレス基板の接点のみにストレスが集中すると考えられる。接点からコアレス基板にクラックが入りやすい。
図２（Ａ）は、実施形態のプリント配線板１０の第１応用例１２０を示す。第１応用例１２０は、パッケージ基板（第１のパッケージ基板）である。
パッケージ基板１２０では、第１回路基板３０の開口２６内にＩＣチップなどの電子部品９０が収容されている。ＩＣチップ等の電子部品９０は、開口２６から露出するＣ４パッド７３ＳＩに半田バンプ７６ＳＩにより実装される。
図２（Ｂ）は、実施形態のプリント配線板１０の第２応用例（ＰＯＰ基板）２０００を示す。第２応用例では、第１のパッケージ基板１２０に接続体７６ＳＯを介して第２のパッケージ基板１３０が搭載されている。第２のパッケージ基板１３０は上基板１１０と上基板上に実装されているメモリ等の電子部品１９０を有する。接続体７６ＳＯは、上側の樹脂絶縁層５０Ｓの開口５１Ｓにより露出される第２導体層（第２パッド）５３Ｓ上に形成されている。図２（Ｂ）では、接続体７６ＳＯは、半田バンプ７６ＳＯである。半田バンプ以外の接続体の例はめっきポストやピンなどの金属ポスト（図示せず）である。めっきポストやピンの形状は円柱である。直円柱が好ましい。
第１のパッケージ基板１２０と第２のパッケージ基板１３０との間にモールド樹脂１０２が形成されている。上基板１１０上に電子部品１９０を封止するモールド樹脂２０２が形成されている。
第１回路基板は、絶縁基板２０ｚの第１面と第１導体層上に交互に積層されている樹脂絶縁層と導体層を有することができる。その場合、樹脂絶縁層と導体層上に上側の樹脂絶縁層５０Ｓが形成される。
プリント配線板１０は、下側の樹脂絶縁層７４Ｆの開口７１Ｆから露出されるパッド７３Ｆに、マザーボードと接続するための半田バンプ７６Ｆを有しても良い。
実施形態のプリント配線板では、絶縁基板２０ｚに電子部品収容用の開口２６が形成される。もし、第１回路基板の両面に第２回路基板が形成されると、第１回路基板を中心に対称な構造が得られる。そのため、接点ＣＭに働くストレスは小さい。しかしながら、実施形態のプリント配線板では、第２回路基板が第１回路基板の第２面上のみに形成されている。そのため、ストレスの集中を避けるため、実施形態のプリント配線板に凹部５５Ｆｆを形成することができる。凹部５５Ｆｆを有するプリント配線板が図６（Ｄ）、図５（Ｄ）に示される。凹部５５Ｆｆは第１回路基板３０と第２回路基板５５Ｆの間に形成されている空間であって、開口２６に繋がっている。凹部の上面は第１回路基板の第２面である。凹部の下面は第２回路基板の第３面である。凹部の側壁５５ｆｗは第１回路基板と接している第１の樹脂絶縁層５０Ｆの側面である。凹部５５Ｆｆの側壁５５ｆｗは開口２６により露出される絶縁基板２０ｚの側壁２６Ｗより後退している。凹部５５Ｆｆにより、高い剛性を有する第１回路基板３０のコーナー部２６Ｅが、第２回路基板に接しない。熱収縮に起因する応力がコーナー部２６Ｅに集中しても、コーナー部から第２回路基板にストレスが至らない。第２回路基板にクラックが発生し難い。凹部５５Ｆｆを有するプリント配線板の信頼性が低下しない。実施形態のプリント配線板では、開口２６から露出する第２回路基板の第３面Ｖは第１回路基板の第２面から凹んでもよい。その場合、開口２６から露出する面ＴＳは第１回路基板の第２面より下に位置している。凹部５５Ｆｆの下面（凹部内の第１の樹脂絶縁層５０Ｆの上面）は開口２６から露出する面ＴＳに繋がっている。凹部の下面と面ＴＳは同一平面に位置する。凹部５５Ｆｆを有するプリント配線板では、第１の樹脂絶縁層５０Ｆの上面は第１回路基板と接する面Ｖと開口２６から露出する面ＴＳと面Ｖと面ＴＳを繋ぐ側壁５５ｆｗで形成されている。面Ｖと面ＴＳは同一平面上に位置しないため、側壁５５ｆｗが存在する。側壁５５ｆｗは凹部５５Ｆｆから露出する面である。
実施形態のプリント配線板では、第１回路基板３０の第１面Ｓ側の最外層の樹脂絶縁層５０Ｓは芯材を備えない樹脂層である。また、第１回路基板３０の第２面Ｆ側のビルドアップ層５５Ｆを形成する樹脂絶縁層５０Ｆ、１５０Ｆ、２５０Ｆも芯材を備えない樹脂層である。
ビルドアップ層５５Ｆの最外層の樹脂絶縁層２５０Ｆ上の樹脂絶縁層７４Ｆは、ソルダーレジスト層でも良い。第１面側と第２面側とのＣＥＴ（熱膨張係数）差を小さくすることができ、反りを抑えることができる。
[実施形態のプリント配線板の製造方法]
実施形態のプリント配線板１０の製造方法が図３〜図５に示される。
出発基板が準備される。出発基板は、絶縁基板２０ｚと絶縁基板２０ｚの両面に積層されている銅箔２２Ｓ、２２Ｆで形成されている（図３（Ａ））。絶縁基板は、補強部材と樹脂と無機粒子を含む。補強部材の例は、ガラスクロスやガラス繊維やアラミド繊維である。樹脂の例は、エポキシ樹脂やＢＴ（ビスマレイミドトリアジン）樹脂である。
絶縁基板は第１面Ｓと第１面と反対側の第２面Ｆを有する。絶縁基板の第１面Ｓに積層されている銅箔２２Ｓは第１銅箔であり、絶縁基板の第２面Ｆに積層されている銅箔２２Ｆは第２銅箔である。
出発基板の第１銅箔２２ＳにＣＯ２レーザが照射される。絶縁基板２０ｚの第１面Ｓ側に第１開口部２８Ｓが形成される。更に、第２銅箔２２ＦにＣＯ２レーザが照射される。第１開口部２８Ｓに繋がる第２開口部２８Ｆが第２面Ｆ側に形成される。第１開口部２８Ｓと第２開口部２８Ｆが接合面２８ＣＦで接続される。接合面２８ＣＦは図６（Ｂ）に示されている。第１開口部の側壁と第２開口部の側壁の交点に接続部２８Ｍが形成される。第１開口部の軸線ＬＬ１と第２開口部の軸線ＬＬ２が一致するようにレーザが照射される。スルーホール導体用の貫通孔２８が形成される（図３（Ｂ））。第１開口部は第１面Ｓから第２面Ｆに向かってテーパーしている。第２開口部は第２面Ｆから第１面Ｓに向かってテーパーしている。第１開口部は第１面に第１開口２８ＳＯを有し、第２開口部は第２面に第２開口２８ＦＯを有する。
第１銅箔と第２銅箔、貫通孔２８の側壁上に無電解銅めっき膜が形成される。無電解めっき膜上にめっきレジスト膜を形成し、その後電解めっきで貫通孔２８内にスルーホール導体３６及びパターンを形成する。めっきレジスト膜を剥離する。めっきレジスト膜下の無電解めっき膜及び銅箔２２Ｆ、２２Ｓをエッチング液で除去する。これにより、絶縁基板の第１面に第１導体層３４Ｓが形成される。絶縁基板の第２面に第２導体層３４Ｆが形成される。第２導体層３４Ｆは開口２６を形成するためのダミーパターン３４ＦＩを含む。貫通孔２８に第１導体層と第２導体層を接続するスルーホール導体３６が形成される。スルーホール導体は貫通孔の接続部２８Ｍに最も細い部分を有する。貫通孔２８を有する絶縁基板と貫通孔２８に形成されているスルーホール導体３６と絶縁基板の第１面上に形成されている第１導体層３４Ｓと絶縁基板の第２面上に形成されている第２導体層３４Ｆとを有する中間基板３００が得られる（図３（Ｃ））。中間基板３００はＵＳ７７８６３９０に開示されている方法で製造されてもよい。中間基板は第１面と第２面を有する。中間基板の第１面と絶縁基板の第１面は同じ面であり、中間基板の第２面と絶縁基板の第２面は同じ面である。
図７（Ａ）に中間基板３００の平面図が示されている。図７（Ａ）は、第２導体層側から中間基板を観察することで得られる平面図である。図７（Ａ）に第２導体層と第２導体層から露出する絶縁基板２０ｚの第２面Ｆが示されている。絶縁基板の第２面の略中央にダミーパターン３４ＦＩが形成されている。ダミーパターン３４ＦＩに斜線が描かれている。ダミーパターン３４ＦＩは絶縁基板２０ｚの第２面の所定の領域を覆っている。ダミーパターン３４ＦＩは、所謂、ベタパターンである。ダミーパターンの周りにスルーホール導体３６のランド３６Ｌが示されている。ランド３６Ｌに交差状の斜線が描かれている。図７（Ｂ）に、開口２６とダミーパターン３４ＦＩの位置関係や両者のサイズが示されている。ダミーパターン３４ＦＩの外周は実線で示されていて、開口２６の外周は点線で示されている。点線は、ダミーパターン上に形成される開口２６の外周を示している。図７（Ｂ）に示されるように、ダミーパターン３４ＦＩの大きさは開口２６の大きさより大きい。また、ダミーパターン３４ＦＩの外周は開口２６の外周より外側に位置している。
中間基板３００の第１面Ｓに上側の樹脂絶縁層５０Ｓが加熱プレスにより形成される。中間基板の第２面Ｆに樹脂絶縁層（第１の樹脂絶縁層）５０Ｆが形成され、第２中間体４００が完成する（図３（Ｄ））。上側の樹脂絶縁層５０Ｓと第１の樹脂絶縁層５０Ｆとは熱硬化タイプである。樹脂絶縁層５０Ｆ、５０Ｓはエポキシ等の樹脂とシリカ等の無機粒子を含む。樹脂絶縁層５０Ｆ、５０Ｓは、無機フィラーが４０〜８０ｗｔ％含有され、熱膨張係数が２５〜４０ｐｐｍに調整されている。なお、樹脂絶縁層１５０Ｆ、２５０Ｆも同様である。樹脂絶縁層５０Ｆ、樹脂絶縁層５０Ｓは、さらに、ガラスクロス等の補強部材を有しても良い。樹脂絶縁層５０Ｆ、樹脂絶縁層５０Ｓは同一の組成であることが望ましい。
支持フィルム８０の両面に第２中間体４００が貼られる（図３（Ｅ））。なお、支持フィルム８０の材質は特に限定されず、例えばPET材等を用いることが可能である。
次に、第１の樹脂絶縁層５０Ｆに、第２導体層３４Ｆに至るビア導体用の開口７０Ｆ（７０ＦＩ、７０ＦＯ）が形成される（図４（Ａ））。ビア導体用の開口７０Ｆはダミーパターン３４ＦＩに至る開口７０ＦＩとダミーパターン以外の第２導体層に至る開口７０ＦＯを有する。開口７０ＦＩは、実装用ビア導体を形成するための開口である。開口７０ＦＯは接続用ビア導体を形成するための開口である。開口７０ＦＯは、例えば、スルーホール導体のランド３６Ｌに至る。スルーホール導体のランドはスルーホール導体の直上に形成されている導体とスルーホール導体の周りに形成されている導体で形成される。セミアディティブ法で第１の樹脂絶縁層５０Ｆ上に導体層５８Ｆが形成される。同時に、開口７０Ｆにビア導体６０Ｆが形成される（図４（Ｂ））。開口７０ＦＯにスルーホール導体に繋がるビア導体（接続用ビア導体）６０ＦＯが形成される。開口７０ＦＩにＣ４パッドを形成するビア導体（実装用ビア導体）６０ＦＩが形成される。ビア導体６０Ｆはボトムを有する。接続用ビア導体のボトムはスルーホール導体のランド３６Ｌに接している。
実装用ビア導体のボトムはダミーパターン３４ＦＩ上に形成される。実装用ビア導体のボトムはダミーパターンに接している。
開口７０ＦＩから露出するダミーパターン上に金属膜を形成することができる。金属膜がＣ４パッドとして機能する。金属膜は銅以外の金属で形成されていて、金属膜はＣ４パッド（第１パッド）の酸化を防止する。金属膜の例は金、パラジウム、錫である。金属膜とＣ４パッド間にニッケルを形成することができる。
第１の樹脂絶縁層５０Ｆと導体層５８Ｆ上に第２の樹脂絶縁層１５０Ｆが加熱プレスで形成される。第２の樹脂絶縁層１５０Ｆに第２ビア導体用の開口１７０Ｆが形成される。第２の樹脂絶縁層１５０Ｆは熱硬化タイプである。
第２の樹脂絶縁層１５０Ｆ上に導体層１５８Ｆが形成される。同時に、第２ビア導体用の開口に第２のビア導体１６０Ｆが形成される。導体層１５８Ｆやビア導体１６０Ｆはセミアディティブ法で形成される。
前の段落に示されている方法と同様な方法で第３の樹脂絶縁層２５０Ｆと導体層２５８Ｆと第３のビア導体２６０Ｆが形成される。
第３の樹脂絶縁層２５０Ｆは熱硬化タイプである。第２回路基板に含まれる樹脂絶縁層５０Ｆ、１５０Ｆ、２５０Ｆは熱硬化タイプである。
第３の樹脂絶縁層２５０Ｆと導体層２５８Ｆ上に下側の樹脂絶縁層７４Ｆが形成される（図４（Ｃ））。下側の樹脂絶縁層７４Ｆは熱硬化タイプである。下側の樹脂絶縁層７４Ｆは樹脂と無機粒子を含む。下側の樹脂絶縁層７４Ｆはガラスクロス等の補強部材を含まない。
上側の樹脂絶縁層５０Ｓは、ビルドアップ層の第１の樹脂絶縁層５０Ｆ、第２の樹脂絶縁層１５０Ｆ、第３の樹脂絶縁層２５０Ｆ及びビルドアップ層上の樹脂絶縁層７４Ｆとは同じ材料の熱硬化タイプである。なお、ビルドアップ層上の樹脂絶縁層７４Ｆはソルダーレジスト層でも良い。その場合、開口が露光・現像処理により形成される。
支持フィルム８０から剥離され、個別の第３中間体５００に分けられる（図５（Ａ））。
図７（Ｃ）、（Ｄ）は平面図であって、ダミーパターン上に絶縁基板の第２面が等倍で投影されている。
図７（Ｄ）に開口２６の形成方法の例が示される。上側の樹脂絶縁層５０Ｓを介して絶縁基板の第２面にレーザが照射される。最初に図７（Ｄ）中のスタート位置にレーザが照射される。レーザは絶縁基板を貫通しダミーパターンに至る。その後、図７（Ｄ）に示される矢印に沿って、隣接する貫通孔が重なるように、レーザの照射位置は順に移動する。ダミーパターン上の絶縁基板が除去される。ダミーパターンを露出する開口２６が形成される（図５（Ｂ））。図７（Ｄ）の方法では、複数の貫通孔で開口２６が形成される。重なる部分を多くすることで開口２６の外周は略真っ直ぐになる。開口２６から露出するダミーパターンがエッチングで除去される。開口２６によりＣ４パッドを形成するビア導体６０ＦＩのボトム７０ＳＩが露出される（図５（Ｃ））。図１（Ｄ１）に示されるように、ビア導体６０ＦＩのボトム７３ＳＩが樹脂絶縁層５０Ｆの表面よりもａ１（０．１〜５μｍ）分凹むようにエッチングが調整される。
実施形態では、ダミーパターンのサイズが開口２６のサイズより大きい。そして、第１回路基板と第２回路基板との間のダミーパターンが除去される。そのため、図５（Ｃ）に示されるように、実装エリアは第１回路基板の第２面から凹む。また、第１回路基板と第２回路基板との間に空間（凹部）５５Ｆｆが形成される。
図７（Ｃ）に開口の形成方法の別例が示される。図７（Ｃ）では、レーザでダミーパターンに至る枠状の開口が形成される。枠状の開口内にエッチング液が入れられる。ダミーパターンが溶解する。この時、絶縁基板と第２回路基板で挟まれるダミーパターンが溶解する。これにより、枠状の開口内の絶縁基板が第２回路基板から剥がれる。枠状の開口内の絶縁基板を第２回路基板から除去することができる。Ｃ４パッドを形成するビア導体６０ＦＩのボトムを露出する開口２６が形成される（図５（Ｂ））。
樹脂絶縁層５０Ｓ上に積層されているＰＥＴなどのフィルムにレーザを照射することで、フィルム８０と樹脂絶縁層５０Ｓと第１回路基板を貫通する開口２６を形成することができる。開口２６形成後、フィルム８０は除去される。
開口２６はルータで形成されてもよい。
開口２６が図７（Ｄ）に示される方法で形成される場合、銅で形成されているダミーパターンがエッチングで除去される。例えば、実装用ビア導体のボトムが金、パラジウム、錫等の金属膜で形成されていると、ダミーパターンがエッチングで除去される時、実装用ビア導体のボトムの溶解が抑制される。
レーザにより、上側の樹脂絶縁層５０Ｓに、パッド５３Ｓを露出する開口５１Ｓが形成される。
下側の樹脂絶縁層７４Ｆに、レーザによりパッド７３Ｆを露出する開口７１Ｆが形成される。下側の樹脂絶縁層７４Ｆは、ソルダーレジスト層でも良い。その場合、露光処理と現像処理によりパッド７３Ｆを露出する開口７１Ｆが形成される。
パッド７３Ｆ、５３ＳとＣ４パッド７３ＳＩ上に無電解ＮｉめっきによりＮｉ層７８ａが形成される。Ｎｉ層７８ａ上に無電解ＰｂめっきによりＰｄ層７８ｂが形成される。Ｐｄ層７８ｂ上に無電解ＡｕめきによりＡｕ層７８ｃが形成される。Ｎｉ層７８ａ、Ｐｄ層７８ｂ、Ａｕ層７８ｃの３層から成る表面処理層（保護膜）７２Ｆ、７２ＳＯ、７２ＳＩが形成される（図５（Ｄ）、図１（Ｃ１））。表面処理層は、パッドの酸化を防止するための保護膜である。保護膜は、図１（Ｃ１）中に示されるようにＮｉ層７８ａが厚みｆ１：５．０〜１０．０μｍに形成される。Ｐｄ層７８ｂが厚みｆ２：０．０２〜０．１０μｍに形成される。Ａｕ層７８ｃが厚みｆ３：０．０２〜０．１０μｍに形成される。表面処理層７２ＳＩは、樹脂絶縁層５０Ｆの表面よりもｂ１（３〜１０μｍ）分突出するように形成される。
ここで、パッド７３Ｆ、パッド５３ＳＯ上にはＯＳＰ（Organic Ｓolderability Preservative）膜で保護膜を形成することもできる。
各パッド７３Ｆ、７３ＳＩ、５３Ｓ上に半田バンプ７６Ｆ、７６ＳＩ、７６ＳＯが形成され得る。
各樹脂絶縁層５０Ｆ、１５０Ｆ、２５０Ｆは上面と上面と反対側の下面を有する。各樹脂絶縁層の上面は第１回路基板３０に近い面であり、各樹脂絶縁層の下面は下側の樹脂絶縁層７４Ｆに近い面である。各樹脂絶縁層に形成されているビア導体用の開口７０Ｆ、１７０Ｆ、２７０Ｆは下面から上面に向かってテーパーしている。ビア導体用の開口に形成されているビア導体６０Ｆ、１６０Ｆ、２６０Ｆの側壁も下面から上面に向かってテーパーしている。
各導体層５８Ｆ、１５８Ｆ、２５８Ｆやビア導体６０Ｆ、１６０Ｆ、２６０Ｆは、無電解銅めっき膜５２と無電解銅めっき膜上の電解銅めっき膜５６で形成されている（図４（Ｂ）参照）。
Ｃ４パッド７３ＳＩ上の半田バンプ７６ＳＩを介してプリント配線板上に電子部品９０が実装される。第１のパッケージ基板（第１応用例）が完成する（図２（Ａ））。ＩＣチップは開口内に収容されている。ＩＣチップは開口２６から外にでていない。半田バンプ７６ＳＯを介して第２のパッケージ基板１３０が第１のパッケージ基板１２０に搭載される（図２（Ｂ））。ＰＯＰ基板（第２応用例）２０００が完成する。
開口７０Ｆ１から露出するダミーパターン上にシード層（無電解銅めっき膜）５２と電解銅めっき膜５６で形成される実装用ビア導体が形成される。ダミーパターンとシード層間に金属膜を形成することができる。ダミーパターンのみを除去することで、実装用ビア導体６０ＦＩのボトムが露出する。シード層で形成される実装用ビア導体のボトムと第１の樹脂絶縁層５０Ｆの第３面は同じ平面上に位置する。金属膜で形成される実装用ビア導体のボトムと第１の樹脂絶縁層５０Ｆの第３面が同一平面上に位置する。
[実施形態の第１改変例]
図６（Ａ）に実施形態の第１改変例が示されている。第１改変例のプリント配線板では、開口２６は第１面Ｓから第２面Ｆに向かってテーパーしている。開口２６から露出する第１回路基板の側壁２６Ｗは第１面Ｓから第２面Ｆに向かってテーパーしている。それに対し、第２回路基板に形成されているビア導体用の開口は第４面Ｗ側から第３面Ｖ側にテーパーしている。各樹脂絶縁層に形成されているビア導体用の開口は下面から上面に向かってテーパーしている。第２回路基板に形成されている開口と第１回路基板に形成されている開口が逆向きのテーパーを有する。第２回路基板と第１回路基板で開口の向きが逆なので、反りが相殺される。第１回路基板と第２回路基板で形成されるプリント配線板の反りが小さくなる。
図８（Ａ）、（Ｂ）は実施形態の第１改変例の係る実装用ビア導体６０ＦＩの断面を示す。実装用ビア導体６０ＦＩは、無電解銅めっき膜５２と電解銅めっき膜５６とから構成され、ボトム７３ＳＩに電解銅めっき膜５６が露出されている。実装用ビア導体６０ＦＩのボトム７３ＳＩは、樹脂絶縁層５０Ｆの表面よりもａ１（０．１〜５μｍ）分凹んでいる。ボトム７３ＳＩ上には表面処理層（保護膜）７２ＳＩが形成されている。表面処理層７２ＳＩは、樹脂絶縁層５０Ｆの表面よりもｂ１（３〜１０μｍ）分突出している。
[実施形態の第２改変例]
図７（Ｅ）に実施形態の第２改変例が示されている。
図５（Ｂ）でダミーパターンの外周と開口２６の外周が一致すると、凹部５５Ｆｆを有していない第２改変例のプリント配線板が得られる。第２改変例のプリント配線板では、接点ＣＭと第１回路基板の側壁２６Ｗがほぼ直線上に位置する。第１回路基板３０と第２回路基板５５Ｆの接点ＣＭと接点ＣＭに近い第１回路基板と第２回路基板が図６（Ｃ）に示されている。
特許文献１の樹脂層は補強部材を含んでいない。それに対し、第１回路基板３０の絶縁基板２０ｚは補強部材を有するので、第１回路基板の強度や剛性が高い。実施形態の第２改変例に係るプリント配線板の反りは小さい。実施形態の第２改変例によれば、ヒートサイクルで反りが小さい。そのため、第１回路基板のコーナー部２６Ｅと第２回路基板との接点ＣＭに働くストレスが小さい。接点を起点とするクラックが第２回路基板に発生し難い。接点ＣＭやコーナー部２６Ｅは図６（Ｃ）に示されている。
図８（Ｃ）は実施形態の第２改変例の係る実装用ビア導体６０ＦＩの断面を示す。実装用ビア導体６０ＦＩのボトム７３ＳＩ上には表面処理層（保護膜）７２ＳＩが形成されている表面処理層（保護膜）７２ＳＩは、Ｎｉ層７８ａ、Ａｕ層７８ｃの２層から成る。
図８（Ｄ）は実施形態の第３改変例の係る実装用ビア導体６０ＦＩの断面を示す。実装用ビア導体６０ＦＩのボトム７３ＳＩ上には表面処理層（保護膜）７２ＳＩが形成されている表面処理層（保護膜）７２ＳＩは、Ｐｄ層７８ｂ、Ａｕ層７８ｃの２層から成る。
１０ プリント配線板
２６ 開口（キャビティ）
３０ 第１回路基板
３６ スルーホール導体
５０Ｆ 樹脂絶縁層
５０Ｓ 樹脂絶縁層
５５Ｆ 第２回路基板
５８Ｆ 導体層
７２ＳＩ 表面処理層
７８ａ Ｎｉ層
７８ｂ Ｐｄ層
７８ｃ Ａｕ層
６０Ｆ ビア導体
９０ ＩＣチップ

Claims (10)

  1. 第１面と該第１面と反対側の第２面とを備える基材と、
    前記基材の第１面に形成された第１導体層と、
    前記基材の第２面に形成された第２導体層と、
    前記基材を貫通して、前記第１導体層と前記第２導体層とを接続するスルーホール導体と、
    前記基材の第２面側に導体層と絶縁層とが交互に積層され、上下の導体層をビア導体が接続するビルドアップ層と、
    前記基材の第１面側に形成された第１絶縁層と、
    前記第１絶縁層及び前記基材を貫通して前記基材の第２面に積層された前記ビルドアップ層を露出させるキャビティとを備えたプリント配線板であって、
    前記キャビティの底面に露出するビア導体の底部が、前記ビルドアップ層の最下層の絶縁層表面よりも凹んでいて、
    前記ビア導体の底部がパッドを構成する。
  2. 請求項１のプリント配線板であって、
    前記ビア導体の底部の前記最下層の絶縁層表面からの凹み量は０．１〜５μｍである。
  3. 請求項１のプリント配線板であって、
    前記ビア導体の底部には、Ｎｉ／Ｐｄ／Ａｕ、Ｎｉ／Ａｕ、又は、Ｐｄ／Ａｕの表面処理層が設けられている。
  4. 請求項３のプリント配線板であって、
    前記表面処理層は、前記最下層の絶縁層表面から３〜１０μｍ突出する。
  5. 請求項３のプリント配線板であって、
    前記表面処理層は、前記ビア導体の底部及び側面の一部を被覆している。
  6. 請求項３のプリント配線板であって、
    前記表面処理層は、無電解Ｎｉ／Ｐｄ／Ａｕであって、Ｎｉ層は５．０〜１０．０μｍ、Ｐｄ層は０．０２〜０．１０μｍ、Ａｕ層は０．０２〜０．１０μｍに形成されている。
  7. 請求項１のプリント配線板であって、
    前記ビルドアップ層の絶縁層は芯材を含有せず、無機フィラーが４０〜８０wt%含有されている。
  8. 請求項１のプリント配線板であって、
    前記スルーホール導体は、前記第１面から前記第２面に向かってテーパー状になると共に、前記第２面から前記第１面に向かってテーパー状になっている。
  9. 請求項１のプリント配線板であって、
    前記スルーホール導体と基材の第２面側のビルドアップ層に形成されたビア導体の少なくとも一部がスタック状となっている。
  10. 請求項１のプリント配線板であって、
    前記のキャビティは、前記基材の第１面から第２面に向かってテーパーしている。
JP2014216387A 2014-10-23 2014-10-23 プリント配線板 Active JP6503687B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014216387A JP6503687B2 (ja) 2014-10-23 2014-10-23 プリント配線板
US14/920,974 US9723729B2 (en) 2014-10-23 2015-10-23 Printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014216387A JP6503687B2 (ja) 2014-10-23 2014-10-23 プリント配線板

Publications (2)

Publication Number Publication Date
JP2016086024A JP2016086024A (ja) 2016-05-19
JP6503687B2 true JP6503687B2 (ja) 2019-04-24

Family

ID=55793140

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014216387A Active JP6503687B2 (ja) 2014-10-23 2014-10-23 プリント配線板

Country Status (2)

Country Link
US (1) US9723729B2 (ja)
JP (1) JP6503687B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE47600E1 (en) 2003-11-10 2019-09-10 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming electrical interconnect with stress relief void
US10580749B2 (en) 2005-03-25 2020-03-03 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming high routing density interconnect sites on substrate

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160099381A (ko) * 2015-02-12 2016-08-22 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법
JP2017123459A (ja) * 2016-01-08 2017-07-13 サムソン エレクトロ−メカニックス カンパニーリミテッド． プリント回路基板
US11355427B2 (en) * 2016-07-01 2022-06-07 Intel Corporation Device, method and system for providing recessed interconnect structures of a substrate
TWI595812B (zh) * 2016-11-30 2017-08-11 欣興電子股份有限公司 線路板結構及其製作方法
FR3069127B1 (fr) * 2017-07-13 2019-07-26 Safran Electronics & Defense Carte electronique comprenant des cms brases sur des plages de brasage enterrees
JP7085328B2 (ja) * 2017-09-29 2022-06-16 日東電工株式会社 配線回路基板、その製造方法および撮像装置
KR102397905B1 (ko) 2017-12-27 2022-05-13 삼성전자주식회사 인터포저 기판 및 반도체 패키지
JP2019121763A (ja) 2018-01-11 2019-07-22 イビデン株式会社 プリント配線板およびその製造方法
KR102029099B1 (ko) * 2018-02-05 2019-10-07 삼성전자주식회사 반도체 패키지
CN114286514A (zh) * 2018-03-20 2022-04-05 欣兴电子股份有限公司 内埋式元件结构及其制造方法
US11164814B2 (en) * 2019-03-14 2021-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of manufacturing the same
TWI701979B (zh) 2019-05-17 2020-08-11 欣興電子股份有限公司 線路板及其製作方法
US10804205B1 (en) 2019-08-22 2020-10-13 Bridge Semiconductor Corp. Interconnect substrate with stiffener and warp balancer and semiconductor assembly using the same
US11581870B2 (en) * 2019-09-27 2023-02-14 Skyworks Solutions, Inc. Stacked acoustic wave resonator package with laser-drilled VIAS
KR20210046978A (ko) * 2019-10-21 2021-04-29 엘지이노텍 주식회사 인쇄회로기판, 패키지 기판 및 이의 제조 방법
KR20210070439A (ko) * 2019-12-04 2021-06-15 주식회사 심텍 딥 캐비티 구조의 다층 인쇄회로기판 및 그 제조 방법과, 그 반도체 패키지
KR20220031398A (ko) * 2020-09-04 2022-03-11 삼성전기주식회사 인쇄회로기판
KR20220033234A (ko) * 2020-09-09 2022-03-16 삼성전기주식회사 인쇄회로기판 및 전자부품 내장기판
KR20220058187A (ko) * 2020-10-30 2022-05-09 삼성전기주식회사 인쇄회로기판

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4066522B2 (ja) * 1998-07-22 2008-03-26 イビデン株式会社 プリント配線板
JP2005054267A (ja) * 2003-07-24 2005-03-03 Electroplating Eng Of Japan Co 無電解金めっき方法
KR100688833B1 (ko) * 2005-10-25 2007-03-02 삼성전기주식회사 인쇄회로기판의 도금층 형성방법 및 이로부터 제조된인쇄회로기판
JP2007123524A (ja) 2005-10-27 2007-05-17 Shinko Electric Ind Co Ltd 電子部品内蔵基板
JP2009289853A (ja) * 2008-05-28 2009-12-10 Kyocera Corp 配線基板の製造方法及び実装構造体の製造方法
JP5561460B2 (ja) * 2009-06-03 2014-07-30 新光電気工業株式会社 配線基板および配線基板の製造方法
JP6166879B2 (ja) * 2011-09-06 2017-07-19 株式会社 大昌電子 片面プリント配線板およびその製造方法
US20130192879A1 (en) * 2011-09-22 2013-08-01 Ibiden Co., Ltd. Multilayer printed wiring board
US9215805B2 (en) * 2012-04-27 2015-12-15 Ibiden Co., Ltd. Wiring board with built-in electronic component and method for manufacturing the same
JP6083152B2 (ja) * 2012-08-24 2017-02-22 ソニー株式会社 配線基板及び配線基板の製造方法
KR101420537B1 (ko) * 2012-12-14 2014-07-16 삼성전기주식회사 전자부품 내장기판 및 전자부품 내장기판의 제조방법
JP6291714B2 (ja) * 2013-03-22 2018-03-14 味の素株式会社 絶縁樹脂シート
US9305853B2 (en) * 2013-08-30 2016-04-05 Apple Inc. Ultra fine pitch PoP coreless package

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE47600E1 (en) 2003-11-10 2019-09-10 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming electrical interconnect with stress relief void
US10580749B2 (en) 2005-03-25 2020-03-03 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming high routing density interconnect sites on substrate

Also Published As

Publication number Publication date
JP2016086024A (ja) 2016-05-19
US9723729B2 (en) 2017-08-01
US20160120033A1 (en) 2016-04-28

Similar Documents

Publication Publication Date Title
JP6503687B2 (ja) プリント配線板
US9917025B2 (en) Printed wiring board and method for manufacturing printed wiring board
JP6081044B2 (ja) パッケージ基板ユニットの製造方法
JP2015106615A (ja) プリント配線板、プリント配線板の製造方法
JP5389770B2 (ja) 電子素子内蔵印刷回路基板及びその製造方法
US9338886B2 (en) Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device
JP5989814B2 (ja) 埋め込み基板、印刷回路基板及びその製造方法
JP2009164592A (ja) 組み合せ基板
US9793200B2 (en) Printed wiring board
US20160113110A1 (en) Printed wiring board
JP2016082143A (ja) プリント配線板
JP6699043B2 (ja) 印刷回路基板、その製造方法、及び電子部品モジュール
KR20150135048A (ko) 인쇄회로기판, 인쇄회로기판의 제조 방법 및 이를 포함하는 적층형 패키지
KR102380834B1 (ko) 인쇄회로기판, 반도체 패키지 및 이들의 제조방법
JP2011029287A (ja) プリント配線基板、半導体装置及びプリント配線基板の製造方法
JP2016082089A (ja) プリント配線板
JP2015201594A (ja) プリント配線板
JP2015173156A (ja) プリント配線板の製造方法と金属ポストを搭載するためのマスク
JP2014123592A (ja) プリント配線板の製造方法及びプリント配線板
JP2017011156A (ja) 半導体装置、プリント配線板およびプリント配線板の製造方法
KR101067063B1 (ko) 인쇄회로기판 제조용 캐리어와 그 제조방법 및 이를 이용한 인쇄회로기판의 제조방법
JP2016225443A (ja) プリント配線板の製造方法
JP2008311508A (ja) 電子部品パッケージおよびその製造方法
JP2017050312A (ja) プリント配線板及びプリント配線板の製造方法
JP6572686B2 (ja) プリント配線板及びプリント配線板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171011

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180717

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180918

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190226

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190311

R150 Certificate of patent or registration of utility model

Ref document number: 6503687

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250