JP2009164592A - 組み合せ基板 - Google Patents

組み合せ基板 Download PDF

Info

Publication number
JP2009164592A
JP2009164592A JP2008314483A JP2008314483A JP2009164592A JP 2009164592 A JP2009164592 A JP 2009164592A JP 2008314483 A JP2008314483 A JP 2008314483A JP 2008314483 A JP2008314483 A JP 2008314483A JP 2009164592 A JP2009164592 A JP 2009164592A
Authority
JP
Japan
Prior art keywords
substrate
upper substrate
mounting
main surface
pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008314483A
Other languages
English (en)
Inventor
Toru Furuta
徹 古田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of JP2009164592A publication Critical patent/JP2009164592A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H05K2201/09527—Inverse blind vias, i.e. bottoms outwards in multilayer PCB; Blind vias in centre of PCB having opposed bottoms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Combinations Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】パッケージ基板との間で電気接続性、信頼性を確保し得る組み合せ基板を提供する。
【解決手段】 上基板１２Ｕと下基板１２Ｌとの間にアンダーフィル６２が充填されているため、上基板１２Ｕと下基板１２Ｌとに熱が加わり、反り、剥離が生じる方向に応力が生じても、アンダーフィル６２によって上基板１２Ｕ、下基板１２Ｌの反り、剥離が抑えられ、応力を緩和させることが可能となる。また、上基板１２Ｕと下基板１２Ｌとの間に充填された樹脂充填材（アンダーフィル）６２により、信頼性条件下において、導体回路や外部からの湿分の侵入による劣化速度が遅くなり、信頼性を確保しやすくなる。
【選択図】 図５

Description

本発明は、半導体素子を実装したパッケージ基板を実装するための組み合せ基板に関するものである。特に、少なくとも２枚の基板で構成されるＰＯＰ（Ｐackage Ｏn Ｐackage）において、パッケージ基板と基板の間で電気接続される組み合せ基板に関する。
電子部品の実装密度を高めることが要求されている。その要求されている背景は、機能の追加や機能の集約により、限られた基板面積における実装スペースの確保するためである。例えば、携帯電話において、２つのＩＣチップが実装されたパッケージ基板が必要であった部品を、２つのＩＣチップを積層し、そのＩＣチップの端子と基板とをワイヤーボンディング等により接続させたパッケージ基板や、パッケージの上にパッケージを形成する、いわゆるパッケージオンパッケージで積層した多段パッケージにすることで対応している。
特開２００１−２３０５１５号公報、特開２００１−８５６０３号公報、特開２００１−２１０９５４号公報には、係る多段パッケージが開示されている。
特開２００１−２３０５１５号公報 特開２００１−８５６０３号公報 特開２００１−２１０９５４号公報
パッケージ基板の上にパッケージ基板を積層した多段パッケージ基板では、上基板と下基板との間の電気接続性や接続信頼性が確保されにくいことがある。その原因としては、ＩＣチップの発熱が起因となる応力等による基板の反りや、温度変化による基板の伸縮等による、上基板と下基板との接続箇所の破断等があげられる。
また、高温高湿、ＰＣＴ等の条件下で信頼性試験を実施すると、充分な信頼性が確保されなかった。その原因としては、外部からの湿分が基板内部へ進入し、その湿分により配線や絶縁層への腐食・劣化等を引き起こすためである。
本発明の目的は、パッケージ基板との間で電気接続性、信頼性を確保し得る組み合せ基板を提供することにある。
上記目的を達成するため、本願発明は、第１主面と前記第１主面とは反対側の第２主面とを有する下基板と、
前記下基板の第１主面に形成されている接続用パッドと、
前記下基板の第２主面に形成されていて、プリント配線板と接続するための実装用パッドと、
第１主面と前記第１主面とは反対側の第２主面とを有する上基板と、
前記上基板の第１主面に形成されていて、パッケージ基板を搭載するための実装用パッドと、
前記上基板の第２主面または前記下基板の第１主面に形成され電子部品を搭載するための部品搭載用パッドと、
前記上基板の第２主面に形成されていて、前記下基板の接続用パッドと電気的に接続するための接続用パッド、とからなる組み合せ基板において、
前記下基板の第１主面と前記上基板の第２主面は向かい合っていて、前記下基板と前記上基板との間に、樹脂が充填されていることを技術的特徴とする。
上記構成により、電気接続性を確保されやすくなる。上基板と下基板との間に樹脂が充填されているため、上基板と下基板とに熱が加わり、反り、剥離が生じる方向に応力が生じても、樹脂によって上基板、下基板の反り、剥離が抑えられ、応力を緩和させることが可能となる。言い換えると、応力が緩衝される。そのために、基板の絶縁材、基板上の導体層などでクラック等の不具合が起き難くなり、電気接続性が確保されやすくなると推定される。
また、高温高湿、ＰＣＴ（２ａｔｍ１２１℃ ＲＨ１００％などの条件）等の条件下での信頼性試験を行う。特に、加速試験、短時間に信頼性の得やすい試験条件での信頼性試験での推定である。この結果、本願の上基板と下基板からなる組み合せ基板は、信頼性が確保され易い。信頼性条件下において、熱などの要因により材料の膨張や収縮に伴い、応力が発生される。その応力による発生した力の影響が小さくされ、材料の劣化を緩やかにすることが可能となる。その結果、導体回路や外部からの湿分の侵入による劣化速度が遅くなり、信頼性を確保しやすくなると推定される。
更に、前記樹脂は熱硬化性樹脂と無機フィラーとからなることができる。
前記樹脂はアンダーフィル剤とすることができる。
上基板の実装用パッドは、上基板のほぼ全面に形成することができる。
前記上基板の実装用パッド間の距離は、一定であって規則的に配置することができる。
前記上基板の実装用パッドは、マトリクス状又は千鳥状に配置することができる。
前記上基板の実装用パッドは、ランダムに配置することができる。
前記上基板の実装用パッドは、２個以上のパッケージ基板を実装するためのパッドとすることができる。
前記上基板の実装用パッドは、円形状であることができる。
前記上基板の前記第１主面上に受動部品を実装するためのパッドを形成することができる。
前記下基板の接続用パッドと、前記上基板の接続用パッドとは金属部材を介して接続することができる。
[実施例１]
ポストによる接続部形成
図４（Ａ）に実施例１の組み合せ基板１０の断面図を示す。組み合せ基板１０は、上基板１２Ｕと下基板１２Ｌとから成る。上基板１２Ｕには、図４（Ａ）のａ矢視図に相当する図６（Ａ）の平面図に示すように、パッケージ基板接続用のパッド４２Ｐのパッド群が、上基板１２Ｕの中央部に配置されている。下基板１２Ｌには同様に他のプリント配線板などに接続するためのパッド４２ＤのＢＧＡなどの外部接続用パッド群が形成されている。下基板１２Ｌの上面にはＩＣチップ５０が実装されている。下基板１２Ｌには、ビア４４を介して下面側の導体回路４２ｂと上面側の導体回路４２ａとが接続され、ＩＣチップ５０と上面側の導体回路４２ａとは半田バンプ５２を介して接続されている。この場合、ＩＣチップ５０は、その他の実装形態（例えば、ワイヤーボンディング実装）で実装されていてもよい。複数のＩＣチップが実装されてもよい。下基板１２Ｌの上面側の導体回路４２ａのソルダーレジスト４８の開口部４８ａに、上基板接続用のパッド４２Ｇのパッド群が形成されている。下面側の導体回路４２のソルダーレジスト４８の開口部４８ａに、プリント配線板接続用のパッド４２Ｄとなるパッド群が形成されている。
同様に、上基板１２Ｕには、ビア４４を介して下面側の導体回路４２ａと上面側の導体回路４２ｂとが接続されている。上基板１２Ｕの下面側の導体回路４２ａのソルダーレジスト４８の開口部４８ａに、下基板接続用のパッド４２Ｆのパッド群が形成され、上面側の導体回路４２ｂのソルダーレジスト４８の開口部４８ａに、パッケージ基板接続用のパッド４２Ｐのパッド群が形成されている。下基板１２ＬとＩＣチップ５０との間には、エポキシ樹脂などのアンダーフィル６０などの絶縁樹脂が充填され、上基板１２Ｕと下基板１２Ｌとの間には、樹脂充填剤（アンダーフィル）６２である絶縁樹脂が充填されている。
アンダーフィル６０、樹脂充填剤６２は、好ましく熱硬化性樹脂と無機フィラーとから成る。上基板１２Ｕの下面側のパッド４２Ｆと、下基板１２Ｌの上面側のパッド４２Ｇとは、円柱状の金属ポスト４６，４６を介して、電気接続されている。
組み合せ基板１０の下面側のパッド４２Ｄには、ＢＧＡ、半田バンプなどの外部接続端子６４Ｌが設けられ、図５（Ｂ）に示すように他のプリント配線板７４のパッド７６に接続されることで、該組み合せ基板１０がプリント配線板７４に搭載される。
実施例１の組み合せ基板１０では、上基板１２Ｕと下基板１２Ｌとの間にアンダーフィル６２が充填されているため、上基板１２Ｕと下基板１２Ｌとに熱が加わり、反り、剥離が生じる方向に応力が生じても、アンダーフィル６２によって上基板１２Ｕ、下基板１２Ｌの反り、剥離が抑えられ、応力を緩和させることが可能となる。また、上基板１２Ｕと下基板１２Ｌとの間に充填された樹脂充填材（アンダーフィル）６２により、信頼性条件下において、導体回路や外部からの湿分の侵入による劣化速度が遅くなり、信頼性を確保しやすくなると推定される。
引き続き、図４（Ａ）及び図４（Ｂ）を参照した実施例１の組み合せ基板の製造工程について図１〜図６を参照して説明する。
Ａ．上基板の作成
１．基材の準備
両面に銅箔３２ａ、３２ｂの積層された両面銅張積層板３０Ａを用意する。絶縁材料３０には、主として樹脂材料を用いたものを用いことが望ましい（図１（Ａ））。
その一例として、ガラエポ樹脂、ポリイミド樹脂、フェノール樹脂、ＢＴ樹脂などが挙げられる。また、セラミック系材料や金属基板などを適用することが可能である。絶縁材料の厚みは、６０〜３００μｍの間であることが望ましい。また、銅箔の厚みは、５〜３０μｍの間であることが望ましい。上下の銅箔３２ａ、３２ｂの厚みを同じにしてもよいし、厚みが異なってもよい。厚めの銅箔を用意しておき、エッチングなどの薄膜化工程を経て、適時銅箔の厚みを調整してもよい。
２．レーザ穴明け
両面銅張積層板３０Ａ内で電気的な接続を取るために、レーザにより、穴明け加工を行い、開口３４を形成する（図１（Ｂ））。上面側銅箔３２ａにダイレクトにレーザを照射するダイレクト加工により穴明けを行う。レーザにはＣＯ2レーザなどを用いることができる。照射条件としては、パルスエネルギーが０．５〜１００ｍＪ、パルス幅が１〜１００μｓ、パルス間隔が０．５ｍｓ以上、周波数２０００〜３０００Ｈｚ、ショット数が１〜１０の範囲内であることが望ましい。それにより、レーザを受ける下面側の銅箔３２ｂまで到達する開口３４を有する銅張積層板３０Ａとなる。
３．メッキ膜形成
開ロ３４を有する鍋張積層板３０Ａの表裏に導通を得るために、めっきにより、膜を形成させる。めっきは、先ず、無電解めっき膜３６を形成し（図１（Ｃ））、電解めっきを形成させる。この場合、無電解めっきだけで形成してもよいし、電解めっきだけで形成してもよい。あるいはそれらの複数層による膜を形成させてもよい。必要に応じて、めっき膜３８の充填させるフィールド形状にしてもよい（図１（Ｄ））。これにより、銅張り基板３０Ａの表裏の導体層と電気的な接続を確保するのである。
４．配線パターン形成
めっき膜を形成後の導体層上に、レジスト層を施す。記線パターン等が描画されたマスクをレジスト層上に載置し、集光・現像を経て、導体層３８、銅箔３２ｂ上に、レジスト層形成部４０とレジスト層非形成部とを形成する（図２（Ａ））。その後、塩化第二鉄等のエッチング液によるエッチング処理工程を経ることで、レジスト層非形成部に該当する導体層が削除される。その後、アルカリ溶液等で、レジスト層を剥離することにより、基板上に配線パターン４２ａ、４２ｂ、及び、ビア４４を有する両面回路基板３０ができる（図２（Ｂ））。
５．金属ポスト形成
配線パターン４２ａ上に、金属ポスト４６を形成させる（図２（Ｃ））。金属ポスト４６の形状は、円柱であることが望ましい。その他の形状として、四角柱、五角形以上の多角形柱などを用いることができる。ポストに用いられる金属層は、銅、ニッケル、金、銀などの導電性を有する金属を用いることができる。電気特性や信頼性という点で、主成分が銅であることが望ましい。金属ポスト４６の高さは、５〜５０μｍであることが望ましい。これで上基板１２Ｕが形成される。
ポストの接続には、導電性接着剤、半田などを用いることができる。場合によっては、同一金属接合により行なってもよい。それにより、上基板１２Ｕが金属ポスト４６を有するものとなる。また、金属ポスト４６は、例えば、開口を有する絶縁層を形成し、開口内を電解めっきで充填した後、絶縁層を除去することでも形成できる。上基板１２Ｕには、導体回路４２を保護するために、ソルダーレジスト層４８を必要に応じて形成してもよい（図２（Ｄ））。このとき、上基板１２Ｕにおいて、下基板側の面（図中上側）に、ソルダーレジスト層４８の開口４８ａによって下基板との接続用のパッド４２Ｆのパッド群を有する。下基板の反対側（図中下側）の面では、ソルダーレジスト層４８の開口４８ａによってパッケージ基板に接続するためのパッド４２Ｐのパッド群が形成される。
Ｂ．下基板の作成
上基板の１〜５工程までと同じである。
６．金属ポスト４６に半田層４９を形成する（図３（Ａ））。
半田層４９の形成には、半田メッキ、印刷、転写法などで行うことができる。半田には、Ｓｎ／Ｐｂ、Ｓｎ／Ａｇ、Ｓｎ／Ｓｂ、Ｓｎ／Ａｇ／Ｃｕなどが主成分となる金属を用いることができる。半田層の形成の一例として、無電解半田めっきが挙げられる。ポスト以外は、レジストなどにより被覆され、半田層が形成されないようにした後、ポスト上に、Ｐｄなどの触媒を付与する。その後、Ｓｎ／Ｐｂが９：１であり、その中に還元剤、錯体が含まれためっき液中に浸漬させる。それにより、ポスト４６を被覆するように、半田層４９が形成される。半田層の厚みは、５〜１５μｍであることが望ましい。金属ポスト上に必要量が載置させることが必要である。このとき、上基板と接続する下基板の回路は、下基板と同位置になるように配置されている。この後、接合工程において接合し、回路間で電気接続を行えるようになる。
７．ＩＣチップ実装
下基板１２ＬのＩＣチップと接続用パッド４２Ｅ上に半田バンプ用の半田層６１を形成する（図３（Ｂ））。半田層６１は、印刷等により形成させることが望ましい。その半田バンプ５２とｌＣチップ上に形成された金属バンプとにより、リフローを経てＩＣチップ５０のフリップチップ実装を行なう（図３（Ｃ））。この後、ＩＣチップ５０と下基板１２Ｌの隙間にはアンダーフィル６０を充填させる（図３（Ｄ））。これにより、ＩＣチップ５０が実装された実装基板（下基板１２Ｌ）を作成する。アンダーフィル６０には、熱硬化性樹脂、感光性樹脂のいずれかを用いることができる。具体的には、エポキシ樹脂、ポリイミド樹脂、フェノール樹脂などを１種類以上からなる樹脂を用いることができる。それらの樹脂には、無機などの粒子が含有させてもよい。
また、フリップチップ実装の代わりに、ワイヤーボンディング実装し、封止させたものでもよい、また、２以上のＩＣチップを実装させてもよいし、コンデンサなどの受動部品を混載させてもよい。
Ｃ．下基板と上基板の接合基板の作成
１．下基板と上基板との位置合わせ
下基板１２Ｌの回路（パッド）４２Ｇと上基板１２Ｕの回路（パッド）４２Ｆとを位置合わせを行う。このとき、下基板１２Ｌの半田４９が形成されたポスト４６に、上基板１２Ｕのポスト４６を押し付けるように接合させる（図３（Ｅ））。この後、リフローにより、下基板１２Ｌの導体回路（パッド）４２Ｇと上基板１２Ｕの導体回路（パッド）４２Ｆが、ポスト４６、４６を介して接続をされる。このとき、上基板１２Ｕと下基板１２Ｌとは端面が直線状となっている。ポスト４６、４６を介して接続された導体回路の接続部（パッド）４２Ｇ、４２Ｆは、組み合せ基板の端面から、５０μｍよりも内側にあることが望ましい。５０μｍよりも内側にあることにより、結果として、接続部の電気接続性と接続信頼性が確保されるのである。接続部の中間部分を軸に上基板１２Ｕと下基板１２Ｌとを見ると、接続部の回路部分が鏡面構造（上下対称構造）となっているのである。
２．基板間の樹脂充填
上基板１２Ｕと下基板１２Ｌとの間には、充填樹脂（アンダーフィル）６２が充填される（図４（Ａ））。その場合の充填樹脂（アンダーフィル）６２の端面も基板に対して、直線状となっていることが望ましい。基板間に充填される樹脂には、熱硬化性樹脂、熱可塑性樹脂、感光性樹脂のいずれかを用いることができる。具体的には、エポキシ樹脂、ポリイミド樹脂、フェノール樹脂などを１種類以上からなる樹脂を用いることができる。それらの樹脂には、無機などの粒子が含有させてもよい。また、アンダーフィル６０と同一の樹脂であってもよいし、異なる樹脂あってもよい。
必要に応じて、下基板１２Ｌのパッド４２Ｄに半田バンプ６４Ｌを形成できる（図４（Ｂ））。上基板１２Ｕの上部のパッド４２Ｐのパッド群上には、ＩＣチップ７１を内蔵又は実装されたパッケージ基板７０を実装させてもよい（図５（Ａ））。それにより、２以上のＩＣチップ５０、７１を有する積層したパッケージ基板の構造体となる。ここでは、外部端子として半田バンプもしくはＢＧＡを用いたが、接続ピン（ＰＧＡ）を用いることもできる。そして、下基板１２Ｌのパッド４２Ｄのパッド群に形成した半田バンプ６４ＬあるいはＢＧＡを介して、プリント配線板７４のパッド７６に接続し、該組み合せ基板１０をプリント配線板７４に接続できる（図５（Ｂ））。
図６（Ａ）を参照して上述した例で、パッケージ基板実装用のパッド４２Ｐのパッド群は、円形に形成され、上基板１２Ｕの中央部又は外周部に配置されてもよい。これにより、中央部、又は、外周部だけに、ＢＧＡ等の外部端子が配置されたパッケージ基板を載置させることが可能となる。
図６（Ｂ）、図６（Ｃ）に示すようにパッケージ基板実装用のパッド４２Ｐのパッド群は、上基板１２Ｕのほぼ全面に配置できる。これにより、ＢＧＡ等の外部端子がフルグリッド状に配置されたパッケージ基板を載置させることが可能となる。
図６（Ｂ）、図６（Ｃ）に示すようにパッケージ基板実装用のパッド４２Ｐのパッド群は、互いにほぼ一定距離に規則的に配置できる。
図６（Ｂ）に示すようにパッケージ基板実装用のパッド４２Ｐのパッド群をマトリクス状に配置できる。
図６（Ｃ）に示すようにパッケージ基板実装用のパッド４２Ｐのパッド群は、千鳥状に配置できる。
図６（Ｄ）に示すようにパッケージ基板実装用のパッド４２Ｐのパッド群は、ランダムに配置できる。
また更に、パッケージ基板実装用のパッドのパッド郡は、２個以上のパッケージ基板を実装するための２種類のパッド４２Ｐ、４２Ｐ２を設けてもよい。これにより、２個以上のパッケージ基板を搭載できる。
更に、図６（Ｆ）に示すように、上基板１２Ｕには、パッド４２Ｐと共に電子部品実装用のパッド４３を備えることもできる。上基板上には、ＩＣチップが実装されているパッケージ基板とコンデンサなどの受動部品とを混載させることが可能となる。
図７は、実施例１の改変例１に係る組み合せ基板を示している。実施例１では、図５（Ｂ）に示すように下基板１２Ｌの上面にＩＣチップ５０を実装した。この代わりに、図７に示すように、上基板１２Ｕの下面にＩＣチップ５０を実装することもできる。
図８は、実施例１の改変例２に係る組み合せ基板を示している。実施例１では、上基板１２Ｕと下基板１２Ｌとを鏡面構造にした。この代わりに、図８に示すよう下基板１２Ｌのビア６６及び回路４２ｂを外側に広がるように（ファンアウト）配置することもできる。
[実施例２]
インターポーザを有する積層体
図１２（Ａ）に実施例２の組み合せ基板１０の断面図を示す。組み合せ基板１０は、上基板１２Ｕと中間体であるインターポーザ１２Ｍと下基板１２Ｌとから成る。上基板１２Ｕには、図１２（Ａ）のａ矢視図に相当する図１４（Ａ）の平面図に示すように、パッケージ基板接続用のパッド４２Ｐのパッド群が、上基板１２Ｕの中央部に配置されている。下基板１２Ｌには同様にプリント配線板に接続するためのパッド４２Ｄのパッド群が形成されている。下基板１２Ｌの上面にはＩＣチップ５０が実装されている。下基板１２Ｌには、ビア４４を介して下面側の導体回路４２ｂと上面側の導体回路４２ａとが接続され、ＩＣチップ５０と上面側の導体回路４２ｂとは半田バンプ５２を介して接続されている。下基板１２Ｌの上面側の導体回路４２ａのソルダーレジスト４８の開口部４８ａに、上基板接続用のパッド４２Ｇが形成され、下面側の導体回路４２ｂのソルダーレジスト４８の開口部４８ａに、プリント配線板接続用のパッド４２Ｄのパッド群が形成されている。
同様に、上基板１２Ｕには、ビア４４を介して下面側の導体回路４２ａと上面側の導体回路４２ｂとが接続されている。上基板１２Ｕの下面側の導体回路４２ａのソルダーレジスト４８の開口部４８ａに、下基板接続用のパッド４２Ｆが形成され、上面側の導体回路４２ｂのソルダーレジスト４８の開口部４８ａに、パッケージ基板接続用のパッド４２Ｐが形成されている。下基板１２ＬとＩＣチップ５０との間には、絶縁樹脂であるアンダーフィル６０が充填され、上基板１２Ｕと下基板１２Ｌとの間には、樹脂充填剤（アンダーフィル）６２が充填されている。上基板１２Ｕの下面側のパッド４２Ｆと、下基板１２Ｌの上面側のパッド４２Ｇとは、インターポーザ１２Ｍの円柱状の金属ポスト８６により電気接続されている。
図１３（Ｂ）に示すように、組み合せ基板１０の下面側のパッド４２Ｄに半田バンプ６４ＬもしくはＢＧＡが設けられ、プリント配線板７４のパッド７６のパッド群に接続されることで、該組み合せ基板１０がプリント配線板７４に搭載される。
実施例２の組み合せ基板１０では、上基板１２Ｕと下基板１２Ｌとの間にアンダーフィル６２が充填されているため、上基板１２Ｕと下基板１２Ｌとに熱が加わり、反り、剥離が生じる方向に応力が生じても、アンダーフィル６２によって上基板１２Ｕ、下基板１２Ｌの反り、剥離が抑えられ、応力を緩和させることが可能となる。また、上基板１２Ｕと下基板１２Ｌとの間に充填された樹脂充填材（アンダーフィル）６２により、信頼性条件下において、導体回路や外部からの湿分の侵入による劣化速度が遅くなり、信頼性を確保しやすくなると推定される。
Ａ．上基板の作成
実施例１における１〜４工程まで同様にして上基板１２Ｕを形成する（図９）。
Ｂ．下基板の作成
実施例１における１〜４エ程まで同じである（図１０（Ａ））。その後、ＩＣチップ５０の実装工程を行うことにより、ＩＣチップ５０が実装された下基板１２Ｌを得ることができる（図１０（Ｂ）、図１０（Ｃ））。
Ｃ．インターポーザの作成
絶縁材料８０を用意する（図１１（Ａ））。絶縁材料８０を貫通する開口８２を形成し（図１１（Ｂ））、該開口８２に導体層８４を形成する（図１１（Ｃ））。導体層８４は、スルーホール、ビア、インプラントなどのポストにより形成させるのである。導体層は、Ｃｕ、Ｎｉ、貴金属などの金属を用いることができる。
その一例として、インプラントによるポストを充填させる方式がある。
両面に銅箔、めっきなどで形成した導体層を有する絶縁基板を用意する。絶縁基板に貫通用の開口をドリルもしくはレーザなどにより設ける。この後、導体層の全面にレジスト層を設け、配線パターンが描画されたマスクを載置する。その後、露光・現像を経て、エッチング処理を経ることにより、インターボーザ用のパターン形成がされる。この後、必要の応じて、ソルダーレジスト層を形成や外形加工（インターポーザの個片加工）を行なってもよい。これにより、インプラント用の開口を有する絶縁基板が準備されることとなる。
インプラント用のポストになるインプラント材を用意する。その厚み（高さ）は、絶縁基板よりも厚いものが望ましい。予めインプラント材の下部に、インプラント工程用の下治具を配置する。このとき、インプラント材の上部には、突起状を有し、打ち抜き用の上治具を配置する。上治具をインプラント材の途中まで打ち抜く。
この打ち抜かれたインプラント材を先ほど準備した絶縁基板８０の開口８２内に挿入し、打つ込みことにより、絶縁基板を貫通する導体層（ポスト）８６が形成される（図１１（Ｄ））。この後、インプラント材から切り離して、絶縁基板８０からの突出している複数のポスト８６の高さを揃える。これにより、インターポーザ１２Ｍである絶縁基板８０は、表裏の電気接続を行なうことを可能にし、絶縁基板８０から突出している高さがほぼ同一となっている導体層（ポスト）８６を有する。このとき、必要に応じて、導体層であるポスト８６を固定するために接着剤８８を塗るなどをしてもよい（図１１（Ｅ））。また、導体層の先端部分に、酸化防止や基板の導体層との接続を改良する（粗面形成、鏡面処理など）工程を経てもよい。更に、ＩＣチップとの干渉を避ける通孔８０ａを形成することができる（図１１（Ｆ））。これにより、上基板と下基板とに介在させるインターポーザ１２Ｍを用意することができる。
Ｃ．積層基板の作成
１．下基板と上基板の位置合わせ
下基板１２Ｌの回路（パッド）４２Ｇとインターポーザ１２Ｍのポスト８６と上基板１２Ｕの回路（パッド）４２Ｆとを位置合わせする（図１２（Ａ））。このとき、下基板１２Ｌの回路部分４２Ｇとインターポーザ１２Ｍの導体層８６と接触させる。上基板１２Ｕの回路部分４２Ｆとインターポーザ１２Ｍの導体層８６と接触させる。それにより、インターポーザ１２Ｍを介して、上基板１２Ｕと下基板１２Ｌが電気接続される。インターポーザの導体層８６と各基板の導体層４２Ｇ、４２Ｆとは導電性接着剤８８として、半田などを用いて接続させてもよい。このとき、インターポーザの中心部分を軸に上基板と下基板を見ると、接続部の回路部分が鏡面構造（上下対称構造）となっている。
２．基板間の樹脂充填
上基板１２Ｕと下基板１２Ｌとの間に充填樹脂（アンダーフィル）６２を充填する（図１２（Ｂ））。その場合の充填樹脂（アンダーフィル）６２の端面も基板に対して、直線状となっていることが望ましい。基板間に充填される樹脂には、熱硬化性樹脂、感光性樹脂のいずれかを用いることができる。具体的には、エポキシ樹脂、ポリイミド樹脂、フェノール樹脂などを１種類以上からなる樹脂を用いることができる。それらの樹脂には、無機などの粒子が含有させてもよい。また、アンダーフィル６０と同一の樹脂であってもよいし、異なる樹脂あってもよい。
なお、樹脂充填の代わりに、図１１（Ｇ）に示すようにインターポーザ１２Ｍの両面に樹脂９０を塗布し、該樹脂９０により上基板１２Ｕと下基板１２Ｌとの間を封止することも可能である。
必要に応じて、下基板１２Ｌのパッド４２Ｄに半田バンプ６４Ｌを形成することができる（図１２（Ｃ））。上基板１２Ｕの上部のパッド４２Ｐのパッド群には、ＩＣチップ７１を内蔵又は実装されたパッケージ基板７０を実装させてもよい（図１３（Ａ））。それにより、２以上のＩＣチップ５０、７１を有する積層したパッケージ基板の構造体となる。ここでは、外部端子として半田バンプもしくはＢＧＡを用いたが、接続ピン（ＰＧＡ）を用いることもできる。そして、下基板１２Ｌのパッド４２Ｌのパッド群に形成した半田バンプ６４ＬあるいはＢＧＡを介して、プリント配線板７４のパッド７６に接続し、該組み合せ基板１０をプリント配線板７４に接続できる（図１３（Ｂ））。
図１４（Ａ）を参照して上述した例で、パッケージ基板実装用のパッド４２Ｐのパッド群は、円形に形成され、上基板１２Ｕの中央部又は外周部に配置させてもよい。これにより、中央部又は外周部だけに、ＢＧＡ等の外部端子が配置されたパッケージ基板を載置させることが可能となる。
図１４（Ｂ）、図１４（Ｃ）に示すようにパッケージ基板実装用のパッド４２Ｐのパッド群は、上基板１２Ｕのほぼ全面に配置できる。これにより、ＢＧＡ等の外部端子がフルグリッド状に配置されたパッケージ基板を載置させることが可能となる。
図１４（Ｂ）、図１４（Ｃ）に示すようにパッケージ基板実装用のパッド４２Ｐのパッド群は、互いに一定距離に規則的に配置できる。
図１４（Ｂ）に示すようにパッケージ基板実装用のパッド４２のパッド群Ｐは、マトリクス状に配置できる。
図１４（Ｃ）に示すようにパッケージ基板実装用のパッド４２Ｐのパッド群は、千鳥状に配置できる。
図１４（Ｄ）に示すようにパッケージ基板実装用のパッド４２Ｐは、ランダムに配置できる。また更に、パッケージ基板実装用のパッドは、２個以上のパッケージ基板を実装するための２種類のパッド４２Ｐ、４２Ｐ２であることができる。更に、図１４（Ｆ）に示すように、上基板１２Ｕには、パッド４２Ｐと共に電子部品実装用のパッド４３を備えることもできる。
図１５は、実施例２の改変例１に係る組み合せ基板を示している。実施例２では、図１３（Ａ）に示すように下基板１２Ｌの上面にＩＣチップ５０を実装した。この代わりに、図１５に示すように、上基板１２Ｕの下面にＩＣチップ５０を実装することもできる。
図１６は、実施例１の改変例２に係る組み合せ基板を示している。実施例１では、上基板１２Ｕと下基板１２Ｌとを鏡面構造にした。この代わりに、図１６に示すよう下基板１２Ｌのビア６６及び回路４２ｂを外側に広がるように（ファンアウト）配置することもできる。
実施例１の組み合せ基板の製造方法を示す工程図である。 実施例１の組み合せ基板の製造方法を示す工程図である。 実施例１の組み合せ基板の製造方法を示す工程図である。 実施例１の組み合せ基板の製造方法を示す工程図である。 実施例１の組み合せ基板の製造方法を示す工程図である。 実施例１の組み合せ基板のパッケージ基板実装用のパッド配置を示す平面図である。 実施例１の改変例１に係る組み合せ基板の断面を示す断面図である。 実施例１の改変例２に係る組み合せ基板の断面を示す断面図である。 実施例２の組み合せ基板の製造方法を示す工程図である。 実施例２の組み合せ基板の製造方法を示す工程図である。 実施例２の組み合せ基板の製造方法を示す工程図である。 実施例２の組み合せ基板の製造方法を示す工程図である。 実施例２の組み合せ基板の製造方法を示す工程図である。 実施例２の組み合せ基板のパッケージ基板実装用のパッド配置を示す平面図である。 実施例２の改変例１に係る組み合せ基板の断面を示す断面図である。 実施例２の改変例２に係る組み合せ基板の断面を示す断面図である。
符号の説明
１０ 組み合せ基板
５０ ＩＣチップ
６０ アンダーフィル
７０ パッケージ基板
８０ 絶縁基板

Claims (11)

  1. 第１主面と前記第１主面とは反対側の第２主面とを有する下基板と、
    前記下基板の第１主面に形成されている接続用パッドと、
    前記下基板の第２主面に形成されていて、プリント配線板と接続するための実装用パッドと、
    第１主面と前記第１主面とは反対側の第２主面とを有する上基板と、
    前記上基板の第１主面に形成されていて、パッケージ基板を搭載するための実装用パッドと、
    前記上基板の第２主面または前記下基板の第１主面に形成され電子部品を搭載するための部品搭載用パッドと、
    前記上基板の第２主面に形成されていて、前記下基板の接続用パッドと電気的に接続するための接続用パッド、とからなる組み合わせ基板において、
    前記下基板の第１主面と前記上基板の第２主面は向かい合っていて、前記下基板と前記上基板との間に、樹脂が充填されている組み合せ基板。
  2. 前記樹脂は熱硬化性樹脂と無機フィラーとからなる請求項１の組み合せ基板。
  3. 前記樹脂はアンダーフィル剤である請求項１の組み合せ基板。
  4. 前記上基板の実装用パッドは、前記上基板のほぼ全面に形成されている請求項１の組み合せ基板。
  5. 前記上基板の実装用パッド間の距離は、一定であって規則的に配置されている請求項１の組み合せ基板。
  6. 前記上基板の実装用パッドは、マトリクス状又は千鳥状に配置されている請求項１の組み合せ基板。
  7. 前記上基板の実装用パッドは、ランダムに配置されている請求項１の組み合せ基板。
  8. 前記上基板の実装用パッドは、２個以上のパッケージ基板を実装するためのパッドである請求項１の組み合せ基板。
  9. 前記上基板の実装用パッドは、円形状である請求項１の組み合せ基板。
  10. 前記上基板の前記第１主面上に受動部品を実装するためのパッドが形成されている請求項１の組み合せ基板。
  11. 前記下基板の接続用パッドと、前記上基板の接続用パッドとは金属部材を介して接続されている請求項１の組み合せ基板。
JP2008314483A 2008-01-09 2008-12-10 組み合せ基板 Pending JP2009164592A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US2006708P 2008-01-09 2008-01-09
US12/174,212 US8618669B2 (en) 2008-01-09 2008-07-16 Combination substrate

Publications (1)

Publication Number Publication Date
JP2009164592A true JP2009164592A (ja) 2009-07-23

Family

ID=40843914

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008314483A Pending JP2009164592A (ja) 2008-01-09 2008-12-10 組み合せ基板

Country Status (2)

Country Link
US (1) US8618669B2 (ja)
JP (1) JP2009164592A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014103530A1 (ja) * 2012-12-26 2014-07-03 株式会社村田製作所 部品内蔵基板

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10334735B2 (en) 2008-02-14 2019-06-25 Metrospec Technology, L.L.C. LED lighting systems and methods
US8007286B1 (en) * 2008-03-18 2011-08-30 Metrospec Technology, Llc Circuit boards interconnected by overlapping plated through holes portions
US11266014B2 (en) 2008-02-14 2022-03-01 Metrospec Technology, L.L.C. LED lighting systems and method
US8851356B1 (en) 2008-02-14 2014-10-07 Metrospec Technology, L.L.C. Flexible circuit board interconnection and methods
TW200937601A (en) * 2008-02-21 2009-09-01 Ind Tech Res Inst Semiconductor package structure and method of manufacturing semiconductor package structure
US8299366B2 (en) * 2009-05-29 2012-10-30 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
KR20100132823A (ko) * 2009-06-10 2010-12-20 삼성전기주식회사 플립칩용 기판 및 그 제조방법
JP2010287710A (ja) * 2009-06-11 2010-12-24 Renesas Electronics Corp 半導体装置およびその製造方法
US9070679B2 (en) * 2009-11-24 2015-06-30 Marvell World Trade Ltd. Semiconductor package with a semiconductor die embedded within substrates
US8669651B2 (en) * 2010-07-26 2014-03-11 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package structures with reduced bump bridging
US8531021B2 (en) * 2011-01-27 2013-09-10 Unimicron Technology Corporation Package stack device and fabrication method thereof
CN102637678A (zh) * 2011-02-15 2012-08-15 欣兴电子股份有限公司 封装堆栈装置及其制法
EP3751604A1 (en) * 2011-08-16 2020-12-16 INTEL Corporation Offset interposers for large-bottom packages and large-die package-on-package structures
US8587132B2 (en) * 2012-02-21 2013-11-19 Broadcom Corporation Semiconductor package including an organic substrate and interposer having through-semiconductor vias
USD758372S1 (en) 2013-03-13 2016-06-07 Nagrastar Llc Smart card interface
USD729808S1 (en) 2013-03-13 2015-05-19 Nagrastar Llc Smart card interface
US9888283B2 (en) 2013-03-13 2018-02-06 Nagrastar Llc Systems and methods for performing transport I/O
USD759022S1 (en) 2013-03-13 2016-06-14 Nagrastar Llc Smart card interface
US9647997B2 (en) 2013-03-13 2017-05-09 Nagrastar, Llc USB interface for performing transport I/O
TWI517269B (zh) * 2013-09-27 2016-01-11 矽品精密工業股份有限公司 層疊式封裝結構及其製法
KR102245770B1 (ko) 2013-10-29 2021-04-28 삼성전자주식회사 반도체 패키지 장치
KR20150049622A (ko) 2013-10-30 2015-05-08 삼성전자주식회사 패키지 온 패키지 장치
JP2015146384A (ja) * 2014-02-03 2015-08-13 イビデン株式会社 プリント配線板
JP2016021475A (ja) * 2014-07-14 2016-02-04 イビデン株式会社 プリント配線板
JP2016076534A (ja) * 2014-10-03 2016-05-12 イビデン株式会社 金属ポスト付きプリント配線板およびその製造方法
US10354974B2 (en) * 2014-12-11 2019-07-16 Mediatek Inc. Structure and formation method of chip package structure
USD780763S1 (en) 2015-03-20 2017-03-07 Nagrastar Llc Smart card interface
USD864968S1 (en) 2015-04-30 2019-10-29 Echostar Technologies L.L.C. Smart card interface
JP6620989B2 (ja) * 2015-05-25 2019-12-18 パナソニックＩｐマネジメント株式会社 電子部品パッケージ
CN107534027B (zh) * 2015-06-15 2021-08-17 索尼公司 半导体装置、电子设备和制造方法
US10622340B2 (en) * 2016-11-21 2020-04-14 Samsung Electronics Co., Ltd. Semiconductor package
US10849200B2 (en) 2018-09-28 2020-11-24 Metrospec Technology, L.L.C. Solid state lighting circuit with current bias and method of controlling thereof
JP7247046B2 (ja) * 2019-07-29 2023-03-28 新光電気工業株式会社 配線基板及び配線基板の製造方法
US11751334B2 (en) * 2021-10-22 2023-09-05 Nanya Technology Corporation Semiconductor device with interface structure and method for fabricating the same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08125053A (ja) * 1994-10-28 1996-05-17 Nec Yamagata Ltd 集積回路装置
JPH08250546A (ja) * 1996-01-26 1996-09-27 Toshiba Corp 半導体装置
JP2002170851A (ja) * 2000-11-30 2002-06-14 Shinko Electric Ind Co Ltd 電気的接続構造及びその形成方法
JP2006253587A (ja) * 2005-03-14 2006-09-21 Toshiba Corp 半導体装置及びその組立方法
JP2006253588A (ja) * 2005-03-14 2006-09-21 Toshiba Corp 半導体装置及びその組立方法
JP2006344787A (ja) * 2005-06-09 2006-12-21 Canon Inc 半導体装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3295987B2 (ja) 1992-11-26 2002-06-24 セイコーエプソン株式会社 半導体装置の製造方法
JP3776637B2 (ja) 1999-09-13 2006-05-17 株式会社東芝 半導体装置
JP2001177051A (ja) * 1999-12-20 2001-06-29 Toshiba Corp 半導体装置及びシステム装置
JP2001210954A (ja) 2000-01-24 2001-08-03 Ibiden Co Ltd 多層基板
JP2001230515A (ja) 2000-02-15 2001-08-24 Matsushita Electric Ind Co Ltd 電子部品の実装体、電子部品の実装体の製造方法、および実装体の二次実装構造。
US6404043B1 (en) * 2000-06-21 2002-06-11 Dense-Pac Microsystems, Inc. Panel stacking of BGA devices to form three-dimensional modules
JP2003100803A (ja) * 2001-09-27 2003-04-04 Mitsubishi Electric Corp 半導体装置及びその製造方法
TWI313048B (en) * 2003-07-24 2009-08-01 Via Tech Inc Multi-chip package
US7615833B2 (en) * 2004-07-13 2009-11-10 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Film bulk acoustic resonator package and method of fabricating same
JP4520355B2 (ja) * 2005-04-19 2010-08-04 パナソニック株式会社 半導体モジュール
JP4551321B2 (ja) * 2005-07-21 2010-09-29 新光電気工業株式会社 電子部品実装構造及びその製造方法
JP2007053235A (ja) 2005-08-18 2007-03-01 Matsushita Electric Ind Co Ltd 基台及び半導体デバイス
US7989707B2 (en) * 2005-12-14 2011-08-02 Shinko Electric Industries Co., Ltd. Chip embedded substrate and method of producing the same
TWI336502B (en) * 2006-09-27 2011-01-21 Advanced Semiconductor Eng Semiconductor package and semiconductor device and the method of making the same
JP2008091810A (ja) 2006-10-05 2008-04-17 Mitsubishi Electric Corp 半導体装置及び半導体パッケージ
JP5042591B2 (ja) * 2006-10-27 2012-10-03 新光電気工業株式会社 半導体パッケージおよび積層型半導体パッケージ
JP5049573B2 (ja) * 2006-12-12 2012-10-17 新光電気工業株式会社 半導体装置
US7618849B2 (en) * 2007-10-22 2009-11-17 Broadcom Corporation Integrated circuit package with etched leadframe for package-on-package interconnects
JP2009135398A (ja) * 2007-11-29 2009-06-18 Ibiden Co Ltd 組合せ基板

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08125053A (ja) * 1994-10-28 1996-05-17 Nec Yamagata Ltd 集積回路装置
JPH08250546A (ja) * 1996-01-26 1996-09-27 Toshiba Corp 半導体装置
JP2002170851A (ja) * 2000-11-30 2002-06-14 Shinko Electric Ind Co Ltd 電気的接続構造及びその形成方法
JP2006253587A (ja) * 2005-03-14 2006-09-21 Toshiba Corp 半導体装置及びその組立方法
JP2006253588A (ja) * 2005-03-14 2006-09-21 Toshiba Corp 半導体装置及びその組立方法
JP2006344787A (ja) * 2005-06-09 2006-12-21 Canon Inc 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014103530A1 (ja) * 2012-12-26 2014-07-03 株式会社村田製作所 部品内蔵基板
JP5574071B1 (ja) * 2012-12-26 2014-08-20 株式会社村田製作所 部品内蔵基板
US9484397B2 (en) 2012-12-26 2016-11-01 Murata Manufacturing Co., Ltd. Component-embedded substrate

Also Published As

Publication number Publication date
US8618669B2 (en) 2013-12-31
US20090174081A1 (en) 2009-07-09

Similar Documents

Publication Publication Date Title
JP2009164592A (ja) 組み合せ基板
JP2009135398A (ja) 組合せ基板
JP5703010B2 (ja) 半導体パッケージ及びその製造方法
JP5267604B2 (ja) 配線板及びその製造方法
JP6503687B2 (ja) プリント配線板
KR101985020B1 (ko) 배선기판의 제조방법
JP6711509B2 (ja) プリント回路基板、半導体パッケージ及びその製造方法
US20120120609A1 (en) Package structure having a semiconductor component embedded therein and method of fabricating the same
JP5406572B2 (ja) 電子部品内蔵配線基板及びその製造方法
JPWO2007126090A1 (ja) 回路基板、電子デバイス装置及び回路基板の製造方法
JP2006186321A (ja) 回路基板の製造方法及び電子部品実装構造体の製造方法
JP2015106615A (ja) プリント配線板、プリント配線板の製造方法
JPWO2010052942A1 (ja) 電子部品内蔵配線板及びその製造方法
JP2016201529A (ja) 印刷回路基板、その製造方法、及び電子部品モジュール
JP2015028986A (ja) プリント配線板及びプリント配線板の製造方法
US20080298023A1 (en) Electronic component-containing module and manufacturing method thereof
JP2017152536A (ja) プリント配線板及びその製造方法
JP2017084997A (ja) プリント配線板及びその製造方法
JP2011014944A (ja) 電子部品実装構造体の製造方法
JP2016021475A (ja) プリント配線板
KR20160086181A (ko) 인쇄회로기판, 패키지 및 그 제조방법
JP2015015302A (ja) プリント配線板及びプリント配線板の製造方法
JP2014179430A (ja) 半導体素子搭載用多層プリント配線板
JP2008192740A (ja) 配線基板及びその製造方法と半導体装置
JP2016225443A (ja) プリント配線板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110929

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120814

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120828

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121026

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130423