JP2015146384A - プリント配線板 - Google Patents

プリント配線板 Download PDF

Info

Publication number
JP2015146384A
JP2015146384A JP2014018613A JP2014018613A JP2015146384A JP 2015146384 A JP2015146384 A JP 2015146384A JP 2014018613 A JP2014018613 A JP 2014018613A JP 2014018613 A JP2014018613 A JP 2014018613A JP 2015146384 A JP2015146384 A JP 2015146384A
Authority
JP
Japan
Prior art keywords
metal post
substrate
metal
pad
post
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014018613A
Other languages
English (en)
Inventor
宏太 野田
Kota Noda
宏太 野田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2014018613A priority Critical patent/JP2015146384A/ja
Priority to US14/609,596 priority patent/US9699920B2/en
Publication of JP2015146384A publication Critical patent/JP2015146384A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H05K3/4015—Surface contacts, e.g. bumps using auxiliary conductive elements, e.g. pieces of metal foil, metallic spheres
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/042—Stacked spaced PCBs; Planar parts of folded flexible circuits having mounted components in between or spaced from each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0338—Transferring metal or conductive material other than a circuit pattern, e.g. bump, solder, printed component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】ＰＯＰ基板を形成するための第１基板と金属ポスト間の接続信頼性の向上を図ったプリント配線板を提供する。
【解決手段】ＰＯＰ基板を形成している第１基板１０１の厚みｅと金属ポスト７７の長さｂとのアスペクト比（ｂ／ｅ）は、０．３より大きく、１．０より小さい。これにより、第１基板１０１の反りが小さくなり、金属ポスト７７と第２基板１１０間の接続信頼性やＰＯＰの信頼性が向上する。
【選択図】図１

Description

本発明は、第２基板を搭載するための金属ポストを有するプリント配線板に関する。
特許文献１は、ＰＯＰパッケージとその製造方法を開示している。特許文献１の図８によれば、第１の半導体パッケージと第２の半導体パッケージはリードラインで接続されている。
ＵＳ７７２３７８３４Ｂ２
特許文献１では、第１の半導体パッケージと第２の半導体パッケージの物性が一致しないと予想される。その場合、リードラインに熱応力が働くと想像される。熱応力により、第１の半導体パッケージと第２の半導体パッケージ間の接続信頼性が低下すると考えられる。
本発明の目的は、高い接続信頼性を有するＰＯＰ基板を提供することである。本発明の別の目的は、高い信頼性を有するＰＯＰ基板を提供するためのポストを有するプリント配線板を提供することである。
本発明に係るプリント配線板は、電子部品を搭載するための第１パッドと第２基板と電気的に接続するための第２パッドとを有する第１基板と前記第２パッド上に形成されていて、前記第２基板を搭載するための金属ポストと、を有する。そして、前記金属ポストの長さを前記第１基板の厚みで割ることで得られる値は、０．３〜１．０である。
本発明の第１実施形態に係るプリント配線板の応用例の断面図。 第１実施形態のプリント配線板の製造工程図。 第１実施形態のプリント配線板の製造工程図。 図４（Ａ）は第１実施形態のプリント配線板の断面図である。図４（Ｂ）は金属ポストの第１例を示している。 図５（Ａ）は実装面の平面図である。図５（Ｂ）は金属ポストを有する実装面を示す。図５（Ｃ）は支持フィルムと金属ポストを示す平面図である。 第１実施形態に係るプリント配線板の金属ポストの製造工程図。 第１実施形態に係るプリント配線板の金属ポストの製造工程図。 第１実施形態に係るプリント配線板の金属ポストの製造工程図。 第１実施形態に係るプリント配線板の応用例の製造工程図。 第２実施形態に係るプリント配線板の応用例の断面図。 第２実施形態のプリント配線板の製造工程図。 第２実施形態のプリント配線板の断面図 第２実施形態のプリント配線板の製造工程図。 第２実施形態の金属ポストの製造工程図。
[第１実施形態]
本発明の第１実施形態に係るプリント配線板１０２（図４（Ａ）参照）の応用例１０が図１に示されている。応用例はＰＯＰ（Package on Package）基板と称される。
プリント配線板１０２は、第１基板１０１（図２参照）と金属ポスト７７を有する。第１基板１０１は中間基板とも称される。第１基板は、ＩＣチップ等の電子部品９０を実装するためのパッド（第１パッド）７５ＦＩと第２基板（上基板）１１０を搭載するためのパッド（第２パッド）７５ＦＰを有する。図１に示される第２基板１１０にメモリなどの電子部品１９０が実装される。複数のパッド７５ＦＩでパッド群Ｃ４（図５（Ａ）参照）が形成されている。パッド群Ｃ４は、第１基板１０１の略中央に形成されている。パッド７５ＦＰは、パッド群Ｃ４の周りの外周領域Ｐ４（図５（Ａ）参照）に形成されている。そして、パッド７５ＦＰ上に上基板を搭載するための金属ポスト７７が形成されている。金属ポストの形状は、例えば、円柱や角柱である。直円柱が好ましい。金属ポスト７７は、第１基板（下基板）１０１と第２基板（上基板）１１０を電気的に接続する機能を有する。また、パッド７５ＦＰ間のピッチｐ１が０．３ｍｍ以下でも、金属ポスト７７により、実施形態の下基板１０１と上基板１１０との間の距離が確保される。パッド７５ＦＰ間のピッチｐ１が０．２５ｍｍ以下でも、金属ポスト７７により、実施形態の下基板１０１と上基板１１０との間の距離が一定に保たれる。隣接するパッド間で絶縁が確保される。ピッチｐ１は隣接するパッド７５ＦＰの中心間の距離である。もしくは、ピッチｐ１は隣接するパッド７５ＦＰの重心間の距離である（図４（Ａ）、図５（Ａ）参照）。
実施形態のプリント配線板や下基板は、コア基板を有するプリント配線板であってもコアレス基板であっても良い。コア基板を有するプリント配線板やその製造方法は、例えば、ＪＰ２００７２２７５１２Ａに示されている。コアレス基板やその製造方法は、例えば、ＪＰ２００５２３６２４４Ａに示されている。コアレス基板は、交互に積層されている層間樹脂絶縁層と導体層を有し、全ての層間樹脂絶縁層の厚みが例えば６０μｍ以下である。第２基板もコア基板を有するプリント配線板、又は、コアレス基板である。
図２に示される第１実施形態の第１基板１０１は、コア基板３０を有する。コア基板は第１面Ｆと第１面と反対側の第２面Ｓとを有する絶縁基板２０ｚと絶縁基板の第１面Ｆ上に形成されている第１導体層３４Ｆと絶縁基板の第２面上に形成されている第２導体層３４Ｓを有する。コア基板はさらに、絶縁基板２０ｚに形成されているスルーホール導体用の貫通孔２８をめっき膜で充填しているスルーホール導体３６を有する。スルーホール導体３６は、第１導体層３４Ｆと第２導体層３４Ｓを接続している。コア基板の第１面と絶縁基板の第１面は同じ面であり、コア基板の第２面と絶縁基板の第２面は同じ面である。
コア基板３０の第１面Ｆ上に層間樹脂絶縁層（最上の層間樹脂絶縁層）５０Ｆが形成されている。層間樹脂絶縁層５０Ｆ上に導体層（最上の導体層）５８Ｆが形成されている。導体層５８Ｆと第１導体層３４Ｆやスルーホール導体は、層間樹脂絶縁層５０Ｆを貫通するビア導体（最上のビア導体）６０Ｆで接続されている。層間樹脂絶縁層５０Ｆと導体層５８Ｆとビア導体６０Ｆで上側のビルドアップ層５５Ｆが形成されている。第１実施形態では、上側のビルドアップ層は１層である。最上の導体層はパッド７５ＦＩ、７５ＦＰを有している。
コア基板３０の第２面Ｓに層間樹脂絶縁層（最下の層間樹脂絶縁層）５０Ｓが形成されている。層間樹脂絶縁層５０Ｓ上に導体層（最下の導体層）５８Ｓが形成されている。導体層５８Ｓと第２導体層３４Ｓやスルーホール導体は、層間樹脂絶縁層５０Ｓを貫通するビア導体（最下のビア導体）６０Ｓで接続されている。層間樹脂絶縁層５０Ｓと導体層５８Ｓとビア導体６０Ｓで下側のビルドアップ層５５Ｓが形成されている。第１実施形態では、下側のビルドアップ層は１層である。最下の導体層はマザーボードと接続するためのＢＧＡパッド７１ＳＰを有している。
上側のビルドアップ層上に上側のソルダーレジスト層７０Ｆが形成され、下側のビルドアップ層上に下側のソルダーレジスト層７０Ｓが形成されている。ソルダーレジスト層７０Ｆは、パッド７５ＦＩを露出するための開口（第１開口）７１ＦＩとパッド７５ＦＰを露出するための開口（第２開口）７１ＦＰを有する。ソルダーレジスト層７０Ｓは、ＢＧＡパッド７１ＳＰを露出する開口７１Ｓを有する。パッド７５ＦＩやＢＧＡパッド７１ＳＰ上に電子部品やマザーボードと接続するための半田バンプやＳｎ膜などの接続部材７６Ｆ、７６Ｓが形成される。接続部材は無くてもよい。
図１に示されるように、上側のソルダーレジスト層７０Ｆ上に金属ポスト７７及びＩＣチップ９０をモールドするモールド樹脂８０が形成されている。モールド樹脂８０は開口８１を有する。モールド樹脂の開口８１は、金属ポストの上面及び上面から延びている側壁の一部を露出している。金属ポスト７７と第２基板（上基板）１１０のパッド１７５ＳＰは、半田等の接合部材１７６Ｓを介して接続されている。半田１７６Ｓは、開口８１内に充填され、開口から露出している金属ポスト７７の上面及び側壁に接している。
第１基板１０１の厚みｅは、上側のソルダーレジスト層７０Ｆの上面ＦＦから下側のソルダーレジスト層７０Ｓの上面ＳＳまでの距離である。上側のソルダーレジスト層７０Ｆの上面ＦＦや下側のソルダーレジスト層７０Ｓの上面ＳＳや第１基板の厚み（距離）ｅは図２に示されている。
図４（Ｂ）に金属ポストの第１例が示される。金属ポストの長さｂは、金属ポストの上面ＵＦから下面ＢＦまでの距離である。実施形態の金属ポストは曲がっていない。実施形態の金属ポストは真っ直ぐである。尚、特許文献１の図８に示されているリードラインは曲がっている。
金属ポストの長さ（金属ポストの上面ＵＦから下面ＢＦまでの距離）ｂと第１基板の厚み（距離）ｅとの比（金属ポストの長さｂ／距離ｅ）ｂ／ｅは、０．３より大きく１．０より小さい。
第２基板は、第１基板上にリフロー等で金属ポストを介して搭載される。リフローで第１基板は高温に曝される。高温により、第１基板の剛性は低下する。また、金属ポストは第１基板の外周領域に形成されている。従って、金属ポストの重みにより、高温時、第１基板に反りが発生しやすい。金属ポストが長くなると、金属ポストの重量は大きくなる。比ｂ／ｅが１以上になると、金属ポストの重みにより、第１基板に第２基板を搭載する歩留りが低下する。また、金属ポストと第２基板間の接続強度が不十分になる。そのため、熱応力で金属ポストを介する第１基板と第２基板間の接続信頼性が低下する。
金属ポストの形状が柱状であるので、第１基板の物性と第２基板の物性の差に起因する熱応力が金属ポスト緩和される。物性は、熱膨張係数やヤング率である。金属ポストが長いと、熱応力に起因する金属ポストの変形量が大きくなる。金属ポストが熱応力を繰り返し受けると、金属ポストは疲労で劣化する。比ｂ／ｅが１以上になると、金属ポストの劣化が顕著となる。
比ｂ／ｅが０．３以下になると、金属ポストが短くなる。金属ポストの剛性が高くなる。そのため、金属ポストによる応力緩和の効果が小さくなる。従って、金属ポストを介する第１基板と第２基板間の接続信頼性が低下する。ＰＯＰ基板の信頼性が低下する。比ｂ／ｅが０．３以下であると、下基板と上基板間の距離が短くなる。高機能なＩＣチップなどの電子部品の厚みは厚い。そのため、下基板上に高機能な電子部品を搭載することが難しい。
比ｂ／ｅが０．３より大きく１．０より小さいと、ＰＯＰ基板の信頼性が高くなる。第１基板の反りが小さくなる。また、高い信頼性を有するＰＯＰ基板を提供するためのポストを有するプリント配線板を提供することができる。
金属ポスト７７の長さｂは５０μｍ〜２５０μｍである。第１基板の厚みｅは１６５μｍ〜２５００μｍである。
金属ポストの上面ＵＦから開口８１の底部までの距離（モールド樹脂の開口８１により露出する金属ポストの側壁の長さ）ｂ１（図１参照）は、５〜２０μｍである。開口８１の底部から金属ポストの下面ＢＦまでの距離（モールドと接している金属ポストの側壁の長さ）ｂ２は、４５〜２３０μｍである。モールド樹脂８０の上面８０Ｔと上基板１１０との間の距離ｃ３（図１参照）は、５０μｍ以上であることが好ましい。放熱が向上する。
図４（Ａ）は、金属ポスト７７を有する実施形態のプリント配線板１０２の断面図である。図５（Ｂ）は平面図であり、図４（Ａ）に示されているプリント配線板を上側のソルダーレジスト側から観察することで得られる図である。図５（Ｂ）に金属ポスト７７の上面とソルダーレジスト層７０Ｆの上面と半田バンプ７６Ｆが示される。
図１４（Ｃ）は金属ポスト７７の第２例を示す。金属ポスト７７は上面ＵＦと上面と反対側の下面ＢＦと上面ＵＦと下面ＢＦとの間の側面ＳＷを有する。金属ポストの下面ＢＦがパッド７５ＦＰと対向する。金属ポスト７７の側面ＳＷは、粗面２７２を有する。粗面の算術平均粗さは、０．１μｍから３μｍである。上面ＵＦと下面ＢＦが粗面を有しても良い。第１基板上のＩＣチップなどの半導体素子から発せられる熱は、第１基板の導体層を介して金属ポストに至る。金属ポストが粗面を有することで、金属ポストの表面積が大きくなる。そのため、金属ポストを介して熱が効率的に外へ逃げる。メモリは熱に弱い。しかしながら、金属ポストが粗面を有すると、第２基板上にメモリが搭載されても、第１基板上の半導体素子からの熱の影響で第２基板上のメモリが誤動作しがたい。
比ｂ／ｅが０．３以下であると、粗面２７２に起因する放熱の効果が小さくなる。比ｂ／ｅが１以上であると、熱に起因する金属ポストの変形量が大きすぎる。比ｂ／ｅが０．３より大きく１より小さいと、下基板上のＩＣチップなどのアクティブ素子に起因する熱でＰＯＰ基板の信頼性が低下しない。
図１４（Ｄ）は金属ポスト７７の第３例を示す。第３例では、金属ポストの上面ＵＦと下面ＢＦ、側面ＳＷ上に金属膜２７４が形成されている。側面ＳＷのみに金属膜を形成することができる。金属膜の例として、Ｓｎ、Ｎｉ／Ａｕ、Ｎｉ／Ｐｄ／Ａｕが挙げられる。Ｓｎが好ましい。金属膜を形成することで、金属ポストの耐食性が改善される。半田の濡れ性が改善される。半田などの接合部材１６Ｐを介する第２パッド７５ＦＰと金属ポスト７７間の接続信頼性が向上する。接合部材１７６Ｓを介する金属ポストと上基板との間の接続信頼性が向上する。金属膜はめっきで形成される。
図５（Ｂ）中のＸ２−Ｘ２間のプリント配線板１０２の断面が図４（Ａ）に示されている。金属ポスト７７は、パッド７５ＦＰ上に半田やＳｎ膜などの接合部材１６Ｐを介して接続されている。図４（Ａ）に示されている金属ポストの形状は円柱である。パッド７５ＦＰの径ｄ２は５５μｍ〜２１０μｍである。パッドの径はソルダーレジスト層から露出している部分の導体（導体回路やビア導体）の径である。金属ポスト７７の径（金属ポストの下面の径）ｄ１は、径ｄ２より小さい。ｄ１は、５０μｍ〜２００μｍである。金属ポストの径ｄ１とパッドの径ｄ２の比（ｄ１／ｄ２）は、０．５から０．９であることが好ましい。パッド間のピッチを小さくすることができる。ピッチｐ１が０．３ｍｍ以下でも、第１基板（下基板）と第２基板（上基板）との間の接続信頼性が高い。また、金属ポスト間の絶縁信頼性が高い。隣接するパッド７５ＦＰ間の距離（ピッチ）ｐ１は、１００μｍ〜３００μｍである。ピッチｐ１が１００μｍより小さいと、金属ポスト間の絶縁信頼性が低下しやすい。また、金属ポストが細くなるので、上基板（第２基板）と下基板（第１基板）間の接続信頼性が低下する。ピッチｐ１が３００μｍを越えると、プリント配線板１０のサイズが大きくなる。そのため、金属ポストに働く応力が大きくなるので、上基板と下基板間の接続信頼性が低下する。
ピッチｐ１が０．３ｍｍ以下の場合、金属ポスト７７の長さ（上面ＵＦから下面ＢＦまでの距離）ｂは７５μｍ〜２００μｍであって、金属ポストの径ｄ１は７５μｍ〜２００μｍであって、半田などの接合部材１６Ｐの厚みｃ２は、１０〜３０μｍである。実施形態の下基板（第１基板）と上基板（第２基板）間の接続信頼性や金属ポスト間の絶縁信頼性が向上する。
ピッチｐ１が０．２５ｍｍ以下の場合、金属ポスト７７の長さｂは１００μｍ〜２００μｍであって、金属ポストの径ｄ１は５０μｍ〜２００μｍであって、半田などの接合部材１６Ｐの厚みｃ２は、１０〜２０μｍである。実施形態の下基板と上基板間の接続信頼性や下基板と金属ポスト間の絶縁信頼性が向上する。
金属ポストのアスペクト比（長さｂ／径ｄ１）は１より大きいことが好ましい。金属ポストで上基板と下基板間の応力が緩和される。接続信頼性が高くなる。アスペクト比（長さｂ／径ｄ１）は、１．５〜３であることが好ましい。上基板と下基板間の応力が緩和される。また、金属ポストが疲労で劣化しない。上基板と下基板間の接続信頼性が高くなる。
接合部材１６Ｐの厚みｃ２が所定の値より小さいと、金属ポスト７７がパッド７５ＦＰから取れやすい。接合部材１６Ｐの厚みｃ２が所定の値より大きいと、隣接する金属ポストが接合部材でショートしやすい。
金属ポストの側面は湾曲していて、上面から下面の間でポストの径が最も細くなっていてもよい。その例が図４（Ｂ）に示されている。金属ポストの上面の径ｄ３が下面の径ｄ１より大きいことが好ましい。上基板と金属ポスト間の接続信頼性が高くなる。アライメントが容易になる。金属ポストが細い部分を有するので、金属ポストが変形しやすくなる。そのため、応力が緩和される。パッド７５ＦＰ間のピッチｐ１が０．３ｍｍ以下でも、下基板と上基板間の接続信頼性が低下しない。
図１に示されるように第１基板１０１の上面にＩＣチップなどの電子部品９０をモールドするモールド樹脂８０が形成されている。金属ポスト７７もモールド樹脂により覆われている。例えば、上基板の物性と下基板の物性の差により、金属ポストに応力が掛かる。また、熱応力により、上基板や下基板が反る。その反りにより、金属ポストに応力が掛かる。金属ポストが粗面を有すると、モールド樹脂が金属ポストから剥がれがたい。モールド樹脂により、金属ポストに掛かる応力が緩和される。そのため、金属ポストの疲労劣化が抑えられる。また、金属ポストと第２基板間に掛かる応力や金属ポストと第１基板間に掛かる応力が小さくなる。金属ポストが第１基板や第２基板から剥がれない。金属ポストと上基板間の接続信頼性や金属ポストと下基板間の接続信頼性が高くなる。ＰＯＰ基板の信頼性が高くなる。モールド樹脂で金属ポストの変形が抑えられるため、接合部材にクラックが入りがたい。
金属ポスト７７の熱膨張係数はモールド樹脂の熱膨張係数より大きい。そのため、モールド樹脂が金属ポストから剥がれやすい。その剥がれにより、上基板や下基板にクラックが入りやすい。しかしながら、金属ポストが粗面を有すると、モールド樹脂は金属ポストから剥がれがたい。上基板や下基板やＰＯＰ基板の信頼性が向上する。第２パッドのピッチを小さくすることができる。ＰＯＰ基板を薄くすることができる。
金属ポストの粗面の算術平均粗さは０．１μｍ−３μｍである。粗さが０．１μｍ未満であると、モールド樹脂と金属ポスト間の密着強度が不十分である。ＰＯＰ基板の信頼性が低下する。粗さが３μｍを越えると、粗面により金属ポストの強度が低下する。ＰＯＰ基板の信頼性が低下する。
パッド７５ＦＰの上面から金属ポストの上面までの距離Ｈとパッド７５ＦＰの厚みｃ１の比（Ｈ／ｃ１）は５以上３０以下であることが好ましい。パッド上に保護膜が形成されている時、パッドの厚みｃ１は保護膜を含む。従って、図４（Ａ）では、パッドの厚みｃ１は層間樹脂絶縁層５０Ｆの上面から保護膜の上面までの距離である。保護膜はパッドの酸化を防止するための膜である。保護膜の例として、Ｎｉ／ＡｕやＮｉ／Ｐｄ／Ａｕ、Ｓｎ、ＯＳＰなどが挙げられる。
ピッチｐ１が０．３ｍｍ以下の場合、比（Ｈ／ｃ１）の値は、７以上２５以下であることが好ましい。
パッド７５ＦＰは金属ポストの土台であるので、比（Ｈ／ｃ１）が大すぎると金属ポストがパッドから取れたり、金属ポストの信頼性が低下する。比（Ｈ／ｃ１）が小さすぎると金属ポストで応力を緩和することが難しい。接続信頼性が低下する。
金属ポストは、例えば、金属箔や金属板を打ち抜くことで製造される。金属箔や金属板の厚みを選定することで、所望の金属ポストが製造される。また、金型を選定することで、所望の金属ポストが製造される。例えば、パッド上に接合部材が形成され、その接合部材上に金属ポストがマウンター等で搭載される。そして、リフローで金属ポストがパッドに接合部材で接合される。金属ポストの表面にめっきやスパッタなどでＳｎや半田などの低融点金属膜が形成されてもよい。金属ポストの表面に金や錫などの金属膜が形成されても良い。低融点金属膜は金属膜を介して金属ポスト上に形成されてもよい。低融点金属膜で金属ポストが覆われると、金属ポスト上に形成されている低融点金属膜で応力が緩和される。金属ポストの信頼性が向上する。金属ポストの表面は金属ポストの上面と下面と側面を含む。金属ポストの下面だけに低融点金属膜や金属膜が形成されても良い。例えば、金属ポストがめっきレジストなどの樹脂に埋められ、金属ポストの下面が研磨などで露出される。そして、金属ポストの下面に低融点金属膜や金属膜が形成される。このように、接合部材付金属ポストが形成される。接合部材付金属ポストが用いられる場合、リフローや超音波でパッド７５ＦＰに直接接合部材付金属ポストが接合されても良い。その場合、低融点金属膜から接合部材が形成される。あるいは、パッド上に形成されている半田やＳｎなどの接合部材を介して接合部材付金属ポストがリフローや超音波でパッドに接合されても良い。
金属ポストは、金属箔や金属板をエッチングで加工することで製造される。第１面ｆＦと第１面と反対側の第２面ｆＳを有する支持フィルム１２が準備される（図６（Ａ））。支持フィルムの第１面に接着層が形成されている。接着層は図示されていない。支持フィルムの第１面に銅箔などの金属箔１４が接着される（図６（Ｂ））。そして、金属箔上にエッチングレジストＲＥが形成される。エッチングレジストから露出する金属箔が除去され、金属ポスト７７が形成される（図６（Ｃ））。金属ポストの側面が薬液で粗化される。薬液の例として、メック社製のMECetchBOND CZ-8100 Seriesが挙げられる。金属ポストの側面に粗面１７２が形成される（図６（Ｄ））。エッチングレジストが除去される（図６（Ｅ））。これにより、支持フィルム上に上面ＵＦと上面ＵＦと反対側の下面ＢＦを有する金属ポスト７７が形成される。金属ポストの上面が支持フィルムに接着している。エッチングレジストＲＥはパッド７５ＦＰの配置を考慮して形成される。そのため、支持フィルム上の金属ポストの配置とパッド７５ＦＰの配置は同様である。支持フィルム上の金属ポストが第１基板上の半田バンプ１６０Ｐを介してパッド７５ＦＰ上に搭載される（図３（Ｂ））。この場合、パッド７５ＦＰ上に予め半田バンプ１６０Ｐが形成されている。リフローまたは超音波で金属ポストがパッドに接合部材１６Ｐで接合される。支持フィルムの接着層の接着力は接合部材の接着力より弱いので、支持フィルムを金属ポストの上面から剥がすことができる。パッド７５ＦＰ上に金属ポスト７７が形成される（図４（Ａ））。
支持フィルム上の金属箔１４（図６（Ｂ））上に半田やＳｎなどの接合層１６０を形成することができる（図７（Ａ））。そして、接合層１６０上にエッチングレジスト１８が形成される（図７（Ｂ））。その後、接合層１６０がエッチングで除去される（図７（Ｃ））。さらに、同じエッチングレジストで金属箔がエッチングで除去される（図８（Ｃ））。接合層１６０をエッチングするエッチング液と金属箔をエッチングするエッチング液は異なることが好ましい。接合層が選択的に除去され、続いて、金属箔が選択的に除去される。金属ポストの側面が薬液で粗化される。金属ポストの側面に粗面１７２が形成される。そして、エッチングレジストは除去される。接合部材付金属ポスト７７Ｐが製造される（図８（Ｂ））。エッチングレジストから露出する接合層が除去され、続いて、エッチングレジストが除去されてもよい。接合層から接合部材１６Ｐが形成される。その後、接合部材１６Ｐをエッチングマスクとして金属箔をエッチングすることができる。同様な接合部材付金属ポスト７７Ｐが製造される（図８（Ｂ））。接合部材付金属ポストが用いられる場合、リフローや超音波でパッドに直接接合部材付金属ポストが接合されても良い。あるいは、パッド上の半田バンプ１６０Ｐを介して接合部材付金属ポストがリフローや超音波でパッドに接合されても良い。
金属ポストは、このような方法で、第１基板と別に製造される。金属ポストは第１基板上で形成されない。
所望の径を有する金属線を所定の長さに切断することで、金属ポストを製造することができる。
金属線や金属箔は銅や銅合金で形成されていることが好ましい。金属ポストは銅や銅合金で形成されていることが好ましい。接合部材として、Ｓｎ／Ａｇ半田やＳｎ／Ａｇ／Ｃｕ半田が好ましい。
第１実施形態のプリント配線板は、パッド７５ＦＰ上に第１基板と別に製造されている金属ポスト７７を有する。金属ポストは接合部材１６Ｐでパッド７５ＦＰに接合されている。
実施形態では、金属ポストが第１基板１０１と別に作られる。例えば、金属ポストは金属箔や金属線から形成される。第１基板上に直接めっきで形成される金属ポストより、実施形態の金属ポストの長さのバラツキは小さい。従って、プリント配線板１０２の金属ポストに上基板を搭載する歩留りが高くなる。実装しやすいプリント配線板１０を提供することができる。金属ポストの長さのバラツキが大きいと、特定の金属ポストに応力が集中しやすいので、接続信頼性が低い。しかしながら、実施形態では、金属ポストの長さや径のバラツキが小さいので、上基板と下基板との間の接続信頼性が高い。
プリント配線板と別に形成される金属ポストの径ｄ１はパッドの径ｄ２より小さい。そのため、ピッチｐ１が小さくなっても、隣接する金属ポスト間のスペースの距離を大きくすることができる。実施形態では、ピッチｐ１を小さくすることができる。隣接する金属ポスト間のスペースの距離が大きいので、ピッチｐ１が０．３ｍｍ以下でも、金属ポスト間の絶縁信頼性が高い。ピッチｐ１が０．２５ｍｍ以下になると、金属ポストが細くなる。接続信頼性を高くするため、金属ポストのアスペクト比（ｂ／ｄ１）は１．５以上であることが好ましい。パッド７５ＦＰの数が多くなると、プリント配線板のサイズが大きくなる。しかしながら、金属ポストのアスペクト比（ｂ／ｄ１）が２以上であると、上基板の物性と下基板の物性の違いに起因する応力が金属ポストで緩和される。比（ｂ／ｄ１）が３．５を越えると金属ポストがヒートサイクルで劣化する。物性の例は熱膨張係数やヤング率である。
図１に示されるように、下基板１０１と上基板１１０は、高い剛性を有する金属ポスト７７と金属ポスト７７を挟む接合部材１６Ｐ、１７６Ｓで接続される。接合部材は半田が好ましい。接合部材の剛性は金属ポストの剛性より低い。上基板と下基板間の熱応力が接合部材で緩和される。金属ポストで上基板と下基板を有する電子機器の強度が保たれる。上基板の物性と下基板の物性の違いによる電子機器の反りが低減される。
実施形態では、金属ポストが金属箔や金属線から形成される。そして、リフローや超音波などで金属ポストがパッド上に搭載される。従って、製造方法が簡略化される。
図６、図７に、エッチング法による金属ポストの製造方法が示される。
（１）支持フィルム１２が用意される（図６（Ａ））。支持フィルムは第１面ｆＦと第１面と反対側の第２面ｆＳを有するベースフィルムとベースフィルムの第１面上に形成されている接着層で形成されている。支持フィルムとして、例えば、住友スリーエム社製の高耐熱接着剤転写テープ9079を使用することが出来る。
（２）支持フィルム１２の接着層上に０．１ｍｍの厚みを有する金属箔（銅箔）などの金属層１４が積層される（図６（Ｂ））。金属ポスト７７の長さに応じて金属層（金属箔）の厚さは選定される。金属層は銅箔や銅合金箔であることが好ましい。実施形態では銅箔が用いられている。
（３）銅箔１４上に、電解半田めっきにより厚み２０μｍの接合層１６０が形成される（図７（Ａ））。
（４）接合層１６０上にエッチングレジスト１８が形成される（図７（Ｂ））。エッチングレジスト１８を形成する位置は図５（Ａ）に示されているパッド７５ＦＰの位置と対応している。エッチングレジスト１８の配列とパッド７５の配列は同じである。個々のめっきレジスト１８の形状は、円柱である。
（５）エッチングレジスト１８から露出する接合層１６０が選択的にエッチングにより除去される（図７（Ｃ））。エッチング液として、例えば、メルテックス社製のＥ−プロセス−ＷＬが用いられる。エッチングレジスト１８が除去される（図７（Ｄ））。接合部材１６Ｐをエッチングマスクとして金属箔が選択的に除去される（図８（Ａ））。エッチング液として、例えば、メック社製のＳＦ−５４２０が用いられる。金属ポストの側面が薬液で粗化される。金属ポストの側面に粗面１７２が形成される（図８（Ｂ））。接合部材付金属ポスト７７Ｐが形成される。図５（Ｃ）は、支持フィルム１２上の接合部材付金属ポスト７７Ｐと接合部材付金属ポスト７７Ｐから露出する支持フィルムの平面図を示す。図５（Ｃ）のＸ３−Ｘ３間の断面が図８（Ｂ）に示されている。接合部材は金属ポスト上に形成されなくても良い。エッチングレジストやエッチングマスクなどのエッチング用マスクから露出する金属箔を除去することで金属ポストが形成される。金属ポストの側面に最も細い部分を形成することができる（図４（Ｂ））。金属ポストの側面が湾曲している。支持フィルムと対向している金属ポストの面が上面である。金属ポストの下面側からエッチングにより金属ポストが形成される。エッチングスピードを遅くすることで、金属ポストの上面の径（ｄ３）を下面の径（ｄ１）より大きくすることができる。金属ポストの下面に半田などの接合部材が形成されている。金属ポストの下面ＢＦがパッド７５ＦＰと対向する。
図２〜図５にプリント配線板へ金属ポスト７７を接合する方法が示される。
図２に中間基板１０１が示される。図２に示されている中間基板はパッド７５ＦＰを有し、そのパッド７５ＦＰに金属ポストが搭載される。図２に示されている中間基板は、例えば、特開２０１２−０６９９２６号公報に示される方法で製造される。中間基板１０１のソルダーレジスト層７０Ｆの開口７１ＦＰにより露出されるパッド７５ＦＰにＯＳＰ（Organic Solderability Preservative）膜が形成されてもよい。ここで、ＯＳＰ膜の代わりに、ニッケル−金膜、ニッケル−パラジウム−金膜などの保護膜が形成されてもよい。
図３（Ａ）に示されるように、パッド７５ＦＰと金属ポストがアライメントされる。図８（Ｂ）に示されている金属ポスト付支持フィルム１２０が中間基板１０１上に置かれる。この時、金属ポストの下面がパッド７５ＦＰと対向している。パッド７５ＦＰ上に接合部材１６Ｐが置かれる。
金属ポスト付支持フィルムと中間基板は共にアライメントマークを有する。両者のアライメントマークを利用して両者はアライメントされる。
図２に示されている中間基板１０１に金属ポスト付支持フィルム１２０が積層される。その状態で、接合部材１６Ｐが加熱される（図３（Ａ））。半田などの接合部材が溶融する。金属ポスト７７がパッド７５ＦＰに接合部材で接合される。金属ポストと支持フィルムの接着層との接着力は、金属ポストと接合部材との接着力やパッド７５ＦＰと接合部材との接着力より弱い。従って、金属ポストから支持フィルムを除去することができる。第１実施形態のプリント配線板１０２が完成する（図４（Ａ））。
図１に示される応用例（ＰＯＰ基板）１０の製造方法が図９に示される。
ＩＣチップ９０の電極９２がプリント配線板１０２の半田バンプ７６Ｆに接続される。ＩＣチップ９０がプリント配線板１０２に実装される。その後、プリント配線板１０２の実装面上にモールド樹脂８０が形成される。モールド樹脂で金属ポスト７７や電子部品はモールドされる（図９（Ａ））。金属ポスト７７はモールド樹脂８０内に埋まっている。金属ポスト７７の上面ＵＦ及び上面に繋がっている側壁を露出する開口８１がモールド樹脂８０に形成される（図９（Ｂ））。金属ポストの側面は部分的に露出される。開口８１はレーザで形成される。第２基板（上基板）１１０が半田などの接合部材１７６Ｓを介して金属ポスト７７に接合される。第２基板（上基板）がプリント配線板１０２に搭載される（図１）。ＰＯＰ（Package on Package）基板が完成する。ＰＯＰ基板はＢＧＡパッド７１ＳＰ上の半田バンプ７６Ｓを有していなくてもよい。
上基板と金属ポストを繋ぐ接合部材で開口８１が充填される。金属ポストの上面と側壁の一部を介して接合部材１７６Ｓと金属ポストが接合される。両者間の接合強度が高くなる。金属ポストを介する接続信頼性が高くなる。図９（Ａ）、（Ｂ）に示されるように、モールド樹脂の上面８０Ｔは金属ポストの上面ＵＦより上に位置している。なお、開口８１から露出する金属ポストの上面と側壁の一部に保護膜を形成することができる。保護膜として、例えば、ニッケル／金膜、ニッケル／パラジウム／金膜が挙げられる。
第１実施形態のプリント配線板の製造方法では、均一な厚みを有する金属箔（銅箔）１４をエッチングすることで、金属ポスト７７が形成される。そのため、各金属ポストの長さが略同一となる。金属ポストが金属線を切断することで形成されても、金属ポストの径や長さが均一になる。金属箔から形成される金属ポストを有するプリント配線板と金属線から形成される金属ポストを有するプリント配線板は同様な効果を有する。第１実施形態の製造方法は、信頼性の高い金属ポストを製造することができる。金属ポストを微細なピッチで配置することが可能になる。
[第２実施形態]
本発明の第２実施形態に係るプリント配線板１０の応用例が図１０に示されている。第２実施形態の第１基板は第２実施形態の第１基板と同様であり、第２実施形態の第２基板は第２実施形態の第２基板と同様である。
第２実施形態のＰＯＰ基板は、第１実施形態と同様なモールド樹脂を有する。
第２実施形態では、金属線から形成される金属ポストが第１基板上に搭載される。
側面に粗面を有する金属ポストは金属線の側面をエンボス加工することで製造される。あるいは、第１実施形態に用いられている薬液と同様な薬液で金属線の側面を処理することで、金属線の側面に粗面が形成される。それ以外の方法の例が以下に示される。打ち抜き処理やエッチング処理で金属箔から金属ポストが形成される。そして、金属ポストの側面にエンボス加工や薬液で粗面が形成される。
金属線が用いられる場合、所定の径を有する金属線を一定長さで切断することで、側面に粗面を有する金属ポストは製造される。側面に粗面を有する金属ポストの表面にめっきやスパッタなどで半田などの低融点金属膜が形成されてもよい。側面に粗面を有する金属ポストの表面にＳｎ、Ｎｉ／Ａｕ、Ｎｉ／Ｐｄ／Ａｕなどの金属膜が形成されても良い。金属膜で金属ポストの酸化が防止される。低融点金属膜は金属膜を介して金属ポストの粗面上に形成されてもよい。低融点金属膜で金属ポストの粗面が覆われると、金属ポスト上に形成されている低融点金属膜で応力が緩和される。金属ポストの信頼性が向上する。金属ポストの粗面上にＡｕとＳｎが順に形成されることが好ましい。
側面に粗面を有する金属ポストは、第１実施形態と同様に第１基板上にリフローや超音波で搭載される。リフローや超音波でパッド７５ＦＰに直接、接合部材付金属ポストが接合されても良い。あるいは、パッド上に形成されている半田やＳｎなどの接合部材を介して金属ポストがリフローや超音波でパッドに接合されても良い。接合部材はＳｎ／Ａｇ半田やＳｎ／Ａｇ／Ｃｕ半田が好ましい。
第２実施形態の金属ポストの粗面の算術平均粗さと第１実施形態の金属ポストの粗面の算術平均粗さは同様である。
薬液で金属ポストの粗面が形成される時、処理条件を調整することで金属ポストの粗面の算術平均粗さは調整される。
エンボス加工で金属ポストの粗面が形成される時、エンボス加工で３μｍを越える粗さ（算術平均粗さ）を有する粗面が金属線や金属ポストの側面に形成されても良い。その後、粗面上に金属膜、または、低融点金属膜を形成することで、粗面の荒さが０．１μｍ−３μｍの範囲に調整される。
図１４に、金属ポストの製造方法が示される。
（１）金属ポストと略同じ径を有する金属線２７０が用意される（図１４（Ａ））。金属線は、銅や銅合金、アルミニウム製である。
（２）金属線２７０の表面にエンボス加工により１次粗面２７２が形成される（図１４（Ｂ）。１次粗面２７２の粗さ（算術平均粗さ）は３μｍを越えていて、５μｍ未満である。
（３）金属線が金属ポストの長さ（５０μｍ〜２００μｍ）に応じて切断される（図１４（Ｃ））。切断の際、金属ポストの上面ＵＦ及び下面ＢＦに粗面が形成される。
（４）金属ポストの全面に金属膜２７４が形成される。金属膜はめっきで形成される。金属ポストの側面ＳＷの粗さ（算術平均粗さ）が０．１μｍ−３μｍの範囲に調整される。金属ポストの上面ＵＦ及び下面ＢＦの粗さ（算術平均粗さ）が０．１μｍ−３μｍの範囲に調整される。金属ポストの上面と下面が粗面を有すると、金属ポストと接合部材間の接合強度が高くなる。金属膜は、Ｓｎ、Ｎｉ／Ａｕ、Ｎｉ／Ｐｄ／Ａｕの何れかが好適である。金属膜により、金属ポストの耐食性と半田濡れ性が改善される。金属ポストの粗面の粗さをエンボス加工のみで調整することができる。
図１１、図１２、図１３に第１基板に金属ポスト７７を接合する方法が示される。
図１１に第２例の中間基板１０１０の断面が示される。図１１に示されている第２の中間基板はパッド７５ＦＰを有し、そのパッド７５ＦＰに半田バンプなどの接合部材７６ＦＰが形成されている。
金属ポストを搭載するための治具３００が準備される（図１３（Ａ））。治具は、貫通孔３０２を有している。各貫通孔３０２と各パッド７５ＦＰは、１：１で対応している。治具のアライメントマーク３０４と第１基板のアライメントマーク５３を用いることで、治具３００と第２の中間基板１０１０が位置合わせされる（図１３（Ｂ））。各パッド７５ＦＰ上に各貫通孔３０２が位置する。そして、マウンター等により、各貫通孔３０２に金属ポスト７７が挿入される（図１３（Ｃ））。各半田バンプ７６ＦＰ上に金属ポスト７７が置かれる。
第２の中間基板１０１０上に治具と金属ポスト７７が置かれている。その状態でリフローが行われる。リフローにより金属ポストが接合部材７６ＦＰに接合される。第１基板に金属ポストが接合される。そして、治具が中間基板から除去される。プリント配線板１０２が完成する（図１２）。
１０ 応用例
１６Ｐ、１７６Ｓ 接合部材
１８ エッチングレジスト
７１ＦＰ 開口
７５ＦＰ パッド
７７ 金属ポスト
９０ 電子部品
１０１ 下基板
１０２ プリント配線板
１１０ 上線板

Claims (4)

  1. 電子部品を搭載するための第１パッドと第２基板と電気的に接続するための第２パッドとを有する第１基板と、
    前記第２パッド上に形成されていて、前記第２基板を搭載するための金属ポストと、を有するプリント配線板であって、
    前記金属ポストの長さを前記第１基板の厚みで割ることで得られる値は、０．３より大きく、１．０より小さい。
  2. 請求項１のプリント配線板であって、前記金属ポストの側面に粗面が形成されている。
  3. 請求項２のプリント配線板であって、前記金属ポストの前記粗面上に金属膜が形成されている。
  4. 請求項２のプリント配線板であって、前記金属ポストは金属線を加工することで形成されていて、前記金属線を加工することは、前記金属線の側面にエンボス加工で粗面を形成することと前記金属線を切断することを含み、前記切断は前記エンボス加工より後に行われる。
JP2014018613A 2014-02-03 2014-02-03 プリント配線板 Pending JP2015146384A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014018613A JP2015146384A (ja) 2014-02-03 2014-02-03 プリント配線板
US14/609,596 US9699920B2 (en) 2014-02-03 2015-01-30 Printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014018613A JP2015146384A (ja) 2014-02-03 2014-02-03 プリント配線板

Publications (1)

Publication Number Publication Date
JP2015146384A true JP2015146384A (ja) 2015-08-13

Family

ID=53756010

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014018613A Pending JP2015146384A (ja) 2014-02-03 2014-02-03 プリント配線板

Country Status (2)

Country Link
US (1) US9699920B2 (ja)
JP (1) JP2015146384A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10790236B2 (en) 2018-04-05 2020-09-29 Shinko Electric Industries Co., Ltd. Wiring substrate and electronic device

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106469699A (zh) * 2015-08-21 2017-03-01 意法半导体有限公司 半导体装置及其制造方法
WO2017090460A1 (ja) * 2015-11-27 2017-06-01 ソニー株式会社 基板装置、および基板装置の製造方法
JP2019079902A (ja) * 2017-10-24 2019-05-23 イビデン株式会社 プリント配線板
US20220069489A1 (en) * 2020-08-28 2022-03-03 Unimicron Technology Corp. Circuit board structure and manufacturing method thereof

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080022452A (ko) 2006-09-06 2008-03-11 삼성전자주식회사 Ｐｏｐ 패키지 및 그의 제조 방법
US7807498B2 (en) * 2007-07-31 2010-10-05 Seiko Epson Corporation Substrate, substrate fabrication, semiconductor device, and semiconductor device fabrication
US8618669B2 (en) * 2008-01-09 2013-12-31 Ibiden Co., Ltd. Combination substrate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10790236B2 (en) 2018-04-05 2020-09-29 Shinko Electric Industries Co., Ltd. Wiring substrate and electronic device

Also Published As

Publication number Publication date
US20150223338A1 (en) 2015-08-06
US9699920B2 (en) 2017-07-04

Similar Documents

Publication Publication Date Title
US9226382B2 (en) Printed wiring board
US9578745B2 (en) Printed wiring board, method for manufacturing printed wiring board and package-on-package
JP5101169B2 (ja) 配線基板とその製造方法
US9693458B2 (en) Printed wiring board, method for manufacturing printed wiring board and package-on-package
JP2015060947A (ja) 金属ポストを有するプリント配線板及び金属ポストを有するプリント配線板の製造方法
US20080308308A1 (en) Method of manufacturing wiring board, method of manufacturing semiconductor device and wiring board
US20150092357A1 (en) Printed wiring board, method for manufacturing printed wiring board and package-on-package
JP2009164592A (ja) 組み合せ基板
JP5406572B2 (ja) 電子部品内蔵配線基板及びその製造方法
JP2016021475A (ja) プリント配線板
US9699920B2 (en) Printed wiring board
JP5151158B2 (ja) パッケージ、およびそのパッケージを用いた半導体装置
JP2017034059A (ja) プリント配線板、半導体パッケージおよびプリント配線板の製造方法
US20150008021A1 (en) Printed wiring board and method for manufacturing printed wiring board
US20160043024A1 (en) Printed wiring board and semiconductor package
JP5003812B2 (ja) プリント配線板及びプリント配線板の製造方法
US20160044783A1 (en) Printed wiring board, method for manufacturing the same and semiconductor package
JP2005286057A (ja) 回路装置およびその製造方法
JP4759041B2 (ja) 電子部品内蔵型多層基板
JP2015103535A (ja) プリント配線板
JP5779970B2 (ja) プリント配線板及びプリント配線板の製造方法
JP2015173156A (ja) プリント配線板の製造方法と金属ポストを搭載するためのマスク
JP2015154055A (ja) プリント配線板
JP2015111608A (ja) プリント配線板
JP2015103594A (ja) プリント配線板