KR20220031398A - 인쇄회로기판 - Google Patents

인쇄회로기판 Download PDF

Info

Publication number
KR20220031398A
KR20220031398A KR1020200113262A KR20200113262A KR20220031398A KR 20220031398 A KR20220031398 A KR 20220031398A KR 1020200113262 A KR1020200113262 A KR 1020200113262A KR 20200113262 A KR20200113262 A KR 20200113262A KR 20220031398 A KR20220031398 A KR 20220031398A
Authority
KR
South Korea
Prior art keywords
insulating layer
via conductor
layer
printed circuit
circuit board
Prior art date
Application number
KR1020200113262A
Other languages
English (en)
Inventor
박병규
김하일
김영만
송봉기
김은희
박종회
최선영
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020200113262A priority Critical patent/KR20220031398A/ko
Priority to US17/104,104 priority patent/US20220078910A1/en
Priority to CN202110147900.9A priority patent/CN114143964A/zh
Publication of KR20220031398A publication Critical patent/KR20220031398A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • H05K1/116Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09381Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09509Blind vias, i.e. vias having one side closed
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06Lamination
    • H05K2203/068Features of the lamination press or of the lamination process, e.g. using special separator sheets
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/26Cleaning or polishing of the conductive pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/425Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 개시는 제1 절연층; 상기 제1 절연층의 일면 상에 배치된 제1 회로층; 상기 제1 절연층 상에 배치되며 상기 제1 회로층의 적어도 일부를 덮는 제2 절연층; 상기 제2 절연층을 관통하며, 상기 제1 회로층과 연결된 비아도체; 상기 비아도체의 상부에서 상기 비아도체와 접속되는 비아랜드; 및 상기 제2 절연층 상에 배치되며, 상기 비아랜드와 연결된 제2 회로층; 을 포함하고, 상기 비아도체와 상기 비아랜드가 접촉하는 면에는 제1 계면이 형성된, 인쇄회로기판에 관한 것이다.

Description

인쇄회로기판 {PRINTED CIRCUIT BOARD}
본 개시는 인쇄회로기판, 예를 들면 비아도체와 비아랜드가 구분된 인쇄회로기판에 관한 것이다.
고다층 인쇄회로 기판으로 갈수록 층간 접속을 위한 비아의 신뢰성이 중요함에 따라, 비아 신뢰성을 향상 시키는 인쇄회로기판 제조방법이 요구되고 있다. 또한, 신기술이 적용된 제품이라도 기존 공법 대비 비용이 감소될 것을 요구 받고 있다.
본 개시의 여러 목적 중 하나는 비아 신뢰성 및 정합도가 우수한 인쇄회로기판을 제공하는 것이다.
본 개시의 여러 목적 중 하나는 비아도체와 비아랜드 간 계면이 형성되어, 양자가 구분된 구조의 인쇄회로기판을 제공하는 것이다.
본 개시의 여러 목적 중 하나는 레이저를 이용한 비아 가공 공정을 삭제하고, 드라이 필름을 통한 비아 가공법을 포함하는 제조방법으로 제작된 인쇄회로기판을 제공하는 것이다.
본 개시를 통하여 제안하는 여러 해결 수단 중 하나는 레이저 공정 대신, 드라이필름을 이용하여 비아를 가공함으로써, 레진(resin)의 잔사를 방지하고, 정밀하게 비아를 가공함으로써 비아의 정합도 및 신뢰도를 확보하며, 비아도체와 비아랜드 간 계면이 형성된 인쇄회로기판의 구조를 구현하는 것이다.
예를 들면, 본 개시에서 제안하는 일례에 따른 인쇄회로기판은 제1 절연층; 상기 제1 절연층의 일면 상에 배치된 제1 회로층; 상기 제1 절연층 상에 배치되며 상기 제1 회로층의 적어도 일부를 덮는 제2 절연층; 상기 제2 절연층을 관통하며, 상기 제1 회로층과 연결된 비아도체; 상기 비아도체의 상부에서 상기 비아도체와 접속되는 비아랜드; 및 상기 제2 절연층 상에 배치되며, 상기 비아랜드와 접속된 제2 회로층; 을 포함하고, 상기 비아도체와 상기 비아랜드가 접촉하는 면에는 제1 계면이 형성된 것일 수 있다.
예를 들면, 본 개시에서 일례에 따른 인쇄회로기판은 제1 절연층; 상기 제1 절연층의 적어도 일면 상에 배치된 제1 회로층; 상기 제1 절연층의 적어도 일면 상에 배치되며 상기 제1 회로층의 적어도 일부를 덮는 제2 절연층; 상기 제2 절연층을 관통하며, 상기 제1 회로층과 연결된 비아도체; 상기 비아도체의 상부에서 상기 비아도체와 접속되는 비아랜드; 및 상기 제2 절연층 상에 배치되며, 상기 비아랜드와 연결된 제2 회로층; 을 포함하고, 상기 비아랜드와 상기 제2 회로층이 접촉하는 면에는 제2 계면이 형성된 것일 수 있다.
본 개시의 여러 효과 중 일 효과로서 비아 신뢰도를 향상시키면서도 더욱 정합도가 우수한 인쇄회로기판을 제공할 수 있다.
본 개시의 여러 효과 중 다른 일 효과로서 비아도체와 비아랜드 간 계면이 형성되어, 양자가 구분된 구조를 갖는 인쇄회로기판을 제공할 수 있다.
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도다.
도 2는 전자기기의 일례를 개략적으로 나타낸 평면도다.
도 3은 제1 절연층을 개략적으로 나타낸 단면도다.
도 4는 제1 절연층의 일면에 제1 금속층이 적층된 구조를 개략적으로 나타낸 단면도다.
도 5는 제1 금속층을 패터닝하여, 제1 회로층을 형성한 구조를 개략적으로 나타낸 단면도다.
도 6은 제1 회로층에 드라이필름이 적층된 구조를 개략적으로 나타낸 단면도다.
도 7은 제1 회로층의 노출된 영역에 비아도체가 도금된 구조를 개략적으로 나타낸 단면도다.
도 8은 비아도체 및 드라이필름 상면을 연마 또는 에칭하는 공정을 개략적으로 나타낸 단면도다.
도 9는 드라이필름이 박리된 구조를 개략적으로 나타낸 단면도다.
도 10a는 적층 전 제2 절연층에 제1 개구부가 형성된 구조를 개략적으로 나타낸 단면도다.
도 10b는 제1 회로층 상부에 제2 절연층을 적층한 구조를 개략적으로 나타낸 단면도다.
도 10c는 도 10b의 A영역을 확대하여 나타낸 확대 단면도다.
도 11a는 적층 전 제2 금속층에 제2 개구부가 형성된 구조를 개략적으로 나타낸 단면도다.
도 11b는 제2 절연층 상부에 제2 금속층을 적층한 구조를 개략적으로 나타낸 단면도다.
도 11c는 도 11b의 B영역을 확대하여 나타낸 확대 단면도다.
도 12는 성형 부자재를 이용하여, 제2 금속층 및 비아도체 상부와 제1 절연층 하부를 가압하여, 제1 회로층의 패턴 사이 및 제1 개구부의 빈 공간이 절연재로 충진된 구조를 개략적으로 나타낸 단면도다.
도 13은 도 12의 제2 개구부를 도금하여 비아랜드가 배치되며, 제2 금속층이 패터닝 되어 제2 회로층을 형성한 본원발명의 제1 실시예에 따른 인쇄회로기판의 구조를 개략적으로 나타낸 단면도다.
도 14는 본 발명에 따른 인쇄회로기판의 제2 실시예를 개략적으로 나타낸 단면도다.
도 15 및 도 16은 각각 제3 및 제4 실시예로서, 일면이 아닌 양면 빌드업 방식으로 제작된 도 13 및 도 14의 인쇄회로기판의 구조를 개략적으로 나타낸 단면도다.
이하, 첨부된 도면을 참조하여 본 개시에 대해 설명한다. 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장되거나 축소될 수 있다.
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도다.
도면을 참조하면, 전자기기(1000)는 메인보드(1010)를 수용한다. 메인보드(1010)에는 칩 관련부품(1020), 네트워크 관련부품(1030), 및 기타부품(1040) 등이 물리적 및/또는 전기적으로 연결되어 있다. 이들은 후술하는 다른 전자부품과도 결합되어 다양한 신호라인(1090)을 형성한다.
칩 관련부품(1020)으로는 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM), 플래시 메모리 등의 메모리 칩; 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩; 아날로그-디지털 컨버터, ASIC(application-specific IC) 등의 로직 칩 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 형태의 칩 관련 전자부품이 포함될 수 있음은 물론이다. 또한, 이들 전자부품(1020)이 서로 조합될 수 있음은 물론이다. 칩 관련부품(1020)은 상술한 칩이나 전자부품을 포함하는 패키지 형태일 수도 있다.
네트워크 관련부품(1030)으로는, Wi-Fi(IEEE 802.11 패밀리 등), WiMAX(IEEE 802.16 패밀리 등), IEEE 802.20, LTE(long term evolution), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPS, GPRS, CDMA, TDMA, DECT, Bluetooth, 3G, 4G, 5G 및 그 이후의 것으로 지정된 임의의 다른 무선 및 유선 프로토콜들이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다수의 무선 또는 유선 표준들이나 프로토콜들 중의 임의의 것이 포함될 수 있다. 또한, 네트워크 관련부품(1030)이 칩 관련 전자부품(1020)과 더불어 서로 조합될 수 있음은 물론이다.
기타부품(1040)으로는, 고주파 인덕터, 페라이트 인덕터, 파워 인덕터, 페라이트 비즈, LTCC(low Temperature Co-Firing Ceramics), EMI(Electro Magnetic Interference) filter, MLCC(Multi-Layer Ceramic Condenser) 등이 포함된다. 다만, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다양한 용도를 위하여 사용되는 칩 부품 형태의 수동소자 등이 포함될 수 있다. 또한, 기타부품(1040)이 칩 관련 전자부품(1020) 및/또는 네트워크 관련 전자부품(1030)과 서로 조합될 수도 있음은 물론이다.
전자기기(1000)의 종류에 따라, 전자기기(1000)는 메인보드(1010)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 전자부품을 포함할 수 있다. 다른 전자부품의 예를 들면, 카메라 모듈(1050), 안테나 모듈(1060), 디스플레이(1070), 배터리(1080) 등이 있다. 다만, 이에 한정되는 것은 아니고, 오디오 코덱, 비디오 코덱, 전력 증폭기, 나침반, 가속도계, 자이로스코프, 스피커, 대량 저장 장치(예컨대, 하드디스크 드라이브), CD(compact disk), DVD(digital versatile disk) 등일 수도 있다. 이 외에도 전자기기(1000)의 종류에 따라 다양한 용도를 위하여 사용되는 기타 전자부품 등이 포함될 수 있음은 물론이다.
전자기기(1000)는, 스마트폰(smart phone), 개인용 정보 단말기(personal digital assistant), 디지털 비디오 카메라(digital video camera), 디지털 스틸 카메라(digital still camera), 네트워크 시스템(network system), 컴퓨터(computer), 모니터(monitor), 태블릿(tablet), 랩탑(laptop), 넷북(netbook), 텔레비전(television), 비디오 게임(video game), 스마트 워치(smart watch), 오토모티브(Automotive) 등일 수 있다. 다만, 이에 한정되는 것은 아니며, 이들 외에도 데이터를 처리하는 임의의 다른 전자기기일 수 있음은 물론이다.
도 2는 전자기기의 일례를 개략적으로 나타낸 평면도다.
도면을 참조하면, 전자기기는, 예를 들면, 스마트폰(1100)일 수 있다. 스마트폰(1100)의 내부에는 모뎀(1101)과, 리지드 인쇄회로기판(Rigid Printed Circuit Board), 플렉서블 인쇄회로기판(Flexible Printed Circuit Board) 및/또는 리지드-플렉서블 인쇄회로기판(Rigid Flexible Printed Circuit Board)을 통하여 모뎀(1101)과 연결된 다양한 종류의 안테나 모듈(1102, 1103, 1104, 1105, 1106) 이 배치될 수 있다. 필요에 따라서는, 와이파이 모듈(1107)도 배치될 수 있다. 안테나 모듈(1102, 1103, 1104, 1105, 1106)은 5G 이동통신을 위한 다양한 주파수대의 안테나 모듈(1102, 1103, 1104, 1105), 예를 들면, 3.5GHz 대역 주파수를 위한 안테나 모듈(1102), 5GHz 대역 주파수를 위한 안테나 모듈(1103), 28GHz 대역 주파수를 위한 안테나 모듈(1104), 39GHz 대역 주파수를 위한 안테나 모듈(1105) 등을 포함할 수 있으며, 기타 4G용 안테나 모듈(1106)도 포함할 수 있으나, 이에 한정되는 것은 아니다. 한편, 전자기기는 반드시 스마트폰(1100)에 한정되는 것은 아니며, 상술한 바와 같이 다른 전자기기일 수도 있음은 물론이다.
도 3은 제1 절연층을 개략적으로 나타낸 단면도다.
제1 실시예에 따른 인쇄회로기판(500A)의 제조를 위하여, 도 3에 개시된 제1 절연층(10)을 준비한다. 제1 절연층(10)은 통상적으로 인쇄회로기판에서 절연소재로 사용되는 절연 수지라면 특별히 한정되지 않으며, 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지가 사용될 수 있다. 예를 들어, 프리프레그, ABF(Ajinomoto Build-up Film) 및 FR-4, BT(Bismaleimide Triazine) 등의 수지로 형성될 수 있다.
도 4는 제1 절연층의 일면에 제1 금속층이 적층된 구조를 개략적으로 나타낸 단면도다.
상기 제1 절연층(10)의 일면에는, 제1 금속층(100)이 적층된다. 상기 제1 금속층(100)은 금속물질을 포함할 수 있으며, 전기전도성이 우수한 금속물질이라면, 특별히 제한되지는 않는다. 상기 금속물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등이 포함될 수 있다.
제1 절연층(10)의 일면으로 제1 금속층(100) 또는 절연층이 빌드업될 수 있으며, 이하에서 설명하는 빌드업 구조는 상면뿐 아니라 하면에도 동일하게 적용될 수 있어, 양면 빌드업 방식으로 상면과 하면에 모두 적용될 수 있음은 물론이다. 따라서, 최종적으로 양면으로 빌드업된 구조를 갖는 인쇄회로기판(600A, 600B)이 제조될 수 있다.
도 5는 제1 금속층을 패터닝하여, 제1 회로층을 형성한 구조를 개략적으로 나타낸 단면도다.
도 5에 개시된 바와 같이, 제1 금속층(100)이 패터닝되어 제1 회로층(110)이 형성된다. 상기 제1 회로층(110)은 AP(Additive Process), SAP(Semi AP), MSAP(Modified SAP), TT(Tenting) 등으로 형성될 수 있으며, 그 결과 각각 무전해 도금층인 시드층 및 시드층을 기초로 형성되는 전해 도금층을 포함할 수 있다. 제1 회로층(110)은 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 피드 패턴을 포함할 수 있다. 또한, 그라운드 패턴, 파워 패턴, 신호 패턴 등을 포함할 수 있다. 이들 패턴은 각각 라인(line) 패턴, 플레인(Plane) 패턴 및/또는 패드(Pad) 패턴을 포함할 수 있다.
도 6은 제1 회로층에 드라이필름이 적층된 구조를 개략적으로 나타낸 단면도다.
도 6에 개시된 바와 같이, 제1 회로층(110) 상부에, 제1 회로층(110)의 적어도 일부 영역을 노출시키는 노출부(E)를 갖도록 드라이필름(DFR, Dry Film Resist)이 적층된다. 본 발명에서는 편의상 명칭을 드라이필름으로 기재하였으나, 도금 레지스트 형성용 부자재로 이용되는 것이라면, 제한되지 않고 이용될 수 있다 할 것이다.
도 7은 제1 회로층의 노출된 영역에 비아도체가 도금된 구조를 개략적으로 나타낸 단면도다.
도 7에 개시된 바와 같이, 드라이필름(R)에 의해 노출된 제1 회로층(110) 상부의 노출부(E)에는, 도금을 통해 비아도체(200)가 배치된다. 비아도체(200)는 금속물질을 포함할 수 있다. 금속물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등이 사용될 수 있다. 비아도체(200)는 제1 회로층(110)과 동일한 도금 공정으로 형성될 수 있으며, 다른 방식의 도금공정에 의하여도 무방하다. 비아도체(200)는 설계 디자인에 따라서 다양한 기능을 수행할 수 있다. 예를 들면, 피드 패턴의 연결을 위한 피드 비아도체, 신호 연결을 위한 신호 비아도체, 그라운드 연결을 위한 그라운드 비아도체, 파워 연결을 위한 파워 비아도체 등을 포함할 수 있다. 이들 비아도체는 각각 금속물질로 완전히 충전될 수 있으며, 또는 금속물질이 노출부(E)의 벽면을 따라 형성된 것일 수도 있다.
통상적으로, 레이저(Laser) 드릴링을 통한 가공 또는 CNC드릴 가공을 포함하는 물리적 가공에 의해 형성된 비아홀의 경우, 비아홀의 측면이 테이퍼진 형상을 갖게 된다. 이후 테이퍼진 형상의 비아홀 내부를 금속물질로 충진하여 통상의 비아도체를 형성할 수 있다.
다만, 본 발명에 따른 인쇄회로기판의 제조방법의 경우, 드릴링을 통하여 비아홀을 가공하는 공정을 삭제하여, 공정 상의 효율성을 도모하였으며, 공정 시간을 단축시켜, 인쇄회로기판의 생산성 향상을 도모할 수 있게 한다. 드릴링 가공으로 형성된 비아홀 대신 드라이필름(R)으로 노출부(E)를 형성한 뒤, 노출부(E)를 금속물질로 도금하여 비아도체(200)을 배치한다. 결과적으로, 이와 같은 제조과정을 통해 제작된 비아도체(200)는, 측면이 테이퍼진 형상이 아닌, 상대적으로 일자 형태를 가질 수 있다. 다시 말해, 상부에서 하부로 갈수록 비아도체(200)의 단면의 폭 또는 직경이 감소하는 구조를 갖지 않고, 상부에서 하부로 갈수록 단면의 폭 또는 직경이 실질적으로 동일한 구조를 가질 수 있다.
이와 같은 구조를 통하여, 본 발명에서 제시하는 제조방법에 따라 제조된 인쇄회로기판의 비아도체(200)는, 보다 신뢰성 및 정합도가 향상될 수 있다.
또한, 통상적으로 레이저 드릴링을 통해 프리프레그(PPG) 등 절연재에 비아홀 형성 시, 절연층의 프리프레그 레진(resin) 잔사 등 절연재 가루가 발생하여, 비아의 신뢰성이 낮아지는 현상이 발생할 수 있다. 본 발명에 따른 또 다른 효과로서, 노출부(E)는 레이저 가공 공정을 통해 형성되지 않고, 드라이필름(R)의 배치를 통해 형성되는 바, 상술한 절연재료의 잔사를 방지할 수 있어, 결과적으로 비아도체(200)의 신뢰성 및 정합도를 향상시킬 수 있다.
도 8은 비아도체 및 드라이필름 상면을 연마 또는 에칭하는 공정을 개략적으로 나타낸 단면도다.
도 8에 개시된 바와 같이, 노출부(E)에 배치된 비아도체(200)의 도금이 완료된 이후에, 비아도체(200)의 상면은 평활하지 않고 조도가 형성되어 있을 수 있다. 따라서, 이를 방지하기 위한 세미 에칭(Semi-etching) 또는 연마공정이 수행될 수 있다. 이를 통해, 비아도체(200) 상에 형성된 조도를 평탄화하여, 후술할 비아랜드(300)의 도금 시 비아도체(200)와 비아랜드(300)의 접속을 보다 용이하게 할 수 있다.
도 9는 드라이필름이 박리된 구조를 개략적으로 나타낸 단면도다.
상술한 바와 같이, 비아도체(200)는 드라이필름(R)으로 인해 형성된 노출부(E)에 도금을 통해 형성되어, 제1 회로층(110)과 전기적으로 접속되며, 드라이필름(R)을 통해 형성되므로, 측면이 실질적으로 일자 형태를 가진, 즉 비아도체(200)의 상부에서 하부로 갈수록 단면적, 폭 또는 직경이 실질적으로 동일한 구조를 가질 수 있다.
도 10a는 적층 전 제2 절연층에 제1 개구부가 형성된 구조를 개략적으로 나타낸 단면도다.
도 10a는, 제1 회로층(110) 상부에 적층 될 미리 준비된 제2 절연층(210)의 단면도를 개시한다. 상기 제2 절연층(210)은 통상적으로 인쇄회로기판에서 절연소재로 사용되는 절연재로 구성된다면 특별히 소재가 한정되지는 않으며, 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지가 사용될 수 있다. 예를 들어, 프리프레그, ABF(Ajinomoto Build-up Film) 및 FR-4, BT(Bismaleimide Triazine) 등의 수지로 형성될 수 있다.
제2 절연층(210)의 두께에 관하여, 제2 절연층(210), 제1 회로층(110) 및 비아 도체(200)의 배치관계를 고려할 때, 제2 절연층(210)의 두께는 비아도체(200)의 두께와 같거나 얇을 수 있다.
이 때, 본 발명에 따른 제2 절연층(210)은, 일 영역에 제1 개구부(H1)가 가공된다. 제1 개구부(H1)는 상기 비아도체(200)가 배치된 노출부(E)와 적어도 일부가 중첩되어, 비아도체(200)와 적어도 일부가 중첩되도록 가공된다. 따라서, 제1 개구부(H1)는 제2 절연층(210)에서 적층 시 비아도체(200)의 적어도 일 영역을 노출시킬 수 있는 위치에 가공된다.
또한, 제1 개구부(H1)는 제2 절연층(210)이 제1 회로층(120)에 적층될 경우를 고려하여, 비아도체(200)에 대응되는 위치에 가공될 수 있으며, 그 횡단면적 또는 폭이 비아도체(200)의 횡단면적 또는 폭보다 크도록 가공될 수 있다. 이는 적층 시의 비아도체(200)과 제2 절연층(210)의 정합을 위하여, 제2 절연층(210)의 제1 개구부(H1)의 횡단면적을 비아도체(200)보다 크도록 하여 적층 후 비아도체(200)와 제1 개구부(H1) 간 잉여공간을 형성하기 위함이며, 적층 후 자세한 구조는 도10b 및 10c에 개시된다.
상기 제1 개구부(H1)는, 통상의 비아홀 가공방법, 예를 들면 레이저 드릴링 공법을 통하여 가공될 수 있으며, 따라서, 상부에서 하부로 갈수록 테이퍼진 형태를 가질 수 있다.
도 10b는 제1 회로층 상부에 제2 절연층을 적층한 구조를 개략적으로 나타낸 단면도이며, 도 10c는 도 10b의 A영역을 확대하여 나타낸 확대 단면도다.
도 10b에 개시된 바와 같이, 제1 회로층(210) 상에 제2 절연층(210)이 적층될 수 있다. 제2 절연층(210)은 제1 회로층(210)의 적어도 일부를 덮는 구조를 갖는다. 상술한 바와 같이, 제2 절연층(210)에는 비아도체(200)보다 단면적이 큰 제1 개구부(H1)가, 비아도체(200)에 대응되는 위치에 가공될 수 있고, 따라서, 도 10b에 개시된 바와 같이, 적층 후 비아도체(200)와 제2 절연층(210) 사이에 제1 개구부(H1)의 공간이 여전히 존재할 수 있다.
제2 절연층(210)의 제1 개구부(H1)는 통상의 레이저 드릴링 등의 가공방법으로 가공되는 바, 테이퍼진 형태를 가질 수 있고, 도 10c에 자세히 도시된 바와 같이, 일자 형태로 형성된 비아도체(200)의 측면으로부터 경사진 각도를 가진 채로 제1 개구부(H1)의 측면과 비아도체(200)의 측면이 마주하게 배치될 수 있다.
또한, 상술한 바와 같이 제2 절연층(210)의 두께는 비아도체(200)의 두께와 같거나 얇을 수 있다. 따라서, 비아도체(200)의 상면이 제2 절연층(210)의 상면과 동일 평면에 배치되거나, 비아도체(200)의 두께가 제2 절연층(210)의 두께보다 두꺼울 경우, 비아도체(200)의 상면이 제2 절연층(210)의 상면보다 높은 위치에 형성되어, 양자의 상면이 단차를 형성하도록 배치될 수 있다.
도 11a는 적층 전 제2 금속층에 제2 개구부가 형성된 구조를 개략적으로 나타낸 단면도다.
제2 금속층(120)은 금속물질을 포함할 수 있다. 금속물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등이 사용될 수 있으며, 제1 회로층(110)과 동일한 물질을 포함할 수도 있다.
제2 절연층(210)의 경우와 마찬가지로, 제2 금속층(120) 또한 적층 전 미리 제2 개구부(H2)가 가공될 수 있으며, 상기 제2 개구부(H2)는 통상의 비아홀 가공방법, 예를 들면 레이저 드릴링 공법을 통하여 가공될 수 있고, 따라서, 상부에서 하부로 갈수록 테이퍼진 형태를 가질 수 있음은 물론이다.
상기 제2 개구부(H2)는, 제2 회로층(120) 중 상기 제1 개구부(H1)와 적어도 일부가 중첩되는 위치에 가공될 수 있으며, 예를 들면, 제1 개구부(H1)와 대응되는 위치에 가공될 수 있다.
도 11b는 절연층 상부에 제2 금속층을 적층한 구조를 개략적으로 나타낸 단면도이며, 도 11c는 도 11b의 B영역을 확대하여 나타낸 확대 단면도다.
도 11b에 개시된 바와 같이, 제2 금속층(120)이 제2 절연층(210) 상부에 적층될 수 있다. 상술한 바와 같이 제2 금속층(120)에는 제2 개구부(H2)가 가공되어 있을 수 있으며, 도 11b에 개시된 바와 같이, 제1 개구부(H1)가 가공된 위치에 대응되도록 가공될 수 있다. 따라서, 제2 개구부(H2)를 갖는 제2 금속층(120)이 제2 절연층(210) 상부에 적층된 이후에도, 제1 개구부(H1) 및 비아도체(200)의 상면은 여전히 제2 개구부(H2)를 향해 노출된 구조를 가질 수 있다. 도면에는 개시되지 않았지만, 필수적으로 제1 개구부(H1)와 대응되는 위치에 가공되도록 위치가 제한되는 것은 아니라 할 것이다.
이어 확대단면도 도 11c는, 제2 절연층(210)과 그 상부에 배치된 제2 금속층(120)의 제1 및 제2 개구부(H1, H2)의 배치관계를 모식적으로 나타낸다. 도시된 바와 같이, 제1 및 제2 개구부(H1, H2)의 측면이 동일한 각도로 가공되며, 양자의 경계면 상의 단면적이 일치하고, 양자의 측면이 동일 평면에 위치할 수 있으나, 반드시 이에 제한되는 것은 아니다. 다시 말해, 제1 개구부(H1)와 적어도 일부가 중첩된다면, 그 측면의 각도가 달라도 관계없으며, 제1 개구부(H1)의 상부 단면적과 제2 개구부(H2)의 하부 단면적이 꼭 일치해야만 하는 것도 아니다.
마찬가지로, 제2 절연층(210)의 상면과 비아도체(200)의 상면이 동일 평면에 위치한다면, 제2 금속층(120)과 제2 절연층(210)의 경계면 역시 비아도체(200)의 상면과 동일 평면에 위치할 수 있음은 자명하다 할 것이다.
또한, 비아도체(200)의 두께가 제2 절연층(210)의 두께보다 큰 경우, 제2 절연층(210)의 상면이 비아도체(200)의 상면보다 낮은 위치에 배치되어, 양자의 상면이 단차를 형성하게 되고, 제2 금속층(120)과 제2 절연층(210)의 경계면이 비아도체(200)의 상면보다 낮은 위치에 배치될 수 있다.
한편, 제2 금속층(120)이 제2 절연층(210) 상부에 형성될 때, 제2 금속층(120)의 상면과 비아도체(200)의 상면은 그 높이에 있어서 제2 금속층(120)이 비아도체(200)의 상면보다 높은 위치에 배치되어, 단차를 갖는 구조를 개시할 수 있다.
도 12는 성형 부자재를 이용하여, 제2 금속층 및 비아도체 상부를 가압하는 공정을 개략적으로 나타낸 단면도다.
상기 성형 부자재(220)는. 제2 금속층(120)의 상면과 비아도체(200)의 상면 간 단차를 고려할 수 있도록, 단차에 대응되는 형상을 가질 수 있다. 따라서, 그에 맞게 형상이 제어될 수 있는 재질, 예를 들면 폴리염화비닐(PVC)을 포함하는 재질로 구성될 수 있으며, 제2 개구부(H2)의 형상에 맞게 이를 충진시킬 수 있는 재질이라면, 제한되지 않고 이용될 수 있다.
제2 금속층(120)의 상면과 비아도체(200)의 상면 간 단차에 대응되도록 형성된 상기 성형 부자재(220)는, 상기 제2 금속층(120)과 비아도체(200)의 상면을 상부에서 가열 및 가압하여, 압착시킬 수 있으며, 양면 빌드업 방식을 이용할 경우, 상부 및 하부에서 가열 및 가압할 수 있다.
도 12에 개시된 바와 같이, 상기 가열 및 가압과정에서, 제2 절연층(210)에 포함될 수 있는 프리프레그(PPG)의 레진(Resin) 등 절연재가 열에 의해 녹아, 유동성을 가지게 될 수 있다. 상기 유동성을 갖는 절연재는, 제2 절연층(210)과 비아도체(200) 간 잉여공간으로 남아있는 제2 개구부(H1)를 충진시킬 수 있으며, 이를 통해 비아도체(200)를 절연시키며 안정성을 향상시킬 수 있다.
또한, 상기 유동성을 갖는 절연재는 도 12에 개시된 바와 같이 제1 회로층(110)의 회로패턴 사이 빈 공간으로도 흘러 들어가, 이를 충진시킬 수 있다.
도 13은 도 12의 제2 개구부를 도금하여 비아랜드가 배치되며, 제2 금속층이 패터닝 되어 제2 회로층을 형성한 본원발명의 제1 실시예에 따른 인쇄회로기판의 구조를 개략적으로 나타낸 단면도다.
상술한 바와 같이, 비아도체(200)과 절연재(210) 사이 제1 개구부(H1)는, 유동성을 갖게 된 절연재(210)로 충진될 수 있다. 이후, 비아도체(200)의 노출된 면 상부, 즉 제2 개구부(H2)에 도금을 통해 비아랜드(300)가 형성되어, 인쇄회로기판(500A)가 형성될 수 있다.
결과적으로, 비아랜드(300)는 제2 개구부(H2)와 동일한 형상을 갖게 되는 바, 상술한 바에 따라 비아랜드(300)의 단면적 또는 그 폭은 비아도체(200)의 단면적 또는 그 폭 보다 클 수 있으며, 제2 개구부(H2)의 형상과 마찬가지로, 테이퍼진 형상을 가질 수 있다. 따라서, 단면적이 실질적으로 동일하여 일자 형태를 갖는 비아도체(200)의 측면과 비교할 때, 제2 계면(320)이 더 큰 경사도를 갖도록 형성될 수 있다.
비아도체(200)와 비아랜드(300)는 전기적으로 접촉하며 연결되면서도, 양자의 접촉면에는 제1 계면(310)이 형성될 수 있다. 제1 계면(310)은, 먼저 도금된 비아도체(200)과, 후에 도금되어 비아도체(200) 상부를 덮도록 배치되는 비아랜드(300)의 순차적인 형성에 따라 형성되며, 최종 구조의 파괴분석 시, 그 계면 파악이 가능하다 할 것이다.
한편, 제2 금속층(120)의 패터닝을 통하여, 도 13에 개시된 바와 같이 제2 회로층(130)이 형성될 수 있다. 제2 회로층(130)은, 상술한 바와 같이, 제2 절연층(210) 상부에 적층 후 패터닝되어 형성될 수도 있으며, 도 11a에 개시된 바와 같이 적층되기 전 상태에서 미리 패터닝된 후, 제2 절연층(210) 상에 적층될 수도 있다.
도 13에 개시된 제1 실시예에 따른 인쇄회로기판(500A)과 같이, 제1 계면(310)은 상기 제2 절연층(210)의 상면과 동일 평면 상에 배치될 수 있으며, 따라서, 제1 계면(310)과 제2 절연층(210)의 상면이 공면을 이룰 수 있다.
비아도체(200)의 상면은 제2 회로층(130)의 상면보다는 낮은 위치에 형성되므로, 제1 계면(310)과 제2 금속층(120)의 상면은 단차를 갖는 구조를 가질 수 있다.
또한, 상기 제1 계면(310)과 별개로, 비아랜드(300)는 제2 회로층(130)과 접촉하는 영역에 제2 계면(320)을 형성할 수 있다. 이 때, 제2 계면(320)은 제2 회로층(130)의 제2 개구부(H2)의 측면과 같이 경사진 구조를 가지는 바, 두께방향에 있어 일정한 경사를 가지며 형성될 수 있다. 상기 경사진 구조는, 제2 금속층(120)에 제2 개구부(H2)를 가공할 경우, 통상의 레이저 드릴링 등 가공방법에 의하기 때문에, 제2 개구부(H2)가 테이퍼진 형상을 가지게 될 수 있기 때문에 도출된다.
도 14는 인쇄회로기판의 다른 제2 실시예(500B)를 개략적으로 나타낸 단면도다.
도 14에 개시된 제2 실시예 에 따른 인쇄회로기판(500B)은, 도 10b의 제2 절연층(210) 적층 시, 제2 절연층(210)의 두께가 비아도체(200)의 두께보다 얇은 형상을 가질 경우, 최종적으로 얻어지는 구조에 해당한다.
도 13에 개시된 제1 실시예의 경우와 마찬가지로, 도금 공법을 통한 비아랜드(300)의 형성 시, 비아도체(200)와 비아랜드(300)의 순차적인 도금방식에 의해, 양자의 접촉면에 제1 계면(310)이 형성될 수 있으나, 도 14의 제2 실시예와 같이, 비아랜드(300)는 비아도체(200)의 상면뿐 아니라 측면의 일부 영역까지 덮게 될 수 있으며, 제1 계면은(310)은 비아도체(200)의 상면 및 측면의 각각의 적어도 일부 영역에 형성될 수 있다.
도 14에 개시된 인쇄회로기판(500B)은, 비아도체(200)의 두께가 제2 절연층(210)의 두께보다 두꺼운 경우 도출되는 구조로서, 제1 계면(310)이 상기 제2 절연층(210)의 상면보다 높은 위치에 위치하여, 결국 제1 계면(310)과 제2 절연층(210)의 상면이 단차를 갖는 구조를 가질 수 있다. 한편, 제1 계면(310)은 제2 회로층(130)의 상면보다는 낮은 위치에 형성되어, 제1 계면(310)과 제2 회로층(130)의 상면 역시 단차를 갖는 구조를 가질 수 있다.
또한, 제2 회로층(130)과 비아랜드(300)의 순차적인 도금에 의하여, 접촉하는 면에 제2 계면(320)이 형성될 수 있음은 물론이다. 이 때 제2 계면(320)은. 도 14에 개시된 바와 같이 제2 회로층(130)의 제2 개구부(H2)의 측면을 따라 경사진 형태를 가질 수 있다.
그 외에 다른 내용은 상술한 제1 실시예에 따른 인쇄회로기판(500A)과 실질적으로 동일한바, 중복되는 내용에 대한 자세한 설명은 생략한다.
도 15 및 도 16은 각각 제3 및 제4 실시예로서, 일면이 아닌 양면 빌드업 방식으로 제작된 도 13 및 도 14의 인쇄회로기판의 구조를 개략적으로 나타낸 단면도다.
도 15는 도 13의 인쇄회로기판(500A)이 양면 빌드업 방식으로 제작된 경우(600A)를, 도 16은 도 14의 인쇄회로기판(500B)이 양면 빌드업 방식으로 제작된 경우(600B)를 각각 도시하며, 일면으로 빌드업된 것과 양면으로 빌드업 된 것의 차이를 제외하면, 그 외에 다른 내용은 상술한 바에 따른 인쇄회로기판(500A, 500B)) 각각과 실질적으로 동일한 바, 중복되는 내용에 대한 자세한 설명은 생략한다.
본 개시에서 측부, 측면 등의 표현은 편의상 x 또는 y 방향을 향하는 방향 또는 그 방향에서의 면을 의미하는 것으로 사용하였고, 상측, 상부, 상면 등의 표현은 편의상 z 방향 또는 그 방향에서의 면을 의미하는 것으로 사용하였으며, 하측, 하부, 하면 등은 편의상 z 방향의 반대 방향을 향하는 방향, 또는 그 방향에서의 면을 의미하는 것으로 사용하였다. 더불어, 측부, 상측, 상부, 하측, 또는 하부에 위치한다는 것은 대상 구성요소가 기준이 되는 구성요소와 해당 방향으로 직접 접촉하는 것뿐만 아니라, 해당 방향으로 위치하되 직접 접촉하지는 않는 경우도 포함하는 개념으로 사용하였다. 다만, 이는 설명의 편의상 방향을 정의한 것으로, 특허청구범위의 권리범위가 이러한 방향에 대한 기재에 의하여 특별히 한정되는 것이 아니며, 상/하의 개념 등은 언제든지 바뀔 수 있다.
본 개시에서 연결된다는 의미는 직접 연결된 것뿐만 아니라, 접착제 층 등을 통하여 간접적으로 연결된 것을 포함하는 개념이다. 또한, 전기적으로 연결된다는 의미는 물리적으로 연결된 경우와 연결되지 않은 경우를 모두 포함하는 개념이다. 또한, 제1, 제2 등의 표현은 한 구성요소와 다른 구성요소를 구분 짓기 위해 사용되는 것으로, 해당 구성요소들의 순서 및/또는 중요도 등을 한정하지 않는다. 경우에 따라서는 권리범위를 벗어나지 않으면서, 제1 구성요소는 제2 구성요소로 명명될 수도 있고, 유사하게 제2 구성요소는 제1 구성요소로 명명될 수도 있다.
본 개시에서 사용된 일례 라는 표현은 서로 동일한 실시 예를 의미하지 않으며, 각각 서로 다른 고유한 특징을 강조하여 설명하기 위해서 제공된 것이다. 그러나, 상기 제시된 일례들은 다른 일례의 특징과 결합되어 구현되는 것을 배제하지 않는다. 예를 들어, 특정한 일례에서 설명된 사항이 다른 일례에서 설명되어 있지 않더라도, 다른 일례에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 일례에 관련된 설명으로 이해될 수 있다.
본 개시에서 사용된 용어는 단지 일례를 설명하기 위해 사용된 것으로, 본 개시를 한정하려는 의도가 아니다. 이때, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
10: 제1 절연층 100: 제1 금속층
110: 제1 회로층 120: 제2 금속층
130: 제2 회로층 210: 제2 절연층
H1: 제1 개구부 H2: 제2 개구부
220: 성형 부자재 R: 드라이필름
E: 노출부 200: 비아도체
300: 비아랜드 310: 제1 계면
320: 제2 계면 500A, 500B, 600A, 600B: 인쇄회로기판

Claims (16)

  1. 제1 절연층;
    상기 제1 절연층의 일면 상에 배치된 제1 회로층;
    상기 제1 절연층 상에 배치되며 상기 제1 회로층의 적어도 일부를 덮는 제2 절연층;
    상기 제2 절연층을 관통하며, 상기 제1 회로층과 연결된 비아도체;
    상기 비아도체의 상부에서 상기 비아도체와 접속되는 비아랜드; 및
    상기 제2 절연층 상에 배치되며, 상기 비아랜드와 접속된 제2 회로층; 을 포함하고,
    상기 비아도체와 상기 비아랜드가 접촉하는 면에는 제1 계면이 형성된, 인쇄회로기판.
  2. 제1 항에 있어서,
    상기 제1 회로층은 상기 제1 절연층의 타면 상에 더 배치되는, 인쇄회로기판.
  3. 제1 항에 있어서,
    상기 비아랜드는, 상기 비아도체와 적어도 일부가 중첩되는 위치에 형성되는, 인쇄회로기판.
  4. 제1 항에 있어서,
    상기 비아도체는 적층 방향에 있어서 단면적이 실질적으로 동일한, 인쇄회로기판.
  5. 제4 항에 있어서,
    상기 비아랜드는 테이퍼진 형상을 갖는, 인쇄회로기판.
  6. 제4 항에 있어서,
    상기 제2 회로층과 상기 비아랜드가 접촉하는 면에는 제2 계면이 형성된, 인쇄회로기판.
  7. 제6 항에 있어서,
    상기 제2 계면은 상기 비아도체의 측면에 비하여 두께 방향을 기준으로 상대적으로 큰 경사도를 갖는, 인쇄회로기판.
  8. 제5 항에 있어서,
    상기 비아랜드의 폭은 상기 비아도체의 폭보다 큰, 인쇄회로기판.
  9. 제8 항에 있어서,
    상기 제1 계면은, 상기 제2 절연층의 상면과 공면을 이루는, 인쇄회로기판.
  10. 제8 항에 있어서,
    상기 비아도체의 두께는, 상기 제2 절연층의 두께보다 두꺼운, 인쇄회로기판.
  11. 제8 항에 있어서,
    상기 제1 계면은, 상기 비아도체의 상면과 측면 각각의 적어도 일부에 형성되는, 인쇄회로기판.
  12. 제8 항에 있어서,
    상기 비아랜드는, 상기 비아도체의 측면의 적어도 일부와 접촉하는, 인쇄회로기판.
  13. 제1 절연층;
    상기 제1 절연층의 적어도 일면 상에 배치된 제1 회로층;
    상기 제1 절연층의 적어도 일면 상에 배치되며 상기 제1 회로층의 적어도 일부를 덮는 제2 절연층;
    상기 제2 절연층을 관통하며, 상기 제1 회로층과 연결된 비아도체;
    상기 비아도체의 상부에서 상기 비아도체와 접속되는 비아랜드; 및
    상기 제2 절연층 상에 배치되며, 상기 비아랜드와 연결된 제2 회로층; 을 포함하고,
    상기 비아랜드와 상기 제2 회로층이 접촉하는 면에는 제2 계면이 형성된, 인쇄회로기판.
  14. 제13 항에 있어서,
    상기 비아도체는 상면과 하면의 단면적이 실질적으로 동일한, 인쇄회로기판.
  15. 제14 항에 있어서,
    상기 비아랜드는, 상면과 하면의 단면적이 상이한, 인쇄회로기판.
  16. 제15 항에 있어서,
    상기 비아도체와 상기 비아랜드가 접촉하는 면에 제1 계면이 형성된, 인쇄회로기판.

KR1020200113262A 2020-09-04 2020-09-04 인쇄회로기판 KR20220031398A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200113262A KR20220031398A (ko) 2020-09-04 2020-09-04 인쇄회로기판
US17/104,104 US20220078910A1 (en) 2020-09-04 2020-11-25 Printed circuit board and method of manufacturing the same
CN202110147900.9A CN114143964A (zh) 2020-09-04 2021-02-03 印刷电路板及制造该印刷电路板的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200113262A KR20220031398A (ko) 2020-09-04 2020-09-04 인쇄회로기판

Publications (1)

Publication Number Publication Date
KR20220031398A true KR20220031398A (ko) 2022-03-11

Family

ID=80438886

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200113262A KR20220031398A (ko) 2020-09-04 2020-09-04 인쇄회로기판

Country Status (3)

Country Link
US (1) US20220078910A1 (ko)
KR (1) KR20220031398A (ko)
CN (1) CN114143964A (ko)

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3939504B2 (ja) * 2001-04-17 2007-07-04 カシオ計算機株式会社 半導体装置並びにその製造方法および実装構造
TWI312166B (en) * 2001-09-28 2009-07-11 Toppan Printing Co Ltd Multi-layer circuit board, integrated circuit package, and manufacturing method for multi-layer circuit board
JP5795225B2 (ja) * 2011-09-27 2015-10-14 新光電気工業株式会社 配線基板の製造方法
KR101273773B1 (ko) * 2011-12-07 2013-06-12 삼성전기주식회사 인쇄회로기판 및 그의 제조방법
JP5878362B2 (ja) * 2011-12-22 2016-03-08 新光電気工業株式会社 半導体装置、半導体パッケージ及び半導体装置の製造方法
KR101332049B1 (ko) * 2012-01-13 2013-11-22 삼성전기주식회사 인쇄회로기판의 제조방법
KR101870155B1 (ko) * 2012-02-02 2018-06-25 삼성전자주식회사 비아 연결 구조체, 그것을 갖는 반도체 소자 및 그 제조 방법들
CN103983809A (zh) * 2013-02-08 2014-08-13 辉达公司 Pcb板及其在线测试结构以及该在线测试结构的制造方法
KR20140118161A (ko) * 2013-03-28 2014-10-08 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판 제조 방법
JP6503687B2 (ja) * 2014-10-23 2019-04-24 イビデン株式会社 プリント配線板
JP2017152536A (ja) * 2016-02-24 2017-08-31 イビデン株式会社 プリント配線板及びその製造方法
US10290495B2 (en) * 2016-07-29 2019-05-14 Japan Display Inc. Electronic apparatus and manufacturing method of the same
JP2018073890A (ja) * 2016-10-25 2018-05-10 イビデン株式会社 プリント配線板およびプリント配線板の製造方法
US11195810B2 (en) * 2019-08-23 2021-12-07 Taiwan Semiconductor Manufacturing Company, Ltd. Bonding structure and method of forming same
US11201139B2 (en) * 2020-03-20 2021-12-14 Sandisk Technologies Llc Semiconductor structure containing reentrant shaped bonding pads and methods of forming the same

Also Published As

Publication number Publication date
CN114143964A (zh) 2022-03-04
US20220078910A1 (en) 2022-03-10

Similar Documents

Publication Publication Date Title
US11088089B2 (en) Package substrate
KR20240076408A (ko) 인쇄회로기판
US10863627B1 (en) Electronic component embedded substrate
JP2022095515A (ja) 連結構造体内蔵基板
KR20220065550A (ko) 연결구조체 내장기판
US20230180388A1 (en) Printed circuit board with embedded bridge
US11528804B2 (en) Printed circuit board
KR20220031398A (ko) 인쇄회로기판
US20220165649A1 (en) Printed circuit board
KR20220093425A (ko) 연결구조체 내장기판
KR20220001634A (ko) 인쇄회로기판
KR20210027002A (ko) 인쇄회로기판
KR20210077373A (ko) 전자부품 내장기판
US11792916B2 (en) Printed circuit board
US11627659B2 (en) Printed circuit board and electronic package comprising the same
US20240147620A1 (en) Printed circuit board
US20240032208A1 (en) Printed circuit board and method of manufacturing the same
KR20220045819A (ko) 인쇄회로기판 및 이를 포함하는 기판 구조체
US20220199506A1 (en) Printed circuit board
KR20220070811A (ko) 인쇄회로기판
KR20220075932A (ko) 인쇄회로기판
KR20220001568A (ko) 인쇄회로기판
KR20220091831A (ko) 인쇄회로기판
KR20230090619A (ko) 인쇄회로기판
KR20220136869A (ko) 인쇄회로기판 및 이를 포함하는 전자부품 패키지

Legal Events

Date Code Title Description
A201 Request for examination